CN101938433A

CN101938433A - 高效有线通讯方法

Info

Publication number: CN101938433A
Application number: CN2009100319054A
Authority: CN
Inventors: 石燕; 张有成
Original assignee: NANJING YIJIZHI INFORMATION TECHNOLOGY Co Ltd
Current assignee: NANJING YIJIZHI INFORMATION TECHNOLOGY Co Ltd
Priority date: 2009-07-03
Filing date: 2009-07-03
Publication date: 2011-01-05

Abstract

本发明涉及两种应用于不同需求场合的有线通讯方法和系统。所述两种系统均包括两部分物理转换模块，其中一部分用于将二进制数据流转换为三进制数据流进行传输，另一部分用于将接收到的三进制数据流还原为二进制数据流。所述两种系统中分别采用11b7t和19b12t两种转换格式进行二

三进制数据流的转换，二者在同等时钟频率下分别节省了36.4％和36.8％的传输时间，并且满足不同应用需求场合对硬件规模的要求。所述转换操作可以通过二进制码

21BCT码(Binary coded ternary，二进制编码的三进制数)

三进制码的步骤进行转换。所述转换步骤中的二进制码

21BCT码转换环节可以通过存储器地址映射的方式实现，此方法使硬件电路得到简化。

Description

高效有线通讯方法

技术领域

本发明涉及高速有线通讯，具体地，涉及用三进制数据流代替二进制数据流以提高有线传输效率的方法和系统。

背景技术

通常的有线通讯方法，一般采用二进制传输，而理论上三进制通讯的效率才是最优的。为了兼容二进制的计算机系统，可以在通讯系统的适合位置插入一个

进制转换的抽象层来进行二进制数据流与三进制数据流之间的相互转换。

那么，具体如何实现

进制的转换呢？一般采取将二进制数据流中每n位二进制位元(bit)转换为m位三进制位元(trit)的方式进行转换，称为nbmt。在现有的n-m取值方法中，百兆以太网的100Base4T规格采用的8b6t的转换格式，即将8个二进制位元转换为6个三进制位元米实现，该方法相对于传统的二进制传输，在同等的时钟频率下，节约了2/8(即25％)的传输时间。在公开号为CN 101150508A的专利《一种有线通讯的方法和系统》(申请人：美国博通公司，发明人：余鑫华苌旷筹陈茵橙斯科特·鲍威尔)中，其权利要求1中所阐述的“将本地物理层内的以太网媒体独立接口数据从四比特数据包流转换到三比特数据包流”的方法则等同于4b3t，这种方法，和前面所述的8b6t的效率是相同的。

采用不同位数的

进制转换，对通讯时间的节省程度也不同，而实现不同位数的

进制转换的硬件规模也不同。通过理论推导我们发现通过对数据流进行

进制转换后在同等时钟频率下节约传输时间百分比的理论上限约为36.907％，显然，现有的方法和技术远没有达到这个值，还有很大的提升空间。

本发明提出了两种可分别将同等时钟频率下的传输时间节约程度提升到36.4％和36.8％的

进制转换方法，不仅在同等时钟频率下的传输时间的节省程度上有了显著的提高，也考虑到了不同应用需求场合对硬件规模的要求。

发明内容

本发明涉及两种应用于不同需求场合的有线通讯方法和系统，结合至少一幅附图对所述方法和系统进行了充分的展现和描述，并对权利要求书中所述各项进行了更加完整的阐述。

所述两种系统均包括两部分物理转换模块，其中一部分用于将二进制数据流转换为二进制数据流进行传输，另一部分用于将接收到的三进制数据流还原为二进制数据流。

优选地，所述两种系统中分别采用11b7t和19b12t两种转换格式进行进制数据流的转换，二者在同等时钟频率下分别节省了36.4％和36.8％的传输时间，并且满足不同应用需求场合对硬件规模的要求，其原理示意图参见图1所示。

优选地，所述转换操作可通过二进制码

码(Binary coded ternary，二进制编码的三进制数)

进制码的步骤进行转换。

优选地，所述转换步骤中的二进制码

码转换环节可通过存储器地址映射的方式实现，此方法使硬件电路得到简化，其实现原理示意图见图2所示。

上述各项内容的详细阐述如下：

1、数据流进行

进制转换后同等时钟频率下节约传输时间百分比的理论推导及11b7t、19b12t转换格式的选择依据

假设将n位二进制位元转换为三进制，最少需要的三进制位元数目为m，从二进制转换为三进制后同等时钟频率下节约的时间百分比为f，则有如下公式1、2成立：

2ⁿ＜3^m (公式1)

f＝(n-m)/n (公式2)

由公式2变换得：

m＝n(1-f) (公式3)

将公式3代入公式1可得：

2ⁿ＜3ⁿ(1-f) (公式4)

对公式4的两边取自然对数，可得：

ln2ⁿ＜ln3ⁿ(1-f)

进一步，推导变换可得：

f＜1-ln2/ln3≈1-0.63093＝36.907％

由此可得到结论f的上限值约为36.907％。

表1 1～30位二进制数转换为三进制数在同等时钟频率下所节约的传输时间百分比

二进制位数n(源)	三进制位数m(目的)	节约时间百分比f
			n＝1	m＝1	0
n＝2	m＝2	0
			n＝3	m＝2	33.3％
n＝4	m＝3	25.0％
			n＝5	m＝4	20.0％
n＝6	m＝4	33.3％
			n＝7	m＝5	28.6％
n＝8	m＝6	25.0％
			n＝9	m＝6	33.3％
n＝10	m＝7	30.0％

n＝11	m＝7	36.4％
			n＝12	m＝8	33.3％
n＝13	m＝9	30.8％
			n＝14	m＝9	35.7％
n＝15	m＝10	33.3％
			n＝16	m＝11	31.3％
n＝17	m＝11	35.3％
			n＝18	m＝12	33.3％
n＝19	m＝12	36.8％
			n＝20	m＝13	35.0％
n＝21	m＝14	33.3％
			n＝22	m＝14	36.4％
n＝23	m＝15	34.8％
			n＝24	m＝16	33.3％
n＝25	m＝16	36.0％
			n＝26	m＝17	34.6％
n＝27	m＝18	33.3％
			n＝28	m＝18	35.7％
n＝29	m＝19	34.5％
			n＝30	m＝19	36.7％

在对n＝1～1000的f值进行计算后得到局部n-f关系图如图3所示，为了便于观察截取n＝1～100的局部n-f关系图如图4所示。从图3和图4可以看出，随着n的增长，f的值虽然有振荡，但总的趋势是增长并无限接近于上限值36.907％的，也就是说，n取值越大，则将n位二进制码转换为三进制码所节约的时间百分比越接近上限值。从图3和图4中也可以看出，随着n的增长，f的增长幅度和振荡幅度都呈减小的趋势，n＞11之后f的增长幅度和振荡幅度都非常小。要对n位二进制码进行转换，则至少要对2ⁿ种状态进行处理，进行转换的硬件电路复杂度是随着n的增长呈指数增长的趋势，当n＝30时，硬件电路需要处理的状态就已达到上十亿的规模，而因此所获得的时间效率的提高程度却十分有限，因此n的值并不是越大越好，在本发明所讨论的应用范围，取n≤30。表1给出了当n取值范围为1～30时，对应所需三进制位数m及节约时间百分比f的值，与其对应的局部n-f关系图如图5所示。

从表1和图5中可以看出当n＝19、m＝12时，f≈36.8％，在表中所列的数据中f取到最优值，要实现对应的

进制转换硬件电路需要处理的状态至少达到数十万种；而在n＜19的数据中，当n＝11、m＝7时f取到最优值约为36.4％，这一组数据虽然f值略低于前一组数据，但要实现对应

进制转换硬件电路需要处理的状态只有数千种，比起前者，硬件开销的节约是相当可观的。因此，可以在以传输效率为优先考虑因素的场合应用19b12t的转换格式，而在以硬件成本为优先考虑因素的场合应用11b7t的转换格式。

2、21BCT码

优选地，为简化

进制转换硬件电路的复杂度，本发明提出一种新的BCT码(Binary codedternary，二进制编码的三进制数)编码方法，即以2位二进制编码表示1位三进制数，称为21BCT码，并以21BCT码作为本发明中

进制转换的中间编码。21BCT编码的特点及采用21BCT码的优点如下：

1)21BCT码一定是偶位编码；

2)在21BCT码序列…c_i+1c_i…c₁c₀(i＝0，2，4，6…)中，c_i+1和c_i不可能同时为1；

3)21BCT码本身是二进制编码，可以以二进制的方式存储和输入输出，易于实现与对应的二进制编码之间的相互转换；

4)21BCT码用2位二进制编码表示1位三进制数，而2位二进制编码与1位三进制信号之间的相互转换也易于用硬件电路实现。

3、与11b7t转换格式对应的

优选地，根据发明内容1所提出的11b7t的转换方法和发明内容2所提出的21BCT编码方法，给出与11b7t转换方法对应的

如表2所示，并以此表作为11位

位

位三进制码之间进行转换的依据。

表2与11b7t转换方法对应的

4、将11位二进制码转换为14位21BCT码的存储器

优选地，根据发明内容3给出的与11b7t转换方法对应的

本发明提供一种存储器，其原理示意框图如图6所示，其功能是通过存储器地址映射的方式将11位二进制码转换为14位21BCT码，其特征如下：

1)该存储器为非易失性存储器，并且在应用的过程中是只读的；

2)该存储器至少包含2048个存储单元，每个存储单元至少包含14个二进制位；

3)该存储器通过将11位二进制码作为存储单元地址的构成部分，将该地址所对应的存储单元存放的与该11位二进制码对应的14位21BCT码输出到数据输出端口的方式实现从11位二进制码到14位21BCT码的转换；

4)该存储器可用常规的8/16位非易失性存储器作为存储载体，也可用专门设计的14位存储器作为存储载体，并且不限于上述载体。若使用常规的8/16位存储器则该存储器的容量至少要达到4096Byte。

5、将14位21BCT码转换为11位二进制码的存储器

优选地，根据发明内容3给出的与11b7t转换方法对应的本发明提供一种存储器，其原理示意框图如图7所示，其功能是通过存储器地址映射的方式将14位21BCT码转换为11位二进制码，其特征如下：

2)该存储器至少包含2048个有效存储单元，每个存储单元至少包含11个二进制位；

3)该存储器通过将14位21BCT码作为有效存储单元地址的构成部分，将该地址所对应的存储单元存放的与该14位21BCT码对应的11位二进制码输出到数据输出端口的方式实现从14位21BCT码到11位二进制码的转换；

4)该存储器可用常规的8/16位非易失性存储器作为存储载体，也可用专门设计的11位存储器作为存储载体，并且不限于上述载体。若使用常规的8/16位存储器则该存储器的容量至少要达到21068Byte。

6、与19b12t转换格式对应的

优选地，根据发明内容1所提出的19b12t的转换方法和发明内容2所提出的21BCT编码方法，给出与19b12t转换方法对应的

如表3所示，并以此表作为

之间进行转换的依据。

表3与191b12t转换方法对应的

7、将19位二进制码转换位24位21BCT码的存储器

优选地，根据发明内容6给出的与19b12t转换方法对应的

本发明提供一种存储器，其原理示意框图如图8所示，其功能是通过存储器地址映射的方式将19位二进制码转换为24位21BCT码，其特征如下：

2)该存储器至少包含524288个存储单元，每个存储单元至少包含24个二进制位；

3)该存储器通过将19位二进制码作为存储单元地址的构成部分，将该地址所对应的存储单元存放的与该19位二进制码对应的24位21BCT码输出到数据输出端口的方式实现从19位二进制码到24位21BCT码的转换；

4)该存储器可用常规的8/16/32位非易失性存储器作为存储载体，也可用专门设计的24位存储器作为存储载体，并且不限于上述载体。若使用常规的8/16/32位存储器则该存储器的容量至少要达到2097152Byte。

8、将24位21BCT码转换为19位二进制码的存储器

优选地，根据发明内容6给出的与19b12t转换方法对应的

本发明提供一种存储器，其原理示意框图如图9所示，其功能是通过存储器地址映射的方式将24位21BCT码转换为19位二进制码，其特征如下：

2)该存储器至少包含524288个有效存储单元，每个存储单元至少包含19个二进制位；

3)该存储器通过将24位21BCT码作为有效存储单元地址的构成部分，将该地址所对应的存储单元存放的与该24位21BCT码对应的19位二进制码输出到数据输出端口的方式实现从24位21BCT码到19位二进制码的转换；

4)该存储器可用常规的8/16/32位非易失性存储器作为存储载体，也可用专门设计的19位存储器作为存储载体，并且不限于上述载体。若使用常规的8/16/32位存储器则该存储器的容量至少要达到44467720Byte。

9、不足位的处理

无论采取11b7t还是19b12t转换格式进行

进制数据流转换都会遇到这样的情况：当对给定二进制数据流按照11位或19位为单元进行分割后，最后一个二进制数据单元有可能不足11位或19位。考虑到这种情况的出现，可以采取处理方法如下：

1)11b7t的情况：

优选地，给11位二进制数据单元指定一个辅助位，其它10位则是有效数据位。

优选地，辅助位可以定义为11位二进制数据单元中的b₀或b₁₀，但并不限于此。

以10位为单位对二进制数据流进行分割并填入有效数据位，若10位有效数据位都能填满则称该11位二进制数据单元为正常数据单元，若遇到有不足位的情况则称该11位二进制数据单元为不足数据单元。优选地，对于不足数据单元，可以令所有的不足位集中在靠近辅助位的一边，例如辅助位为b₀则不足位可以集中在该不足数据单元的低位部分，若辅助位为b₁₀则不足位可以集中在该不足数据单元的高位部分，但并不限于此。

优选地，可以规定正常数据单元的辅助位为0或1，而不足数据单元的辅助位和不足位均填充和正常数据单元辅助位相反的值，但并不限于此。

优选地，可以在存在不足数据单元的情况下在该不足数据单元之后添加一个额外的11位二进制数据单元作为辅助数据单元，用该辅助数据单元中的4位作为有效数据位存放不足数据单元中不足位的数量，其余空闲位可作为辅助位和不足位，可采取与不足数据单元同等的处理方式，但并不限于此。

本方法给出了在11位二进制数据单元中定义一位辅助位并在存在有不足数据单元情况下在该数据单元后增加一个额外的辅助数据单元的方法说明如何解决11b7t转换格式下不足位的问题，但本发明所包括的内容并不仅限于此。

2)19b12t的情况：

优选地，给19位二进制数据单元指定一个辅助位，其它18位则是有效数据位。

优选地，辅助位可以定义为19位二进制数据单元中的b₀或b₁₈，但并不限于此。

以18位为单位对二进制数据流进行分割并填入有效数据位，若18位有效数据位都能填满则称该19位二进制数据单元为正常数据单元，若遇到有不足位的情况则称该19位二进制数据单元为不足数据单元。优选地，对于不足数据单元，可以令所有的不足位集中在靠近辅助位的一边，例如辅助位为b₀则不足位可以集中在该不足数据单元的低位部分，若辅助位为b₁₈则不足位可以集中在该不足数据单元的高位部分，但并不限于此。

优选地，可以在存在不足数据单元的情况下在该不足数据单元之后添加一个额外的19位二进制数据单元作为辅助数据单元，用该辅助数据单元中的5位作为有效数据位存放不足数据单元中不足位的数量，其余空闲位可作为辅助位和不足位，可采取与不足数据单元同等的处理方式，但并不限于此。

本方法给出了在19位二进制数据单元中定义一位辅助位并在存在有不足数据单元情况下在该数据单元后增加一个额外的辅助数据单元的方法说明如何解决19b12t转换格式下不足位的问题，但本发明所包括的内容并不仅限于此。

3)通讯协议中指定了传输数据量大小的情况下对不足位的处理

上述对不足位处理的方法可适用于任何场合，特别适用于未在通讯协议中指明传输数据量大小的场合，但是由于辅助位和辅助数据单元的增加牺牲了部分效率。在通讯协议中指定了传输数据量大小的情况下，由于传输数据量已知，因而可能的不足数据单元在数据流中的位置及不足数据单元中不足位的数量也是已知的，因而优选地可以单纯通过在不足位全补0或全补1的方法进行处理，但并不限于此。

附图说明

本发明的说明书部分所引用的所有附图内容说明如下，如无特别申明则对该附图均已在其被引用部分做了必要的进一步说明：

图1进制数据流转换系统原理示意图

图2存储器映射方式的

进制数据流转换系统原理示意图

图3n＝1～1000的局部n-f关系图

图4n＝1～100的局部n-f关系图

图5n＝1～30的局部n-f关系图

图6将11位二进制码转换为14位21BCT码的存储器原理示意图

图7将14位21BCT码转换为11位二进制码的存储器原理示意图

图8将19位二进制码转换为24位21BCT码的存储器原理示意图

图9将24位21BCT码转换为19位二进制码的存储器原理示意图

具体实施方式

本发明所提到的具体的三进制电平，可以在通常二进制的+V和0基础之上，再增加一个-V。这样做，比增加一个V/2的电平能避免误码率的提高，因为不同位元之间的电位差没有缩小。

本发明其它部分的具体实施方式已在发明内容的1～9部分做了详细的描述。

本发明考虑不同应用场合对硬件规模的要求优选地提出了以11b7t和19b12t作为转换格式的

进制数据流相互转换的方法，但是根据本发明的发明内容1中的阐述和推导可以得知高效率的转换格式并不限于此两种，在忽略硬件规模的情况下还有很多其它选择。所以本发明并不局限于所提出的两种转换格式，而应当包含本发明所给出的转换格式选取的推导思路及对应的数据、图、表格。

本发明在说明

进制数据流转换的实现步骤和方法时阐述了具体的实例如下：在

进制转换的环节中插入了21BCT码的中间环节，通过

两步转换的方式简化硬件设计，本领域的技术人员应该明白，在不脱离本发明范围的情况下，

进制数据流的转换方法并不限于此，因此本发明并不局限于所公开的具体转换实现方法和步骤，而应当包括落入本发明范围内的全部转换实现方法和步骤。

本发明在说明

码转换环节的实现方法时通过存储器地址映射的实例进行了详细的阐述，本领域的技术人员应该明白，在不脱离本发明范围的情况下，该环节的实现方法并不限于此，因此本发明并不局限于所公开的对该环节的具体实现方法，而应当包括落入本发明范围内的全部对于该环节的实现方法。

Claims

1.一种高效有线通讯方法，其特征在于，以11b7t的格式将二进制数据流转换为三进制数据流进行有线传输，即将二进制数据流的每11个二进制位元(bit)转换为7个三进制位元(trit)，此方法可在同等时钟频率下节约36.4％的传输时间。

2.一种高效有线通讯方法，其特征在于，以19b12t的格式将二进制数据流转换为三进制数据流进行有线传输，即将二进制数据流的每19个二进制位元转换为12个三进制位元，此方法可在同等时钟频率下节约36.8％的传输时间。

3.应用于权利要求1及权利要求2所述方法中的一种BCT(Binary coded ternary，二进制编码的三进制数)编码方法，其特征在于，用2位二进制码表示1位三进制数，称为21BCT编码。

4.根据权利要求3所述的编码方法及权利要求1所述的方法，其特征在于，权利要求1所述转换方法进一步通过11位二进制数据及对应的14位权利要求3所述的21BCT码之间的转换作为

进制转换的中间环节的方法，通过

的方式实现

三进制转换。

5.一种存储器，其特征在于，在存储器中存放权利要求4所述的与11位二进制位所能表达的所有数据所对应的14位21BCT码表，并且可以以11位二进制码构成该存储器的访问地址，该地址单元所存放内容为该11位二进制码所对应的14位21BCT码，以此实现11位二进制码到14位21BCT码的转换。

6.一种存储器，其特征在于，在存储器中存放权利要求4所述的与14位21BCT码所对应的11位二进制码表，并且可以以14位21BCT码构成该存储器的访问地址，该地址单元所存放的内容为该14位21BCT码所对应的11位二进制码，以此实现14位21BCT码到11位二进制码的转换

7.根据权利要求3所述的编码方法及权利要求2所述的方法，其特征在于，权利要求2所述转换方法进一步通过19位二进制数据及对应的24位权利要求3所述的21BCT码之间的转换作为

进制转换的中间环节的方法，通过

的方式实现二进制转换。

8.一种存储器，其特征在于，在存储器中存放权利要求7所述的与19位二进制位所能表达的所有数据所对应的24位21BCT码表，并且可以以19位二进制码构成该存储器的访问地址，该地址单元所存放内容为该19位二进制码所对应的24位21BCT码，以此实现19位二进制码到24位21BCT码的转换。

9.一种存储器，其特征在于，在存储器中存放权利要求7所述的与24位21BCT码所对应的19位二进制码表，并且可以以24位21BCT码构成该存储器的访问地址，该地址单元所存放的内容为该24位21BCT码所对应的19位二进制码，以此实现24位21BCT码到19位二进制码的转换。