CN101923259B - 像素阵列结构 - Google Patents

Abstract

一种像素阵列结构，其包括多条扫描线、多条数据线、多个第一像素结构以及多个第二像素结构。扫描线与数据线相交。第一像素结构与第二像素结构交错排列。第一像素结构包括一第一开关组件、电性连接第一开关组件的一第一像素电极以及一第二像素电极。第二像素结构包括一第二开关组件、电性连接第二开关组件的一第三像素电极以及一第四像素电极。第一开关组件与第二开关组件电性连接对应的扫描线与数据线。第一像素电极的图案与第四像素电极的图案对称于扫描线的延伸方向。第二像素电极的图案与第三像素电极的图案对称于扫描线的延伸方向。

Description

像素阵列结构

技术领域

本发明是有关于一种像素阵列结构，且特别是有关于一种利用不同像素结构交错排列而成的像素阵列结构。

背景技术

随着显示器日益受到重视，市场上已发展出许多类型的薄膜晶体管液晶显示器，且各类型的薄膜晶体管液晶显示器莫不朝向更高的显示质量发展。举例而言，为了降低多域(multi-domain)垂直配向式液晶显示器的显示色偏情形，一种将像素结构划分成两个呈现不同显示电压的次像素区的设计被提出。

图1绘示为公知的一种像素阵列结构。请参照图1，像素阵列结构100包括多条扫描线110、多条数据线120、以及多个像素结构130。扫描线110与数据线120相交，而各像素结构130电性连接对应的扫描线110与数据线120。各像素结构130包括开关组件132、第一像素电极134以及第二像素电极136，其中开关组件132电性连接对应的其中一条扫描线110与数据线120。另外，各像素结构130中还配置有电容电极140，其位于第一像素电极134以及第二像素电极136下方。

第一像素电极134与第二像素电极136分别电性连接开关组件132。此外，像素阵列结构100中，通过电容电极140的耦合作用，使得第一像素电极134与第二像素电极136呈现不同的显示电压。因此，像素阵列结构100应用于液晶显示器时，液晶显示器可能发生色偏的情形将有效获得补偿。

液晶显示器进行显示时，像素阵列结构100的各数据线120会被输入不同极性的信号以避免液晶显示器的液晶分子因长时间接收相同极性的信号而钝化。然而，不同数据线120上的像素结构130受到不同极性的信号的干扰将使原本应呈现相同显示亮度的像素结构130发生亮度不一致的情形。

发明内容

本发明提供一种像素阵列结构，以补偿数据线的极性对不同像素的影响。

本发明提出一种像素阵列结构，其包括多条扫描线、多条数据线、多个第一像素结构以及多个第二像素结构。扫描线与数据线相交。第一像素结构与第二像素结构交错排列。各第一像素结构包括一第一开关组件、一第一像素电极以及一第二像素电极。第一开关组件电性连接其中一条扫描线以及其中一条数据线。第一像素电极与第二像素电极电性连接第一开关组件。各第二像素结构包括一第二开关组件、一第三像素电极以及一第四像素电极。第二开关组件电性连接其中一条扫描线以及其中一条数据线。第三像素电极与第四像素电极电性连接第二开关组件。第一像素电极的图案与第四像素电极的图案彼此镜面对称于扫描线的延伸方向，而第二像素电极的图案与第三像素电极的图案彼此镜面对称于扫描线的延伸方向。

在本发明的一实施例中，上述的第一像素结构与第二像素结构沿扫描线的延伸方向交错排列或/且第一像素结构与第二像素结构沿数据线的延伸方向交错排列。。

在本发明的一实施例中，上述的各第一像素结构具有一第一像素区以及一第二像素区，且各第二像素结构具有一第三像素区以及一第四像素区。

实务上，第一像素电极例如具有一第一中心像素电极图案以及一第一周边像素电极图案。第一中心像素电极图案位于第一像素区中，而第一周边像素电极图案自第一中心像素电极图案延伸至第二像素区中。第二像素电极则例如具有一第二中心像素电极图案以及一第二周边像素电极图案。第二中心像素电极图案位于第二像素区中，而第二周边像素电极图案自第二中心像素电极图案延伸至第一像素区中。第一周边像素电极图案围绕第二中心像素电极图案，而第二周边像素电极图案围绕第一中心像素电极图案。

另外，且第三像素电极可以是具有一第三中心像素电极图案以及一第三周边像素电极图案。第三中心像素电极图案位于第三像素区中，而第三周边像素电极图案自第三中心像素电极图案延伸至第四像素区中。第四像素电极具有一第四中心像素电极图案以及一第四周边像素电极图案。第四中心像素电极图案位于第四像素区中，而第四周边像素电极图案自第四中心像素电极图案延伸至第三像素区中。第三周边像素电极图案围绕第四中心像素电极图案，而第四周边像素电极图案围绕第三中心像素电极图案。各第一中心像素电极图案、各第二中心像素电极图案、各第三中心像素电极图案以及各第四中心像素电极图案分别例如为V形。

另外，各第一周边像素电极图案包括多个第一区块像素电极图案以及多个第一连接像素电极图案，其中一个第一连接像素电极图案连接于第一中心像素电极图案与其中一个第一区块像素电极图案之间，而其它的第一连接像素电极图案连接于这些第一区块像素电极图案之间。

当然，各第二周边像素电极图案也包括多个第二区块像素电极图案以及多个第二连接像素电极图案，其中一个第二连接像素电极图案连接于第二中心像素电极图案与其中一个第二区块像素电极图案之间，而其它的第二连接像素电极图案连接于这些第二区块像素电极图案之间。

此外，各第三周边像素电极图案包括多个第三区块像素电极图案以及多个第三连接像素电极图案，其中一个第三连接像素电极图案连接于第三中心像素电极图案与其中一个第三区块像素电极图案之间，而其它的第三连接像素电极图案连接于这些第三区块像素电极图案之间。

各第四周边像素电极图案则包括多个第四区块像素电极图案以及多个第四连接像素电极图案，其中一个第四连接像素电极图案连接于第四中心像素电极图案与其中一个第四区块像素电极图案之间，而其它的第四连接像素电极图案连接于这些第四区块像素电极图案之间。

在本发明的一实施例中，上述的各第一像素结构的第一像素电极与第二像素电极之间形成有一第一狭缝，各第二像素结构的第三像素电极与第四像素电极之间形成有一第二狭缝。

在本发明的一实施例中，上述的像素阵列结构更包括多个配向凸起物，其配置于第一像素结构以及第二像素结构中。这些配向凸起物实质上为V形。

在本发明的一实施例中，上述的第一开关组件与第二开关组件分别为一双漏极薄膜晶体管。

在本发明的一实施例中，上述的第一像素结构更包括多个电容电极，其配置于第一像素电极与第二像素电极下，第二像素结构更包括多个电容电极，其配置于第三像素电极与第四像素电极下。

像素结构交错排列，因此每个像素对不同极性信号的干扰可以获得补偿。换言之，不同的像素结构交错排列可以使像素阵列结构的显示均匀性提升。所以，本发明的像素阵列结构应用于液晶显示器时，不同像素电极设计的各像素结构交替排列有助于提升液晶显示器所呈现显示质量。

附图说明

图1绘示为公知的一种像素阵列结构；

图2A绘示为本发明的一实施例的像素阵列结构；

图2B与图2C分别绘示为本发明的一实施例的第一像素结构与第二像素结构；

图3绘示为本发明的另一实施例的像素阵列结构；

图4绘示为本发明的又一实施例的像素阵列结构。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

具体实施方式

图2A绘示为本发明的一实施例的像素阵列结构。请参照图2A，像素阵列结构200包括多条扫描线210、多条数据线220、多个第一像素结构230以及多个第二像素结构240。扫描线210与数据线220相交。第一像素结构230与第二像素结构240交错排列。实际上，在本实施例中，第一像素结构230与第二像素结构240是沿扫描线210的延伸方向交错排列。

举例而言，本实施例的像素阵列结构200例如是应用于条纹型色彩分布的液晶显示器。此时，电性连接数据线220A的这些第二像素结构240需与电性连接数据线220D的这些第一像素结构230较佳是呈现相同的显示亮度以显示均匀的画面。但是，数据线220A～数据线220E被交错地施予不同极性的信号。所以，电性连接数据线220A的第二像素结构240会受到另一极性信号的数据线220B影响而使显示电压略有变化。同样的，电性连接数据线220D的这些第一像素电极230也会受到下一条数据线220E的信号影响而使显示电压不同于原始输入的电压。

因此，本实施例使第一像素结构230与第二像素结构240呈现不同的像素电极图案以对不同数据线200的信号极性在各像素结构中所造成的影响进行补偿。实务上，各第一像素结构230具有一第一像素区I以及一第二像素区II，而各第二像素结构240例如具有一第三像素区III与一第四像素区IV。在本实施例中，扫描线210例如将第一像素结构230以及第二像素结构240分别划分成两个区域。当然，在其它实施例中，扫描线210也可以选择性地不配置于两像素区I、II或III、IV之间。

在本实施例中，第一像素结构230与第二像素结构240例如呈现对称的结构。在本实施例中，扫描线210恰位于第一像素结构230中央，所以第一像素结构230的像素电极图案与第二像素结构240的像素电极图案彼此对称于扫描线210的延伸方向。也就是说，第一像素区I与第四像素区IV中的电极图案彼此对称于扫描线210的延伸方向，而第二像素区II与第三像素区III中的像素电极图案则彼此对称于扫描线210的延伸方向。如此一来，第一像素结构230与第二像素结构240受到不同极性的数据线220影响而产生的变化可以获得补偿而仍可以呈现相同的显示亮度，也就是可以具有大致相同的显示电压。

详细而言，图2B与图2C分别绘示为本发明的一实施例的第一像素结构与第二像素结构。请先参照图2B，各第一像素结构230包括一第一开关组件232、一第一像素电极234以及一第二像素电极236。第一开关组件232电性连接其中一条扫描线210以及其中一条数据线220。第一像素电极234与第二像素电极236皆电性连接第一开关组件232。第一像素电极234具有一第一中心像素电极图案234A以及一第一周边像素电极图案234B。第一中心像素电极图案234A位于第一像素区I中，而第一周边像素电极图案234B自第一中心像素电极图案234A延伸至第二像素区II中。

另外，第二像素电极236具有一第二中心像素电极图案236A以及一第二周边像素电极图案236B。第二中心像素电极图案236A位于第二像素区II中，而第二周边像素电极图案236B自第二中心像素电极图案236A延伸至第一像素区I中，其中第一周边像素电极图案234B围绕第二中心像素电极图案236A，而第二周边像素电极图案236B围绕第一中心像素电极图案234A。第一像素结构230更包括多个配置于第一像素电极234与第二像素电极236下的电容电极250。

实务上，第一像素结构230进行显示时，电容电极250所提供的电容作用有助于维持第一像素电极234与第二像素电极236的显示电压。另外，电容电极250所提供的电容作用还可进一步使第一像素电极234与第二像素电极236呈现不同的显示电压，以改善液晶显示器色偏及色饱和度不足的问题。在本实施例中，电容电极250的电容作用例如是使第一像素电极234所在区域呈现较亮的画面而使第二像素电极236所在区域呈现较暗的画面。

另外，各第一周边像素电极图案234B包括多个第一区块像素电极图案B1以及多个第一连接像素电极图案C1，其中一个第一连接像素电极图案C1连接于第一中心像素电极图案234A与其中一个第一区块像素电极图案B1之间，而其它的第一连接像素电极图案C1连接于这些第一区块像素电极图案B1之间。

当然，各第二周边像素电极图案236B也包括多个第二区块像素电极图案B2以及多个第二连接像素电极图案C2，其中一个第二连接像素电极图案C2连接于第二中心像素电极图案236A与其中一个第二区块像素电极图案B2之间，而其它的第二连接像素电极图案C2连接于这些第二区块像素电极图案B2之间。

然后，请参照图2C，各第二像素结构240包括一第二开关组件242、一第三像素电极244以及一第四像素电极246。第二开关组件242电性连接其中一条扫描线210以及其中一条数据线220。第三像素电极244电性连接第二开关组件242，且第三像素电极244具有一第三中心像素电极图案244A以及一第三周边像素电极图案244B。第三中心像素电极图案244A位于第三像素区III中，而第三周边像素电极图案244B自第三中心像素电极图案244A延伸至第四像素区IV中。

第四像素电极246电性连接第二开关组件244，且第四像素电极246具有一第四中心像素电极图案246A以及一第四周边像素电极图案246B。第四中心像素电极图案246A位于第四像素区IV中，而第四周边像素电极图案246B自第四中心像素电极图案246A延伸至第三像素区III中，其中第三周边像素电极图案244B围绕第四中心像素电极图案246A，而第四周边像素电极图案246B围绕第三中心像素电极图案244A。

第二像素结构240更包括多个配置于第一像素电极244与第二像素电极246下的电容电极260。电容电极260所提供的电容作用与前述的电容电极250所提供的电容作用大致相同，其有助于维持第三像素电极244与第四像素电极246的显示电压。另外，电容电极260还可进一步使第三像素电极244与第四像素电极246呈现不同的显示电压，以改善液晶显示器色偏及色饱和度不足的问题。在本实施例中，电容电极260的电容作用例如是使第三像素电极244所在区域呈现较亮的画面而使第四像素电极246所在区域呈现较暗的画面。当然，在其它实施例中，经由不同电容电极260设计也可以使第三像素电极244所在区域呈现较暗的画面而使第四像素电极246所在区域呈现较亮的画面。

实务上，各第三周边像素电极图案244B包括多个第三区块像素电极图案B3以及多个第三连接像素电极图案C3，其中一个第三连接像素电极图案C3连接于第三中心像素电极图案244A与其中一个第三区块像素电极图案B3之间，而其它的第三连接像素电极图案C3连接于这些第三区块像素电极图案B3之间。各第四周边像素电极图案246B则包括多个第四区块像素电极图案B4以及多个第四连接像素电极图案C4，其中一个第四连接像素电极图案C4连接于第四中心像素电极图案246A与其中一个第四区块像素电极图案B4之间，而其它的第四连接像素电极图案C4连接于这些第四区块像素电极图案B4之间。

由图2B与图2C可知，各第一中心像素电极图案234A、各第二中心像素电极图案236A、各第三中心像素电极图案244A以及各第四中心像素电极图案246A分别为V形。此外，第一像素电极234的图案与第四像素电极246的图案对称于扫描线210的延伸方向，而第二像素电极236的图案与第三像素电极244的图案也是对称于扫描线210的延伸方向。也就是说，第一像素结构230的组件所构成的图案例如是由第二像素结构240的组件所构成的图案以扫描线210为轴翻转之后的结果，反之亦然。因此，当第一像素结构230与第二像素结构240交错配置时，不同数据线220上的讯号干扰可以因为电极图案的设计而得到补偿。

更详细而言，第一开关组件232与第二开关组件242分别例如为一双漏极薄膜晶体管。另外，各第一像素结构230的第一像素电极234与第二像素电极236之间形成有一第一狭缝S1。同样地，各第二像素结构240的第三像素电极244与第四像素电极246之间形成有一第二狭缝S2。第一狭缝S1与第二狭缝S2有助于使第一像素结构230与第二像素结构240呈现广视角的显示效果。在本实施例中，第一狭缝S1与第二狭缝S2绘示以直条状狭缝为例，在其它实施例中第一狭缝S1与第二狭缝S2可以是羽毛状狭缝或是其它形状，本发明并不限于此。

请同时参照图2A、图3与图4，为了使广视角显示效果更优越，本实施例可以在像素阵列结构200中更配置多个配向凸起物P。配向凸起物P可以配置于第一像素结构230以及第二像素结构240中，且这些配向凸起物P实质上可以为V形并大致平行于第一狭缝S1与第二狭缝S2。

第一像素结构230与第二像素结构240的像素电极图案呈现对称关系。所以，受到另一极性的信号影响时，第一像素结构230与第二像素结构240所发生的电压变化可以获得补偿。因此，像素阵列结构200实际应用于液晶显示器时，可使液晶显示器呈现良好的显示效果。详言之，液晶显示器可以具有广视角的显示效果、低色偏的显示质量外，更可以呈现均匀的显示画面。

除上述实施例外，本发明的第一像素结构230与第二像素结构240尚有其它的配置方式。图3绘示为本发明的另一实施例的像素阵列结构。请参照图3，像素阵列结构300例如是将前述实施例的第一像素结构230与第二像素结构240沿着数据线220的延伸方向交错排列。交错排列的像素结构(230与240)有助于补偿数据线220的不同信号的干扰。也就是说，像素阵列结构300应用于液晶显示器中可以提升液晶显示器的显示效果。

另外，图4绘示为本发明的又一实施例的像素阵列结构。请参照图4，第一像素结构230与第二像素结构240在像素阵列结构400中是沿扫描线210的延伸方向交错排列，并同时沿数据线220的延伸方向交错排列。换言之，任何两个第一像素结构230在扫描线210延伸方向或是数据线220延伸方向都不会彼此相邻。同样地，任何两个第二像素结构240在扫描线210延伸方向或是数据线220延伸方向也不会彼此相邻。相同的像素结构(230或240)仅会在对角在线相邻。如此一来，数据线220上不同极性的信号对像素结构(230或240)的影响即可获得补偿。

综上所述，本发明利用像素电极图案呈现镜面关系的两种像素结构交错配置以构成像素阵列结构。像素阵列结构中不同数据线所传输的信号为不同极性时，不同像素电极图案的第一像素结构与第二像素结构可以通过图案的不同而产生补偿作用。因此，本发明的像素阵列结构应用于液晶显示器中有助于提升液晶显示器所呈现的画面均匀性。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种像素阵列结构，其特征在于，包括：

多条扫描线；

多条数据线，该些扫描线与该些数据线相交；

多个第一像素结构，各该第一像素结构具有一第一像素区以及一第二像素区，且各该第一像素结构包括：

一第一开关组件，电性连接其中一该扫描线以及其中一该数据线；

一第一像素电极，电性连接该第一开关组件；该第一像素电极具有一第一中心像素电极图案，该第一中心像素电极图案位于该第一像素区中；该第一像素电极还具有一第一周边像素电极图案，而该第一周边像素电极图案自该第一中心像素电极图案延伸至该第二像素区中；其中各该第一周边像素电极图案包括多个第一区块像素电极图案以及多个第一连接像素电极图案，其中一该第一连接像素电极图案连接于该第一中心像素电极图案与其中一该第一区块像素电极图案之间，而其它的第一连接像素电极图案连接于该些第一区块像素电极图案之间；以及

一第二像素电极，电性连接该第一开关组件；该第二像素电极具有一第二中心像素电极图案，该第二中心像素电极图案位于该第二像素区中；

多个第二像素结构，该些第一像素结构与该些第二像素结构交错排列，各该第二像素结构具有一第三像素区以及一第四像素区，且各该第二像素结构包括：

一第二开关组件，电性连接其中一该扫描线以及其中一该数据线；

一第三像素电极，电性连接该第二开关组件；该第三像素电极具有一第三中心像素电极图案，该第三中心像素电极图案位于该第三像素区中；以及

一第四像素电极，电性连接该第二开关组件；该第四像素电极具有一第四中心像素电极图案，该第四中心像素电极图案位于该第四像素区中，其中该第四像素电极的图案与该第一像素电极的图案彼此镜面对称于该些扫描线的延伸方向，而该第二像素电极的图案与该第三像素电极的图案彼此镜面对称于该些扫描线的延伸方向；

其中，各该第一中心像素电极图案、各该第二中心像素电极图案、各该第三中心像素电极图案以及各该第四中心像素电极图案分别为V形。

2.如权利要求1所述的像素阵列结构，其特征在于，其中该些第一像素结构与该些第二像素结构沿该些扫描线的延伸方向交错排列或/且该些第一像素结构与该些第二像素结构沿该些数据线的延伸方向交错排列。

3.如权利要求1所述的像素阵列结构，其特征在于，其中该第二像素电极具有一第二周边像素电极图案，而该第二周边像素电极图案自该第二中心像素电极图案延伸至该第一像素区中，其中该第一周边像素电极图案围绕该第二中心像素电极图案，而该第二周边像素电极图案围绕该第一中心像素电极图案。

4.如权利要求3所述的像素阵列结构，其特征在于，其中各该第二周边像素电极图案包括多个第二区块像素电极图案以及多个第二连接像素电极图案，其中一该第二连接像素电极图案连接于该第二中心像素电极图案与其中一该第二区块像素电极图案之间，而其它的第二连接像素电极图案连接于该些第二区块像素电极图案之间。

5.如权利要求3所述的像素阵列结构，其特征在于，其中该第三像素电极具有一第三周边像素电极图案，而该第三周边像素电极图案自该第三中心像素电极图案延伸至该第四像素区中。

6.如权利要求5所述的像素阵列结构，其特征在于，其中各该第三周边像素电极图案包括多个第三区块像素电极图案以及多个第三连接像素电极图案，其中一该第三连接像素电极图案连接于该第三中心像素电极图案与其中一该第三区块像素电极图案之间，而其它的第三连接像素电极图案连接于该些第三区块像素电极图案之间。

7.如权利要求5所述的像素阵列结构，其特征在于，其中该第四像素电极具有一第四周边像素电极图案，而该些第四周边像素电极图案自该第四中心像素电极图案延伸至该第三像素区中，其中该第三周边像素电极图案围绕该第四中心像素电极图案，而该第四周边像素电极图案围绕该第三中心像素电极图案。

8.如权利要求7所述的像素阵列结构，其特征在于，其中各该第四周边像素电极图案包括多个第四区块像素电极图案以及多个第四连接像素电极图案，其中一该第四连接像素电极图案连接于该第四中心像素电极图案与其中一该第四区块像素电极图案之间，而其它的第四连接像素电极图案连接于该些第四区块像素电极图案之间。

9.如权利要求1所述的像素阵列结构，其中各该第一像素结构的该第一像素电极与该第二像素电极之间形成有一第一狭缝，各该第二像素结构的该第三像素电极与该第四像素电极之间形成有一第二狭缝。

10.如权利要求1所述的像素阵列结构，其特征在于，更包括多个配向凸起物，配置于该些第一像素结构以及该些第二像素结构中，该些配向凸起物实质上为V形。

11.如权利要求1所述的像素阵列结构，其特征在于，其中该些第一像素结构更包括多个电容电极，配置于该些第一像素电极与该些第二像素电极下；该些第二像素结构更包括多个电容电极，配置于该些第三像素电极与该些第四像素电极下。

Images