CN101911609B - 用于实现统一连接器架构的系统、设备和方法 - Google Patents

用于实现统一连接器架构的系统、设备和方法 Download PDF

Info

Publication number
CN101911609B
CN101911609B CN2008801229595A CN200880122959A CN101911609B CN 101911609 B CN101911609 B CN 101911609B CN 2008801229595 A CN2008801229595 A CN 2008801229595A CN 200880122959 A CN200880122959 A CN 200880122959A CN 101911609 B CN101911609 B CN 101911609B
Authority
CN
China
Prior art keywords
equipment
console controller
router
unified connector
connector port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801229595A
Other languages
English (en)
Other versions
CN101911609A (zh
Inventor
P·R·钱德拉
A·V·巴特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101911609A publication Critical patent/CN101911609A/zh
Application granted granted Critical
Publication of CN101911609B publication Critical patent/CN101911609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种系统、设备和方法。在一个实施例中,系统包括使用第一协议的第一主机控制器。系统还包括使用第二协议的第二主机控制器。系统还包括统一连接器端口。最后,系统包括路由器,其耦合到第一主机控制器、第二主机控制器和统一连接器端口。路由器的功能能够将来自第一主机控制器的物理层分组封装入第一统一连接器协议帧,并且向统一连接器端口发送新的第一帧。路由器还能够将从第二主机控制器接收的物理层分组封装入第二统一连接器协议帧,然后向统一连接器端口发送第二帧。第一和第二协议是不同的协议。

Description

用于实现统一连接器架构的系统、设备和方法
技术领域
本发明涉及跨计算机系统的统一连接器架构的实现。
背景技术
当前计算机平台架构具有各种主机控制器,用于在计算机平台和连接到平台的外设之间实现许多不同类型的I/O。例如,图形主机控制器可能具有模拟和数字端口,这些端口具有对应的连接接口(即,将显示设备连接到计算机平台的电缆的末端的插头)。在平台内的局域网控制器一般具有一个或多个以太网插口。通用串行总线(USB)子系统具有许多关联的USB插头接口。IEEE1394火线也可以具有一个或多个插头接口。单独的和不同的端口以及用于将外设插入计算机平台的相关硬件接口的列表可以很长。具有所有这些接口和对应的硬件插口/插头的计算机平台对于大量主板和机箱面积有显著的需求,以便在一处放置所有这种硬件。这限制了移动计算机具有充足的这些接口的能力,并且在许多台式系统上的后部外设接口面板的大小也会不幸地增大。
发明内容
根据本发明的一个方面,提供一种用于实现统一连接器架构的系统,包括:
使用第一协议的第一主机控制器;
使用第二协议的第二主机控制器,其中,所述第一协议和第二协议是不同的;
统一连接器端口,具有配置为物理耦合到插头的外形尺寸;以及
路由器,用于将来自所述第一主机控制器和第二主机控制器的分组封装成统一协议帧,并向所述统一连接器端口发送该统一协议帧;
其中,(1)如果所述路由器通过所述插头耦合到第一设备,那么该路由器将来自第一主机控制器的封装分组提供给所述统一连接器端口,其中该第一设备辨识具有所述第一协议的信号;以及(2)如果所述路由器通过所述插头耦合到第二设备,那么该路由器将来自第二主机控制器的封装分组提供给所述统一连接器端口,其中该第二设备辨识具有所述第二协议的信号。
根据本发明的另一个方面,提供一种用于实现统一连接器架构的设备,包括:
路由器,用于选择性地将来自第一主机控制器和第二主机控制器的分组封装入统一协议帧,并且向统一连接器端口发送其中的至少一些帧帧;
其中,(1)如果所述路由器通过插头耦合到第一设备,则该路由器将来自第一主机控制器的封装分组提供给所述统一连接器端口,其中该第一设备辨识具有第一协议的信号;以及(2)如果所述路由器通过所述插头耦合到第二设备,则该路由器将来自第二主机控制器的封装分组提供给所述统一连接器端口,其中该第二设备辨识具有第二协议的信号,其中第一与第二协议是不同的。
根据本发明的再一个方面,提供一种用于实现统一连接器架构的方法,包括:
提供使用第一协议的第一主机控制器、使用第二协议的第二主机控制器以及具有配置为物理地耦合到插头的外形尺寸的统一连接器端口,其中第一与第二协议是不同的;
提供路由器以选择性地将来自所述第一主机控制器和第二主机控制器的分组封装入统一协议帧,并且将其中的至少一些帧发送到所述统一连接器端口;
如果所述路由器通过所述插头耦合到第一设备,则由所述路由器将来自第一主机控制器的封装分组提供给所述统一连接器端口,其中所述第一设备辨识具有所述第一协议的信号;
如果所述路由器通过所述插头耦合到第二设备,则所述路由器将来自第二主机控制器的封装分组提供给所述统一连接器端口,其中所述第二设备辨识具有所述第二协议的信号。
优选地,根据从所述统一连接器端口和网络接口控制器中的一个生成的数据的流中的多个网络数据分组,构造统一连接器网络数据帧。
附图说明
通过示例来说明本发明,并且不受附图的限制,其中,相同的附图标记指示相似的部件,并且其中:
图1描述了统一连接器架构的系统级实现的一个实施例;
图2描述了统一连接器架构(UCA)路由器和伴随的统一连接器架构逻辑的一个实施例;
图3描述了用于独立的显卡和局域网(LAN)卡的统一连接器架构插槽连接器的实施例;
图4描述了扩展到外围设备中的统一连接器架构的一个实施例;
图5是在统一连接器架构环境中用于路由数据分组的过程的一个实施例的流程图。
具体实施方式
描述了用于在计算机平台上实现统一连接器架构的系统、设备和方法的实施例。在以下描述中,阐述了大量具体的细节。但是,应当知道,可以在没有这些具体细节的情况下实现实施例。在其它例子中,没有详细地讨论已知的部件、规范和协议,以免模糊本发明。
图1描述了统一连接器架构的系统级实现的一个实施例。在许多实施例中,系统包括一个或多个处理器,例如中央处理单元(CPU)100。在不同的实施例中,CPU100可以包括一个核心或多个核心。在一些实施例中,系统是多处理器系统(未示出),其中,每一个处理器具有一个核心或多个核心。
CPU100通过一个或多个高速链路(即,互连、总线等)耦合到系统存储器102。系统存储器102能够存储CPU100用来操作并执行程序和操作系统的信息。在不同的实施例中,系统存储器102可以是任何可用类型的可读和可写存储器,例如动态随机存取存储器(DRAM)的形式。
在一些实施例中,CPU100还通过另外的高速链路耦合到独立的图形控制器104。独立的图形控制器104可以通过插槽连接器物理地耦合到主板或其它这种印刷电路版。在许多实施例中,独立的图形控制器可以是插入
Figure GDA0000365378560000041
图形插槽连接器的
Figure GDA0000365378560000042
图形控制器/显卡。在这种情况下,
Figure GDA0000365378560000043
图形控制器/显卡可以符合诸如
Figure GDA0000365378560000044
基本规范(2006年12月20日公布的2.0修订版)这样的规范的修订版。在其它实施例中,独立的图形控制器使用不同于
Figure GDA0000365378560000045
的协议。在一些实施例中,CPU100耦合到多个独立的图形控制器(没有示出具有多个独立的图形控制器的实施例)。
在许多实施例中,CPU100还耦合到I/O联合体106。I/O联合体106可以容纳一个或多个I/O主机控制器,其中的每一个控制一个或多个I/O链路,以允许CPU100与连接到计算机系统的I/O外设进行通信。诸如显示器108、显示器110和无线路由器112这样的I/O外设是可以连接到计算机系统的I/O外设的例子。
在许多实施例中,I/O联合体106耦合到独立的网络接口控制器(NIC)114。独立的NIC114能够提供计算机系统与该计算机系统之外的一个或多个网络之间的接口。这些网络可以包括诸如计算机所在的域内的无线或有线的内联网这样的网络,或者它们还可以包括互联网本身。
在许多实施例中,图1中的系统包括统一连接器架构(UCA)路由器116,其通过一个或多个高速链路耦合到一个或多个统一连接器端口。这里显示了四个统一连接器端口:端口118、端口120、端口122和端口124。如上所述,UCA路由器116还通过一个或多个I/O链路耦合到I/O联合体106。这些I/O链路包括例如通用串行总线(USB)这样的I/O链路和/或任何其它可能的I/O链路。图1示出了三个这种链路:I/O链路126、I/O链路128和I/O链路130。
在许多实施例中,UCA路由器116是计算机系统中的主板136上的独立部件。在其它实施例中,UCA路由器可以被集成到I/O联合体106中(未示出这些实施例)。
在以前实现的计算机系统中,I/O链路的与I/O联合体106相对的端点将是专用协议端口,其将允许兼容的外设连接到端口(例如,USB键盘设备会被插入到USB端口,无线路由器设备会被插入到LAN/以太网端口等等)。任何单个端口将被限制到具有兼容插头和兼容协议的设备。一旦将兼容设备插入端口,将在I/O联合体和外设之间建立通信链路。
在如图1所示的实施例中描述的计算机系统中,I/O链路(126-130)将I/O联合体106与UCA路由器116相耦合,然后路由器将最初以特定的主机控制器协议数据分组格式发送的数据分组封装为统一连接器协议数据分组格式。然后,UCA路由器116将统一连接器协议数据分组路由到连接(例如,耦合、插入)了目标外设的统一连接器端口。因此,在这些实施例中,诸如显示器108、显示器110和无线路由器112这样的I/O外设都与统一连接器协议兼容,并且具有统一连接器外形尺寸(form factor)插头,以便插入多个统一连接器端口(118-124)中的任何一个。
此外,UCA路由器116将来自任意所连接的外设的统一连接器协议数据分组转换为I/O联合体内的目标I/O主机控制器所具有的协议。
因此,从计算机系统发送到外设的以及从外设发送到计算机系统的I/O数据(例如显示、网络、USB数据等)都被分组并且在每个统一连接器协议数据分组内的物理层被封装。关于独立的图形控制器和独立的NIC控制器,这些控制器生成并且接收根据由它们各自的协议栈所定义的物理层来安排格式的I/O数据。当在统一连接器端口上传送该数据时,进一步以由统一连接器数据协议所定义的分组格式(即,帧格式)将其封装。下面参照图2详细描述UCA路由器116如何完成封装和分组的具体实现。
返回到图1,在许多实施例中,示出了将独立的图形控制器104以及独立的NIC114直接耦合到UCA路由器116的另外的专用链路。这些链路分别显示为虚线链路132和134。显示和网络虚线链路允许显示设备和/或网络设备通过统一连接器端口(例如,统一连接器端口118-124中的一个)插入计算机系统。链路132和134从直接附属于独立的卡的端口去掉以前必需的显示和网络耦合位置。例如,显示外设以前被直接插入显卡上的显示端口。利用统一连接器架构实现,显示和网络设备被连接到统一连接器端口,其位于系统主板136上,而不是位于独立的图形控制器104卡上。
图2描述了统一连接器架构(UCA)路由器和伴随的统一连接器架构逻辑的一个实施例。如图1所示,示出了UCA路由器116,其耦合到多个主机控制器(显示控制器200、202和204、NIC206和208、以及USB主机控制器210)。此外,UCA路由器116还耦合到多个统一的连接器端口(端口212-220)。此外,许多外设连接到所述端口中的多个端口。外设1(P1)网络摄像头222耦合到外设2(P2)显示监视器224,其耦合到统一连接器端口212。外设3(P3)显示监视器226耦合到统一连接器端口214。外设4(P4)无线路由器228耦合到统一连接器端口218。最后,外设5(P5)USB打印机230耦合到统一连接器端口220。
在许多实施例中,统一连接器架构使用分组交换通信以在主机控制器(200-210)和所连接的外设(222-230)之间交换数据。分组交换是主机控制器和外围设备之间的常见的分组传输方法。使用常见的发现协议来枚举连接到平台的外设,并且检测外设的任何热插拔。一旦枚举了外设,就使用数据传输协议在特定主机控制器和特定外设之间交换应用I/O数据。在一些实施例中,统一连接器架构发现协议和数据传输协议可以是相应的USB2.0协议的对应部分(如在2000年4月27日公布的USB规范2.0修订版中所定义的)的扩展。在其它实施例中,统一连接器架构发现协议和数据传输协议可以是任何其它类型的可用的设备发现协议和数据传输协议的扩展。
由连接管理器232执行连接的外设(222-230)的枚举。在不同的实施例中,连接管理器232可以被实现为一块低层固件、UCA路由器116内的逻辑、系统BIOS(基本输入/输出系统)的一部分,或者在计算机系统上运行的操作系统内实现。连接管理器232负责识别连接到统一连接器端口的外设的类型(例如显示器、网络设备、USB设备等),并且将唯一的地址分配给外设。在许多实施例中,多功能设备被分配多个地址。
在许多实施例中,在绑定表234中定义每个外设(P1-P5)与处理该外设的I/O数据的特定主机控制器(200-210中的一个)之间的关联。可以在系统内的任何类型的存储器中实现绑定表,例如系统存储器、高速缓存、缓冲器等。UCA路由器116使用绑定表以查明正确的数据分组(即,帧)传输目标。使用绑定表,传输目标取决于正被发送的分组/帧的起点。如果路由器从主机控制器(例如显示控制器、网络控制器、I/O控制器等)接收数据分组,那么目标是预期的目标外设耦合到(例如插入)的端口。如果路由器从统一连接器端口接收统一连接器协议数据分组(即,数据分组从耦合到端口的外围设备发起),那么目标是绑定到该外设的主机控制器。例如,显示控制器200发送以P2显示器224为目标的显示数据的分组,UCA路由器116接收分组,使用绑定表来确定目标外设(P2)(例如,P2被绑定到A链路,A链路耦合到显示控制器200),将数据分组封装入统一连接器协议数据分组,并且通过统一连接器端口212向P2发送分组。在许多实施例中,外设可以脱离单个端口被链连到一起,例如P1链接到P2,P2耦合到统一连接器端口212。图2示出了绑定表的例子,其阐明了P1绑定到链路F(USB主机控制器210),P2绑定到链路A(显示控制器200),P3绑定到链路C(显示控制器204),P4绑定到链路D(网络接口控制器206),P5也绑定到链路F(USB主机控制器210)。
在许多实施例中,在系统引导时(即,当系统上电时,或当控制操作系统执行计算机的软重启时),绑定表由连接管理器初始地建立。也可以在运行时间期间由系统软件(操作系统或虚拟机管理器)来进行重新映射,以实现基于系统I/O流的动态交换来改变使用模型。例如,在移动平台中,当系统插上电源时,可以将显示外设与独立的图形控制器相关联,并且当系统使用电池运行时,可以通过重新映射绑定信息,将显示外设动态地切换到集成图形控制器。
UCA路由器116还负责对显示和网络I/O数据进行分组和封装。在许多实施例中,UCA路由器116具有一个或多个内部缓冲器,用于保存连续的显示数据的流,同时构造统一连接器协议数据分组(即,帧)。因此,在UCA路由器116内的逻辑可以将流存储在缓冲器中,从所存储的流信息构造单独的帧,并且当帧完成时发送帧。在其它实施例中,一个或多个主机控制器(200-210)了解UCA路由器116以及统一连接器协议格式。在主机控制器了解UCA路由器116的这些实施例中,了解UCA路由器116的主机控制器可以自己构造统一连接器协议数据分组,并与UCA路由器116交换本地的统一连接器协议帧,从而减轻了UCA路由器116的转换/交换任务。在这种情况下,UCA路由器116可以只需要将这些预先封装的数据分组帧转发到目标外设。
在许多实施例中,UCA路由器116还负责将统一连接器协议数据分组解构(deconstruction)入对应的本地主机控制器格式数据分组。这在绑定到特定主机控制器的外设发送以该主机控制器为目标的统一连接器协议数据分组时发生。分组从外设到达统一连接器端口,UCA路由器116从该端口得到分组,并且将分组解构为针对主机控制器的本地格式,然后向目标主机控制器发送解构的本地数据分组。
图3描述了用于独立的显卡和局域网(LAN)卡的统一连接器架构插槽连接器的实施例。为了说明对当前的独立的显卡和LAN卡的改变,图3示出了每种卡的当前版本,并且并排地示出了每种卡的统一连接器架构(UCA)版本。图3所示的例子使用
Figure GDA0000365378560000081
尽管可以使用任何其它的相关协议。
示出了
Figure GDA0000365378560000082
独立显卡300的当前版本。显卡300包括如图所示的插槽连接器针脚302。此外,显卡300具有外部显示外设连接器304。在当前的
Figure GDA0000365378560000083
独立显卡的情况下,当显卡300被插入计算机系统主板上的
Figure GDA0000365378560000084
显卡插槽时,通过物理地耦合到插槽连接器针脚302的
Figure GDA0000365378560000085
链路将来自CPU和系统存储器的数据发送到显卡300。然后,显卡300对接收到的数据进行操作,并且将其发送到插入外部显示外设连接器304的显示外设。
下面转向具有UCA306的独立显卡,在图3所示的实施例中,具有UCA功能的显卡306包括插槽连接器针脚308,其类似于当前版本的显卡300。尽管不具有外部显示外设连接器,但是具有UCA的独立显卡306具有额外的插槽连接器针脚310。一旦具有UCA的独立显卡306已从
Figure GDA0000365378560000086
链路(从插槽连接器针脚308)接收到数据并且已对所接收到的数据进行了操作,那么具有UCA功能的显卡306就向插入主板上的统一连接器端口的显示外设发送数据。具体地说,通过额外的
Figure GDA0000365378560000087
链路路径发送的数据被从插槽连接器路由到系统中的UCA路由器(这在图1中显示为链路132)。这些额外的链路路径物理地耦合到额外的插槽连接器针脚310。
接下来,图3示出了当前版本的
Figure GDA0000365378560000088
独立LAN卡312(其具有集成在卡上的NIC)。如图所示,LAN卡312包括插槽连接器针脚314。此外,LAN卡312具有外部LAN/以太网连接器316。在当前
Figure GDA0000365378560000089
独立LAN卡的情况下,当LAN卡312被插入计算机系统主板上的PCI
Figure GDA00003653785600000810
卡插槽时,通过物理地耦合到插槽连接器针脚314的PCI
Figure GDA00003653785600000811
链路,将来自CPU和系统存储器的数据发送到LAN卡312。然后,LAN卡312对接收到的数据进行分组,并且通过LAN/以太网连接器316所插入的网络来将其发送。
最后,转向具有UCA的独立LAN卡318,在图3所示的实施例中,具有UCA功能的LAN卡318包括插槽连接器针脚320,其类似于当前版本的LAN卡312。尽管不具有外部LAN/以太网连接器,但是具有UCA的独立LAN卡318具有额外的插槽连接器针脚310。一旦具有UCA的独立LAN卡312已经从
Figure GDA0000365378560000091
链路(从插槽连接器针脚320)接收到数据并且已经对所接收到的数据进行了分组,具有UCA功能的LAN卡318就向插入主板上的统一连接器端口的以太网电缆发送数据。具体地说,通过额外的
Figure GDA0000365378560000092
链路路径发送的数据被从插槽连接器路由到系统中的UCA路由器(这在图1中显示为链路134)。这些额外的链路路径物理地耦合到额外的插槽连接器针脚322。
图4描述了扩展到外围设备中的统一连接器架构的一个实施例。在许多实施例中,使用统一连接器架构的计算机系统400包括在图1-3中描述的所有特定部件。具体地说,存在UCA路由器116并且耦合到一个或多个主机控制器(可能包括I/O主机控制器、显示控制器、网络控制器等)以及一个或多个通用连接器端口(在该例子中,存在4个端口:通用连接器端口402、404、406和408)。
在许多实施例中,外围设备410通过插入通用连接器端口404的电缆412耦合到计算机系统400。在外围设备410一侧,电缆412被插入通用连接器端口414,其可以具有与通用连接器端口404相同的外形尺寸(formfactor)。外围设备410具有集成的UCA逻辑设备416。在一些实施例中,UCA逻辑设备416具有与计算机系统400中的UCA路由器116相同的功能(例如,在具有USB端口的多功能显示器内)。在其它实施例中,UCA逻辑设备416是简单的协议转换器,其将统一连接器协议数据分组转换为外围设备的本地协议的数据分组,并且反之亦然。
外围设备410中的UCA逻辑设备416接收以该外围设备为目标的、从计算机系统400中的UCA路由器116发送的统一连接器协议数据分组。在一些实施例中,UCA逻辑设备416还从外围设备内部逻辑418接收本地外围设备格式的数据分组。在其它实施例中,外围设备内部逻辑418在本地了解统一连接器协议数据分组格式,这允许内部逻辑构造统一连接器协议数据分组,并且向UCA逻辑设备416发送该格式的数据分组。在这些实施例中,不需要UCA逻辑设备416为在任一方向(即,从外围设备内部逻辑418到计算机系统400的方向以及相反的方向)上传送的数据分组(即,帧)执行任何封装工作。相反,在这些实施例中,当UCA路由器416接收到数据分组时,只是将数据分组转发到适当的目标。
图5是在统一连接器架构环境中路由数据分组的过程的一个实施例的流程图。可以由硬件、软件或它们的组合来执行该过程。现在转向图5,过程从处理逻辑确定外围设备是否已被插入统一连接器端口开始(处理框500)。“插入”是指外围设备耦合或连接到统一连接器端口。在不同的实施例中,“插入”可以在任何时间发生,例如在引导之前,或者当允许热插拔时在完全系统操作期间。如果没有插入外围设备,那么在处理框500进行重复(即,轮询统一连接器端口——或者连续地轮询,或者每隔一设定的时间段发生一次轮询)。
接下来,一旦处理逻辑已检测到设备已被插入,处理逻辑就枚举外围设备(处理框502)。然后,处理逻辑将外围设备绑定到系统中存在的主机控制器(处理框504)。外围设备被绑定到与其兼容的主机控制器(即,他们共享相同的协议)。
在绑定之后,处理逻辑确定是否已接收到数据分组(处理框506)。如果还未接收到数据分组,则处理逻辑确定在外围设备中是否有改变/更改(处理框508)。例如,第一外围设备已被拔出并且第二外围设备已被插入同一个统一连接器端口。如果外围设备的状态没有改变,则处理逻辑返回到处理框506并且再次检查是否已接收到数据分组。否则,如果已检测到外围设备的改变,则处理逻辑返回到处理框500,以重新检查外围设备是否被插入统一连接器端口。
返回到处理框506,如果已接收到数据分组,则处理逻辑确定该数据分组是从外围设备接收的还是从主机控制器接收的(处理框510)。如果是从外围设备接收的数据分组,则数据分组是统一连接器协议数据分组,并且处理逻辑继续将统一连接器协议数据分组解构入与主机控制器的协议兼容的一个或多个本地主机控制器数据分组(处理框512)。在处理逻辑将统一连接器协议数据分组解构入本地主机控制器协议数据分组之后,处理逻辑向主机控制器发送本地主机控制器数据分组(处理框514)。然后,处理逻辑返回到处理框506以检查是否已接收到另一个数据分组。
返回处理框510,如果数据分组来自主机控制器,则数据分组具有主机控制器的本地协议格式,并且处理逻辑继续将本地主机控制器数据分组封装入统一连接器协议数据分组(处理框516)。一旦统一连接器协议数据分组已被创建,处理逻辑就向统一连接器端口发送以插入该端口的外围设备为目标的统一连接器协议数据分组(处理框518)。最后,处理逻辑返回到处理框506以检查是否已接收到另一个数据分组,并且过程结束。
因此,描述了用于在计算机平台上实现统一连接器架构的系统、设备和方法的实施例。已经参照具体的示例性实施例描述了这些实施例。对于受益于本公开的人员来说显而易见的是,在不脱离本文所描述的实施例的更广的精神和范围的情况下,可以对这些实施例做出各种修改和改变。因此,说明书和附图应被认为是说明性的而不是限制性的。

Claims (23)

1.一种用于实现统一连接器架构的系统,包括:
使用第一协议的第一主机控制器;
使用第二协议的第二主机控制器,其中,所述第一协议和第二协议是不同的;
统一连接器端口,具有配置为物理耦合到插头的外形尺寸;以及
路由器,用于将来自所述第一主机控制器和第二主机控制器的分组封装成统一协议帧,并向所述统一连接器端口发送该统一协议帧;
其中,(1)如果所述路由器通过所述插头耦合到第一设备,那么该路由器将来自第一主机控制器的封装分组提供给所述统一连接器端口,其中该第一设备辨识具有所述第一协议的信号;以及(2)如果所述路由器通过所述插头耦合到第二设备,那么该路由器将来自第二主机控制器的封装分组提供给所述统一连接器端口,其中该第二设备辨识具有所述第二协议的信号。
2.根据权利要求1所述的系统,还包括:
连接管理器,用于
如果所述路由器通过第一插头耦合到第一设备,则将该第一设备与所述第一主机控制器关联,其中该第一设备辨识具有所述第一协议的信号;(2)如果所述路由器通过第二插头耦合到第二设备,则将该第二设备与所述第二主机控制器关联,其中该第二设备辨识具有所述第二协议的信号,并且其中第一插头与第二插头具有相同的外形尺寸。
3.根据权利要求2所述的系统,还包括:
用于存储绑定表的存储器,
其中,所述路由器还可用于在运行时间检测耦合到所述统一连接器端口的第三设备,并且修改所述绑定表以将该第三设备与第一主机控制器或第二主机控制器关联。
4.根据权利要求3所述的系统,其中,所述连接管理器还可用于在系统引导时建立所述绑定表。
5.根据权利要求1所述的系统,其中,所述路由器还包括:
缓冲器,所述缓冲器用于存储数据的流,其中,所述流内的多个分组构成一个统一连接器协议帧。
6.根据权利要求1所述的系统,其中:
所述路由器配置为选择性地将来自除了所述第一和第二主机控制器之外的一个或多个另外的主机控制器的分组封装入一个或多个另外的统一协议帧,并且向所述统一连接器端口发送所述一个或多个另外的帧中的至少一些帧,其中,所述一个或多个另外的主机控制器具有不同于所述第一和第二协议的一个或多个协议。
7.如权利要求1所述的系统,其中所述统一连接器端口是第一统一连接器端口,并且所述系统进一步包括具有所述外形尺寸的第二统一连接器端口,其中所述路由器配置为选择地将来自第一主机控制器和第二主机控制器的分组封装入统一协议帧,并将其中的至少一些帧发送到所述第二统一连接器端口。
8.如权利要求1所述的系统,其中所述统一连接器端口配置为通过I/O链路发送所述统一协议帧。
9.如权利要求1所述的系统,其中如果所述路由器通过所述插头耦合到第三设备以及耦合到该第三设备的第四设备,则该路由器将来自第一主机控制器的封装分组以及来自第二主机控制器的封装分组提供给所述统一连接器端口,其中所述第三设备辨识具有所述第一协议的信号,所述第四设备辨识具有所述第二协议的信号。
10.一种用于实现统一连接器架构的设备,包括:
路由器,用于选择性地将来自第一主机控制器和第二主机控制器的分组封装入统一协议帧,并且向统一连接器端口发送其中的至少一些帧帧;
其中,(1)如果所述路由器通过插头耦合到第一设备,则该路由器将来自第一主机控制器的封装分组提供给所述统一连接器端口,其中该第一设备辨识具有第一协议的信号;以及(2)如果所述路由器通过所述插头耦合到第二设备,则该路由器将来自第二主机控制器的封装分组提供给所述统一连接器端口,其中该第二设备辨识具有第二协议的信号,其中第一与第二协议是不同的。
11.根据权利要求10所述的设备,其中,所述路由器还包括连接管理器,所述连接管理器用于
识别耦合到所述统一连接器端口的设备的类型;以及
将唯一的地址分配给所述设备。
12.根据权利要求11所述的设备,其中,所述路由器还包括:
存储器,用于存储绑定表,
其中,所述路由器还可用于使用所述绑定表来确定所述设备与所述第一主机控制器之间的关联,所述关联用于通知所述路由器将从所述设备接收的分组发送给所述第一主机控制器。
13.根据权利要求12所述的设备,其中,所述连接管理器还可用于在系统引导时建立所述绑定表。
14.根据权利要求10所述的设备,其中,所述路由器还包括:
缓冲器,所述缓冲器用于存储数据的流,其中,所述流内的多个分组构成一个统一连接器协议帧。
15.根据权利要求10所述的设备,其中,所述路由器耦合到第二主机控制器,所述第一主机控制器和所述第二主机控制器使用不同的协议,
所述路由器还可用于将从所述第二主机控制器接收的分组封装入第二统一协议帧,并且向所述统一连接器端口发送所述第二统一协议帧。
16.一种用于实现统一连接器架构的方法,包括:
提供使用第一协议的第一主机控制器、使用第二协议的第二主机控制器以及具有配置为物理地耦合到插头的外形尺寸的统一连接器端口,其中第一与第二协议是不同的;
提供路由器以选择性地将来自所述第一主机控制器和第二主机控制器的分组封装入统一协议帧,并且将其中的至少一些帧发送到所述统一连接器端口;
如果所述路由器通过所述插头耦合到第一设备,则由所述路由器将来自第一主机控制器的封装分组提供给所述统一连接器端口,其中所述第一设备辨识具有所述第一协议的信号;
如果所述路由器通过所述插头耦合到第二设备,则所述路由器将来自第二主机控制器的封装分组提供给所述统一连接器端口,其中所述第二设备辨识具有所述第二协议的信号。
17.根据权利要求16所述的方法,还包括:
识别耦合到所述统一连接器端口的第三设备的类型;以及
将唯一的地址分配给所述第三设备。
18.根据权利要求17所述的方法,还包括:
确定所述第三设备与所述第一主机控制器和所述第二主机控制器中的一个之间的关联,所述关联用于确立传输目标主机控制器。
19.根据权利要求18所述的方法,还包括:当所述第三设备被插入所述统一连接器端口时,确定所述关联。
20.根据权利要求16所述的方法,还包括:根据从图形控制器生成的数据的流中的多个分组,构造统一连接器显示帧。
21.根据权利要求20所述的方法,还包括:根据从所述统一连接器端口和网络接口控制器中的一个生成的数据的流中的多个网络数据分组,构造统一连接器网络数据帧。
22.根据权利要求17所述的方法,还包括:
将从所述统一连接器端口接收的第三统一协议帧解构入一个或多个得到的物理层分组;
将从所述被解构的第三统一协议帧得到的所述一个或多个物理层分组发送给所述第一主机控制器;
将从所述统一连接器端口接收的第四统一协议帧解构入一个或多个得到的物理层分组;以及
将从所述被解构的第四统一协议帧得到的所述一个或多个物理层分组发送给所述第二主机控制器。
23.根据权利要求22所述的方法,还包括:
所述第三设备发送所述第三统一协议帧,所述第三设备兼容所述第一主机控制器的协议;以及
第四设备发送所述第四统一协议帧,所述第四设备兼容所述第二主机控制器的协议;
其中,所述第三设备在发送所述第三统一协议帧之后从所述统一连接器端口去耦,并且所述第四设备随后在发送所述第四统一协议帧之前耦合到所述统一连接器端口。
CN2008801229595A 2007-12-26 2008-11-25 用于实现统一连接器架构的系统、设备和方法 Active CN101911609B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/964,666 US8407367B2 (en) 2007-12-26 2007-12-26 Unified connector architecture
US11/964,666 2007-12-26
PCT/US2008/084621 WO2009085494A1 (en) 2007-12-26 2008-11-25 Unified connector architecture

Publications (2)

Publication Number Publication Date
CN101911609A CN101911609A (zh) 2010-12-08
CN101911609B true CN101911609B (zh) 2013-12-04

Family

ID=40799945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801229595A Active CN101911609B (zh) 2007-12-26 2008-11-25 用于实现统一连接器架构的系统、设备和方法

Country Status (8)

Country Link
US (1) US8407367B2 (zh)
EP (2) EP3009940B1 (zh)
JP (2) JP5054201B2 (zh)
KR (1) KR101238622B1 (zh)
CN (1) CN101911609B (zh)
BR (1) BRPI0819473B1 (zh)
TW (1) TWI410808B (zh)
WO (1) WO2009085494A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407367B2 (en) * 2007-12-26 2013-03-26 Intel Corporation Unified connector architecture
US7877507B2 (en) 2008-02-29 2011-01-25 Red Hat, Inc. Tunneling SSL over SSH
US8700821B2 (en) * 2008-08-22 2014-04-15 Intel Corporation Unified multi-transport medium connector architecture
EP2391042B1 (en) * 2010-05-27 2015-07-29 Telefonaktiebolaget L M Ericsson (publ) Efficient error handling on a link using ARQ and multiple NACKs associated with multiple error thresholds
CN103493032B (zh) 2011-04-25 2017-03-08 苹果公司 通用连接器
US9565132B2 (en) 2011-12-27 2017-02-07 Intel Corporation Multi-protocol I/O interconnect including a switching fabric
US8953644B2 (en) 2011-12-27 2015-02-10 Intel Corporation Multi-protocol I/O interconnect time synchronization
US8775713B2 (en) 2011-12-27 2014-07-08 Intel Corporation Multi-protocol tunneling over an I/O interconnect
US9697159B2 (en) 2011-12-27 2017-07-04 Intel Corporation Multi-protocol I/O interconnect time synchronization
US9252970B2 (en) 2011-12-27 2016-02-02 Intel Corporation Multi-protocol I/O interconnect architecture
US8856420B2 (en) 2011-12-27 2014-10-07 Intel Corporation Multi-protocol I/O interconnect flow control
US8782321B2 (en) 2012-02-08 2014-07-15 Intel Corporation PCI express tunneling over a multi-protocol I/O interconnect
US8880923B2 (en) 2012-03-29 2014-11-04 Intel Corporation Link power management in an I/O interconnect
US9430414B2 (en) 2013-03-16 2016-08-30 Intel Corporation Bus independent platform for sensor hub peripherals to provide coalescing of multiple reports
US9542347B2 (en) * 2013-03-16 2017-01-10 Intel Corporation Host interface crossbar for sensor hub
US9734106B2 (en) * 2013-05-31 2017-08-15 Dell Products L.P. Systems and methods for providing connections to an information handling system
US9288656B2 (en) * 2014-01-13 2016-03-15 Industrial Technology Research Institute Device to device discovery method for user equipment and network entity and user equipment and network entity using the same
US9799302B2 (en) * 2014-10-29 2017-10-24 Icron Technologies Corporation Systems and methods for transmitting video, network, and USB signals over extension media
CN110300961A (zh) 2017-02-17 2019-10-01 维萨国际服务协会 统一智能连接器
CN108462679B (zh) * 2017-02-21 2021-06-04 杭州海康威视数字技术股份有限公司 数据传输方法及装置
US10855518B2 (en) * 2018-11-07 2020-12-01 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Computer having an embedded switch
CN111007998B (zh) * 2019-12-24 2021-07-16 联想(北京)有限公司 一种处理方法、系统及电子设备

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767168A (en) 1986-12-24 1988-08-30 Prestolite Wire Corporation Hybrid connector cable system
DE4118096A1 (de) 1991-06-03 1992-12-10 Airbus Gmbh Vorrichtung zur verbindung von leitungen
US5242315A (en) 1992-05-21 1993-09-07 Puritan-Bennett Corporation Electrical-optical hybrid connector plug
US5664231A (en) 1994-04-29 1997-09-02 Tps Electronics PCMCIA interface card for coupling input devices such as barcode scanning engines to personal digital assistants and palmtop computers
US5419717A (en) 1994-08-15 1995-05-30 The Whitaker Corporation Hybrid connector between optics and edge card
US5535036A (en) 1995-01-18 1996-07-09 Lighthouse Digital Systems, Inc. Input/output module providing mixed optical and electrical signal connectivity in data communications equipment
US6108782A (en) 1996-12-13 2000-08-22 3Com Corporation Distributed remote monitoring (dRMON) for networks
JP3392314B2 (ja) 1997-02-20 2003-03-31 株式会社日立インフォメーションテクノロジー データ伝送方法
US6272551B1 (en) 1998-04-08 2001-08-07 Intel Corporation Network adapter for transmitting network packets between a host device and a power line network
GB2350212B (en) 1999-02-09 2003-10-08 Adder Tech Ltd Data routing device and system
KR100317991B1 (ko) 2000-01-25 2001-12-22 오길록 기가비트 이더넷 기반 라우터에서의 병렬처리형 3계층패킷 포워딩 처리 방법 및 장치
US6839771B1 (en) 2000-04-13 2005-01-04 Hewlett-Packard Development Company, L.P. Method and system for using a universal serial bus (USB) as a peer-to-peer network
US6478625B2 (en) 2000-07-11 2002-11-12 Bernard R. Tolmie Electrical-optical hybrid connector
US6588938B1 (en) 2000-10-18 2003-07-08 Fitel Usa Corp. Optical/electrical plug connector
AU2002224424A1 (en) 2000-10-23 2002-05-06 Digital Software Corporation Method and apparatus for providing optical internetworking to wide area networks, metropolitan area networks, and local area networks using modular components
JP4494668B2 (ja) 2001-04-27 2010-06-30 古河電気工業株式会社 コネクタ
US7283481B2 (en) 2002-03-21 2007-10-16 Broadcom Corporation Auto detection of copper and fiber mode
US7171505B2 (en) * 2002-05-02 2007-01-30 International Business Machines Corporation Universal network interface connection
JP4140334B2 (ja) 2002-10-04 2008-08-27 富士ゼロックス株式会社 光分配器及び光分配システム
US7269348B1 (en) 2002-11-18 2007-09-11 At&T Corp. Router having dual propagation paths for packets
US7330468B1 (en) 2002-11-18 2008-02-12 At&T Corp. Scalable, reconfigurable routers
TWI263425B (en) * 2003-01-14 2006-10-01 Admtek Inc Router and packet transmission method
TWM251361U (en) 2003-07-25 2004-11-21 Hon Hai Prec Ind Co Ltd Connector assembly
TWI239171B (en) * 2003-10-07 2005-09-01 Handlink Technologies Inc Method of updating registration packet information of session initiation protocol
US7437738B2 (en) 2003-11-12 2008-10-14 Intel Corporation Method, system, and program for interfacing with a network adaptor supporting a plurality of devices
US7646981B2 (en) 2004-03-01 2010-01-12 Adc Telecommunications, Inc. WDM systems and methods
US7412544B2 (en) 2004-06-18 2008-08-12 International Business Machines Corporation Reconfigurable USB I/O device persona
TWI253818B (en) * 2004-10-29 2006-04-21 Benq Corp Transparent address translation methods
US8281031B2 (en) * 2005-01-28 2012-10-02 Standard Microsystems Corporation High speed ethernet MAC and PHY apparatus with a filter based ethernet packet router with priority queuing and single or multiple transport stream interfaces
US20070005867A1 (en) 2005-06-30 2007-01-04 Nimrod Diamant Virtual peripheral device interface and protocol for use in peripheral device redirection communication
US20070249193A1 (en) 2006-04-04 2007-10-25 Applied Optical Systems, Inc. Universal hybrid electrical/fiber optic insert cap and hybrid connector and methods
US7587536B2 (en) 2006-07-28 2009-09-08 Icron Technologies Corporation Method and apparatus for distributing USB hub functions across a network
JP4687621B2 (ja) 2006-09-08 2011-05-25 日立電線株式会社 スイッチ機能付通信モジュール及び通信装置
US8051217B2 (en) 2007-01-12 2011-11-01 Dell Products L.P. System and method for providing PCIe over displayport
EP2003477B1 (de) 2007-06-15 2012-05-23 Trumpf Laser Marking Systems AG Elektro-optische Hybrid-Steckverbindung zur Übertragung von hohen optischen Leistungen und elektrischen Signalen
US8407367B2 (en) 2007-12-26 2013-03-26 Intel Corporation Unified connector architecture
US8700821B2 (en) 2008-08-22 2014-04-15 Intel Corporation Unified multi-transport medium connector architecture

Also Published As

Publication number Publication date
JP2012200027A (ja) 2012-10-18
BRPI0819473A2 (pt) 2015-09-29
TWI410808B (zh) 2013-10-01
EP3009940A1 (en) 2016-04-20
JP2011508563A (ja) 2011-03-10
KR20100101677A (ko) 2010-09-17
KR101238622B1 (ko) 2013-03-04
US8407367B2 (en) 2013-03-26
JP5475069B2 (ja) 2014-04-16
EP2241068A1 (en) 2010-10-20
WO2009085494A1 (en) 2009-07-09
CN101911609A (zh) 2010-12-08
TW200941230A (en) 2009-10-01
BRPI0819473B1 (pt) 2020-03-17
US20090172185A1 (en) 2009-07-02
EP2241068A4 (en) 2011-10-05
JP5054201B2 (ja) 2012-10-24
EP3009940B1 (en) 2017-10-04
EP2241068B1 (en) 2015-11-25

Similar Documents

Publication Publication Date Title
CN101911609B (zh) 用于实现统一连接器架构的系统、设备和方法
CN102160341B (zh) 统一多传送介质连接器架构
US7210000B2 (en) Transmitting peer-to-peer transactions through a coherent interface
CN106534178B (zh) RapidIO网络通用套接字的实现系统及方法
Shu et al. Direct Universal Access: Making Data Center Resources Available to {FPGA}
CN113852656B (zh) 一种数据传输方法、处理器系统及内存访问系统
CN114647602B (zh) 一种跨芯片访问控制的方法、装置、设备及介质
EP3722963B1 (en) System, apparatus and method for bulk register accesses in a processor
KR20110110199A (ko) 장치의 컴포넌트들 간에 메모리 자원들을 공유하기 위한 통신 프로토콜
CN112867998B (zh) 运算加速器、交换器、任务调度方法及处理系统
AU2004215948B2 (en) System and method for configuring and deploying input/output cards in a communications environment
CN116401065A (zh) 一种服务器、异构设备及其数据处理装置
US8949105B2 (en) Hardware interface board for connecting an emulator to a network
EP3229145A1 (en) Parallel processing apparatus and communication control method
Forsytha et al. Night of the Lepus A Plan 9 Perspective on Blue Gene’s Interconnects
Karlsson et al. Implementation of a PCI based gigabit Ethernet network adapter on an FPGA together with a Linux device driver
WO2017019104A1 (en) Network device emulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant