CN101883469A - 自激模式消除幅相控制串扰的方法与装置 - Google Patents

自激模式消除幅相控制串扰的方法与装置 Download PDF

Info

Publication number
CN101883469A
CN101883469A CN 201010123827 CN201010123827A CN101883469A CN 101883469 A CN101883469 A CN 101883469A CN 201010123827 CN201010123827 CN 201010123827 CN 201010123827 A CN201010123827 A CN 201010123827A CN 101883469 A CN101883469 A CN 101883469A
Authority
CN
China
Prior art keywords
loop
frequency
phase
amplitude
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010123827
Other languages
English (en)
Inventor
殷治国
侯世刚
夏乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Institute of Atomic of Energy
Original Assignee
China Institute of Atomic of Energy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Institute of Atomic of Energy filed Critical China Institute of Atomic of Energy
Priority to CN 201010123827 priority Critical patent/CN101883469A/zh
Publication of CN101883469A publication Critical patent/CN101883469A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Particle Accelerators (AREA)

Abstract

本发明属于限制噪声或干扰技术领域,具体涉及一种自激模式消除幅相控制串扰的方法及装置,包括幅度控制环路、相位控制环路和频率控制环路,由幅度控制环路稳定射频系统的幅值,相位控制环路控制射频腔体加速电场相位,其特征在于:相位控制环路通过自激环路用于稳定射频系统的频率。本发明提供的技术方案能够有效地避免幅相控制串扰,提高了强流回旋加速器射频控制系统的控制精度和稳定性。

Description

自激模式消除幅相控制串扰的方法与装置
技术领域
本发明属于限制噪声或干扰技术领域,具体涉及一种自激模式消除幅相控制串扰的方法和装置。
背景技术
电路中不同结构引起的电磁场在同一区域里的相互作用会产生串扰现象,即一条线路上的能量耦合到其他线路。串扰有两个不利的影响:首先,串扰会改变总线中单根传输线的性能,比如传输线特征阻抗和传输速度等,而这些将会对系统时序和信号完整性问题产生一定的影响;再者,串扰会将噪声感应耦合到其他的传输线上,这将进一步降低信号完整性,导致噪声裕量变小。
特别是,对于强流回旋加速器系统,其控制系统属于常温条件下大尺寸腔体的控制,涉及到百千瓦量级的大功率操作,同时高束流负载使得腔体的特性阻抗变化较大,其阻抗实部在最大束流负载时接近无束流负载时的一倍。对于连续波加速器,这样的射频系统不稳定性会持续影响束流加速过程,进而对幅相稳定系统的设计和实现提出了更为严格的要求。应用于强流回旋加速器的低电平控制系统通常采用他激模式下的模拟控制系统,当腔体失谐角度不为零时,传统的幅度和相位控制方法存在相互串扰等问题,会直接影响到加速电场的控制精度。
发明内容
(一)发明目的
本发明目的在于消除幅度、相位控制串扰的问题。
(二)技术方案
为实现上述目的,本发明提供如下技术方案:
一种自激模式消除幅相控制串扰的方法,包括幅度控制环路、相位控制环路和频率控制环路,由幅度控制环路稳定射频系统的幅值,相位控制环路控制射频腔体加速电场相位,其关键在于:相位控制环路通过自激环路用于稳定射频系统的频率。自激环路使用IQ调制器和幅度、相位解调器并经过静态环路延迟优化。
射频自激环路的工作无须外部信号源对腔体进行激励。构成环路的基本元素是:射频发射机、传输线、射频腔体、高增益限幅放大器、环路移相器。其中当限幅放大器和环路移相器被调谐时,环路将在最初系统中的杂散噪声驱动起振,并最终通过调谐静态环路相移稳定于腔体的谐振频率。
通过幅度误差与相位误差的乘积项检测,并通过数字PI控制器控制外部移相器补偿环路延迟的温度漂移。
频率控制环路在保证系统工作频率锁定为外部信号源频率的前提下,用于降低射频发射机输出功耗。
低电平控制系统工作在自激模式下时,位于射频环路中的射频开关选择由腔体反馈信号产生参考射频信号,作为调制器的射频输入。
所述调制器输入为腔体拾取信号,并使用IQ调制。
所述调制器增加了自激、他激模式转换射频开关和隔离射频开关,其控制信号来自于VXI总线接口的FPGA。
以数字PID控制器作为幅度控制环路、相位控制环路和腔体调谐环路的控制器。
一种采用自激环路消除幅相控制串扰的装置,包括幅度控制环路、相位控制环路和频率控制环路,由幅度控制环路稳定射频系统的幅值,相位控制环路控制射频腔体加速电场相位,其关键在于:相位控制环路通过射频自激环路用于稳定射频系统的频率,所述射频自激环路包括射频发射机、传输线、射频腔体、高增益限幅放大器、环路移相器。所述调制器增加了自激、他激模式转换射频开关和隔离射频开关,其控制信号来自于VXI总线接口的FPGA;以数字PID控制器作为幅度控制环路、相位控制环路和腔体调谐环路的控制器。
由自激环路谐振约束条件出发,经过一系列理论推导,得到了自激模式情况下幅度环路和相位/频率环路的自激稳态条件及扰动响应,并通过分析系统传递函数得出了自激模式下消除幅度、相位串扰回路的充要条件,即:环路运行频率下环路延迟为零,同时低电平调制器布线以及发射机相位漂移造成的角度误差为零时,幅度环路控制器输出与相位/频率环控制器输出之间没有耦合回路。而环路延迟的温度漂移可通过幅度误差与相位误差的乘积项检测,并通过数字PI控制器控制外部移相器补偿。
环路控制内容、方式与传统的他激模式相比,幅度环仍然用于稳定射频系统幅值,而相位环不仅用于控制射频腔体加速电场相位,更通过自激环路用于稳定射频系统的频率,因此在自激模式中相位环也称相位/频率环路。原先的腔体频率稳定环路在保证系统工作频率锁定为外部信号源频率的前提下,用于降低射频发射机输出功耗。
本发明的自激模式建立在他激模式的基础之上,主要变化是在调制器:1、调制器输入改为腔体拾取信号;2、取消幅度、相位调制部分,直接使用IQ调制。
(三)有益效果
本发明提供的技术方案能够有效地避免幅相控制串扰,提高了强流回旋加速器射频控制系统的控制精度和稳定性。
附图说明
图1 100MeV强流回旋加速器低电平控制系统框图,其中左上粗体环为幅度控制环路,右上细体环为相位控制环路,下方为频率控制环路;
图2为自激模式低电平控制原理图;
图3为自激工作模式信号流图;
图4为基于FPGA的数字PI控制器原理图。
具体实施方式
本实施例提供一种在100MeV强流回旋加速器射频加速系统的低电平控制系统中采用自激模式消除幅相控制串扰的方法和装置。
该100MeV强流回旋加速器的射频加速系统包括:一台高稳定度频率连续可调的频率源、两台100kW射频功率源、两个独立谐振腔体和两套低电平控制系统。
100MeV射频系统的参考信号由直接数字频率合成(Direct Digital Synthesis,DDS)技术产生,DDS的参考时钟为高稳定10MHz恒温晶体振荡器(Double Oven Controlled CrystalOscillator)。参考时钟通过锁相环(Phase Lock Loop)产生150MHz的主时钟信号,同时驱动4路DDS工作。驱动时钟信号的边沿触发相位累加器进行递增操作。每时钟周期的累加结果经过相位-幅度转换后通过高速数模转换器输出。DDS的输出频率由累加器的单位累加字(Tuning Word)决定,当选用32位累加器的时候频率调整步长为0.0465661Hz。100MeV射频系统参考信号源的最终指标为相位噪声偏离中心频率1kHz处小于125dBc,谐波成分小于75dBc,输出功率为+15dbm。参考源信号经放大后分配为4路,其中两路分别作为两套低电平系统的参考输入,进入低电平系统后作为他激模式下调制器的输入和自激模式下的参考信号,分别驱动100MeV的两个射频腔体。另一路作为聚束器300W功率放大器的输入,剩余1路备用。射频参考信号源能确保输出通道间相位差别为0度。
100MeV回旋加速器的射频系统包含两套完全相同的100kW射频功率源,每套功率源包含一个固态功率放大组和一个末级放大器。100MeV射频系统中,地点平系统调制器输出信号作为固态功率放大组的输入。每套固态功率放大组由输入功率分配器,1kW功放组合单元,8路同相输出功率合成器,28V低压电源模组,输出定向耦合器,输入射频开关及必要的连锁保护等组成,其输出作为末级放大器的输入驱动信号。
100MeV回旋加速器的射频系统采用6英寸同轴传输线,传输系统包括:高功率滤波器,定向耦合器,射频开关,假负载以及Trombone等设备。其中高功率射频开关及假负载用于射频系统的测试和维护,接近射频耦合窗的定向耦合器可为低电平系统提供入射和反射的信号的幅度和幅角信息,幅度信息用于低电平系统的驻波比保护,幅角信息可用于调谐。Trombone在传输系统中可对传输线长度进行调整,目的有:1、避免传输线本身在工作频率产生谐振;2、对腔体输入电抗分量变化进行补偿,减小末级发射机稳定性的负面影响。
100MeV回旋加速器采用双腔体四次谐波加速,两个谐振腔在中心区不做连接,独立驱动和控制。
每套低电平控制系统包括幅度控制环,相位控制环和频率控制环。低电平控制系统可工作在自激模式和他激模式下。当工作在自激模式下时,位于射频环路中的射频开关选择由腔体反馈信号产生参考射频信号,作为调制器的射频输入。当相位/频率环工作在锁相模式,系统通过PI控制器调整调制器的驱动端进行调整,使环路工作频率最终锁定于参考频率源的频率和相位。当工作在他激模式时,射频回路中的射频开关选择将参考信号源信号作为输入。此时,低电平控制系统工作频率与信号源频率相等,幅度和相位分别由幅度环和相位环控制。
调制解调坐标系的对低电平设计有较大的影响。在低电平系统中主要使用的有两种坐标系,一种为幅度、相位坐标系;另一种为迪卡尔坐标系,意即IQ调制解调。幅度、相位解调对于控制的优点在于其解调结果不随控制反馈信号回路的长度变化。而在IQ调制解调系统中却存在这样的缺点,信号的串扰往往与传输路径的长度有关系。IQ解调制的优点在于能够处理较大的范围,而幅度相位解调往往由于相位的360度变化引起输出结果的跳变。在调制器的选择上,幅度相位调制和IQ调制,从简单性上来看后者具有一定的优势。
他激和自激两种方式的共同点是腔体都是由调制器产生的射频信号经发射机放大后进行驱动的,不同点在于调制器的输入射频信号的来源。他激控制(Generator DRiven)的信号源通常是外部低漂移的晶体振荡器,而自激控制(Self-Excited Loop)的射频信号则来自于腔体自身。自激环路的优点在于能够保持腔体始终在其谐振频率上,这对于常温腔体的意义是在运行中射频系统不会出现大的反射功率。另一个优点是当自激环路使用IQ调制器和幅度、相位解调器并经过静态环路延迟优化后,幅度相位控制不存在串扰回路。自激环路的弱点是,对腔体运行频率需要进行自激锁相操作,这增加了低电平系统的复杂性。他激控制的优点在于系统简洁明了,缺点是控制回路串扰对腔体调谐情况过于敏感。
100MeV低电平控制的他激模式是指使用基准信号源驱动腔体的运行模式。在他激运行模式中,腔体取样端的射频反馈信号用于稳定腔体基谐模共振。100MeV低电平控制在他激模式中选择调制解调坐标系,均为幅度-相位坐标系,控制器使用数字比例积分控制算法。他激模式的优点在于原理较为简单,发展成熟。当射频系统因为外部联锁而中断操作后,再次启动腔体时不需要像自激模式那样调整环路频率。
100MeV射频低电平控制的自激模式建立在他激模式的基础之上,主要变化是在调制器:1、调制器输入改为腔体拾取信号;2、取消幅度、相位调制部分,直接使用IQ调制。系统原理框图如图1所示:图1中环路控制内容、方式与他激模式相比有所变化,幅度环仍然用于稳定射频系统幅值,相位环不仅用于控制射频腔体加速电场相位,更通过自激环路用于稳定射频系统的频率,因此在自激模式中相位环也称相位/频率环路。原先的腔体频率稳定环路在保证系统工作频率锁定为外部信号源频率的前提下,用于降低射频发射机输出功耗。
射频腔体的自激环路是一个正反馈高增益射频回路,它的环路约束条件为:
Figure GSA00000032876100051
where.n=0.1.2…
当满足上述条件时,包括射频腔体在内的自激环路将运行在射频腔体频率响应曲线的固定的工作点上。环路运行频率ω1与射频腔体谐振频率ωc是互为独立的变量,射频自激环路的工作无须外部信号源对腔体进行激励。构成环路的基本元素是:射频发射机、传输线、射频腔体、高增益限幅放大器、环路移相器。其中当限幅放大器和环路移相器被调谐至满足上述环路约束条件式时,环路将在最初系统中的杂散噪声驱动起振,并最终通过调谐静态环路相移稳定于腔体的谐振频率。环路中高增益限幅放大器的作用有两个方面:一方面在环路起振过程中对小信号提高增益,另一方面限制输出给腔体的最大功率。环路的幅度可通过附加的幅度稳定环进行调整。与他激模式类似,相位/频率的控制可通过使用相位鉴别器与外部信号源进行比较后产生误差信号,通过控制器调整环路相移部分,从而调整环路频率。通常上述过程在此模式中称为自激锁相操作,在此情况下系统的频率/相位均被锁定与外部基准信号源相同。
自激环路与他激模式最大的不同在于:从射频信号的角度来看,他激环路仍然属于开环,而其中的三个闭环主要用于调节激励信号,从而达到稳定负载腔体的目的。而自激环路则属于射频闭环环路,控制器的主要目的是改变和稳定环路参数。
经过稳态分析可以得到两个自激控制环路特性:a.在自激锁相稳态中环路频率等于外部信号源频率,理论上可以在腔体幅频响应曲线的任意点工作,实际中往往受限制于Q驱动功率。b.给定发射机驱动功率情况下,自激环路在腔体中建立的射频向量的模等于发射机输出幅度和驱动失谐角余弦函数的乘积。综合上述两点,可以看出在自激环路条件下,整个射频系统的工作效率与腔体失谐角度φ有关系。实际低电平控制系统中,外部信号源频率是束流加速所期望的频率,自激锁相模式会锁定于该频率,但代价是较高的Q调谐分量输出。为了降低Q分量,提高系统效率应使用腔体谐振频率控制环路调谐腔体频率。
低电平控制系统自激模式的信号流图如图1所示。其中包含了3个闭环环路:左上粗体环为幅度控制环,右上细体环为频率/相位控制环,下方为腔体谐振频率控制环。幅度环和相位频率环存在耦合,当Gta为零时,闭环耦合回路消失,因此图中以虚线表示Gta的传递函数。
在自激环路控制中要消除幅度环,相位/频率环的稳态误差,控制器就必须有积分控制。而为使得Q驱动为零,腔体调谐环也必须有积分控制,因此我们选择数字PID控制器作为幅度环、频率/相位环和腔体调谐环的控制器。
综合比较自激模式和他激模式的稳态及控制稳定性,结合控制环路特性可以得出结论:
1、当束流负载为纯阻性负载时,负载的变化会引起腔体失谐。其原因是固定耦合电容只对固定阻性束流负载进行匹配,对其他束流负载值会引入发射机驱动电流和腔体加速电压夹角φg不为零,从而导致腔体失谐。
2、耦合部分的电抗分量可以通过腔体调谐环进行前馈补偿,使得输入阻抗的虚部为零。前馈补偿的量值可通过公式进行估算,但其量值受限于相关实际参量测量准确性的影响。
3、在他激模式下,如果对纯阻性束流负载不实行性补偿或者补偿不准确,则幅度、相位控制存在串扰回路,影响控制精度。
4、当束流负载存在电抗分量时,为获得最大功率传输,腔体必须工作一定的失谐角度下,此时他激模式也存在串扰回路。
5、自激模式如果根据加速频率静态调整环路延迟,若低电平调制器布线以及发射机相位漂移造成的误差为零,则Gta=0,此时不存在幅度、相位串扰回路。环路延迟的温度漂移可通过幅度误差与相位误差的乘积项检测,并通过外部移相器补偿。
低电平系统数字控制器的实现
高频控制系统数字化控制器的核心功能是提供幅度、相位以及频率三路信号的PI控制。其PI控制模块包含三路基于摩托罗拉DSP-56303的数字PI控制器。其中单独一路作为幅度控制器,另外两路PI控制器由同一个DSP芯片完成,作为相位环和频率环的控制器。在实际运行的加速器系统中,较多采用经典的PID控制器,或者其变化形式作为射频低电平控制器。
为了克服传统模拟控制器在灵活性方面的不足,我们确定使用数字PID控制器做为射频低电平系统的主控制器。为得到适合于数字信号处理器(DSP)或大规模可编程门阵列(FPGA)实现的PID控制器,必须对PID控制算法进行离散变换。数字控制器的实现依赖DSP和FPGA,其本质是采用两种不同的计算机离散数系,一种是以整数运算构成的定点数系运算,另一种则为IEEE754标准所规定的浮点运算数系。其中以整数运算为基础的定点数系的优点在于运算幅度快,硬件实现开销低,缺点在于控制器的参数量化,运算过程中整数部分、小数部分的区分需要人为进行,使用较为不方便。
我们使用FPGA实现比例-积分控制器,原因有两点:1、低延迟处理是FPGA的特点。2、比例-积分控制器的参数由于没有微分项的贡献,易于进行定点数处理。浮点数运算则是DSP的长处,其不会过多增加DSP系统开销。因此我们使用DSP的浮点运算实现PID控制器。目前DSP和FPGA均可使用浮点数进行运算,相比较之下DSP在这方面具有更大的优势,主要原因是其可在不增加硬件开销的情况下完成所需要功能,因此我们使用DSP完成数字PID控制器的实现,此时参数的量化和运算过程使用IEEE754标准所规定的浮点数格式。
控制器的实现主要有两种方案:一种是通过DSP实现,另一种为通过FPGA实现。我们对两种方案都进行了尝试,从实现设计的角度看,这两种方案都能够达到设计要求,开发过程、代价等却不尽相同。多方面综合比较可以看出使用DSP实现数字控制器是低电平系统中最具有灵活性和开发代价最低的方案,尽管存在处理延迟较高的一些缺点,但仍可以通过提高DSP的运行频率来解决,因此我们确定使用DSP作为主要数字控制器的实现,而FPGA实现的数字控制器则作为低电平系统的备选方案。
DSP实现的数字控制器模块是一块C尺寸的VXI插卡,作为100MeV回旋加速器射频低电平控制系统的一部分,主要提供以下功能:
1)3路PID整定;
2)DSP能与主机进行通讯,在线调整控制器增益及零点频率;
3)完整的自检功能及调试支持。
为能实现上述主要功能,这块卡的硬件包括前/后端信号调理电路、ADC和DAC、DSP、VXI总线接口等。其中数字信号处理芯片采用DSP 56303,该芯片数据总线宽度为24位,处理器的执行单元、存贮器和外围器件的操作相互独立。该处理器的数据算术逻辑单元、地址发生单元和程序控制单元工作在并行模式下,多数操作只需要一条指令即可完成,有利于减少数字控制器的内部延迟。DSP支持并行处理,使得同时优化射频腔体谐振频率控制环和腔体相位控制环成为可能。数字控制插卡的通讯使用了处理器的主机接口(HI08)通过连接FPGA与VXI总线,实现了控制器参数的在线调整。DSP56303还提供了JTAG接口和片内仿真(On_Chip Emulation)。数字控制插卡的诊断线路利用ONCE接口能够迅速确定寄存器、存贮器单元的状态并能跟踪指令每一步的执行。DSP运行程序的存储采用了AT29LV256非易失性片外存储器。为增加控制器的动态范围,ADC(模数转换器)选用了18位高分辨率的AD7674。设计中,出于简化线路访问时序和减少周边期间的考虑,采用了并行直接二进制的输出形式,数据接口的电压设置为LVCOMS标准。输出级设计重点考虑的则是DAC的单调性,数字控制插卡采用了Analog的14位电压输出数模转换芯片AD7840。该芯片的最大微分非线性为0.9LSB,从而确保了控制器输出对设置点的跟踪能力。数字控制插卡的VXI总线通讯功能使用了XC3000系列的FPGA,其主要功能为实现VXI总线地址译码,实现总线设备自检及实现DSP的HI-08接口寻址等。数字控制卡通过VXI的P2接口自定义局部总线,从高频卡获得频率微调、幅度和相位信号,在与主机设置控制点比较后,产生误差信号进入AD7674进行模数转换。转换后的数字信号传送给数字处理器,当主机设置的工作状态为闭环调节时,DSP对误差信号进行PID运算,将结果输出给AD7840进行数模转换,转换后的调节信号经过缓冲放大后,经局部总线回到高频卡,构成闭环。
幅度环、相位环控制器的整定:幅度环控制器的比例、积分和微分系数的整定是理论与实践相结合的过程,通过理论分析得到控制器主导零点在32.125kHz,大于等于中心区模型腔体主导极点。而比例、积分控制器的参数与“腔体-放大机”系统的主导极点频率有很大关系:PID补偿原理是给加速电压幅度稳定环路引入补偿零点,消除原系统中的主导极点。通过对幅度环PID控制器的比例、积分和微分参数进行优化,可将控制器的补偿零点频率调整到腔体的主导极点频率附近。通过极零相消,射频环路才能到足够的环路增益相位余量,避免潜在发生的震荡。在实际应用的系统中,控制器的最大增益、系统环路的延迟和系统的稳定性是低电平系统中互相制约的三个关键因素。由上述分析可知,在幅度环控制的整定中,需要根据腔体极点调整控制器的零点,使用极零相消的方法稳定系统。同时,在实际的应用中更需要在射频系统启动,以及运行的不同阶段采用不同的控制器增益,传统的模拟控制器通过一定的改进可以完成类似的功能,比如在控制器中增加了增益控制开关和可调电阻。但这样的方法相比较数字控制器而言仍缺乏灵活性。
100MeV回旋加速器的射频低电平系统中,包括三个主要控制环路:幅度控制环,频率/相位控制环和腔体谐振频率控制环,三个环路的结构类似,其中幅度环路和相位环路既相互联系又互有区别,通常采用同一个调制器线路,其作用分别为调整腔体驱动信号的幅值和幅角。相位控制环与腔体调谐环都使用了相位鉴别器,后者利用检测到的相差稳定腔体的谐振频率。
解调器的设计
幅度解调原理:幅度解调器的核心为双平衡混频器,当双平衡混频器的R.F.端和L.O.端频率相同,相位相同时,输出由混频方程决定:
V o = 1 2 A · B [ cos ( ( ω 1 + ω 2 ) t + ( φ 1 + φ 2 ) ) - cos ( ( ω 1 - ω 2 ) t + ( φ 1 - φ 2 ) ) ]
此时可认为I.F.的输出端的直流分量与输入R.F.信号的幅度成正比,比率由L.O.的输入端的幅度决定。当然L.O.的信号越大,幅度越稳定,相位越稳定,D.B.M.的鉴幅效果就会越好。然而,由于双平衡混频器的器件本身为精确配对的4支二极管,其L.O.输入超过一定功率后,可能会损坏器件本身,试验中作用的混频器为7dbm输入,这限制了L.O.的最大功率。幅度鉴别的线路分为两个部分,其中一路为辅助部分,使用AD8306作为限幅放大器,AD8306具有100db左右的动态范围,带宽满足要求,其中工作区段可设置在-30dbm至6dbm左右,在此区段内相移少于一度。试验中选取RLoad=Rlim=100欧,此时AD8306的带宽为210MHz。也可以选取RLoad=Rlim=200欧,此时带宽为100MHz。AD8306的输出电流为-400mV/Rlim,输出波形经过MC10116构成的施密特触发器检测过零,放大后,通过低噪声射频放大器MAN-1HLN进一步放大。之后通过低通滤波器去掉高次谐波分量,作为混频器的L.O.的输入。这样混频器的L.O.输入频率与R.F.相同,相位差恒定,幅度由MC10116和MAN-1HLN器件本身增益决定,与R.F.输入幅度无关。另一路主要由延迟线补偿辅助部分产生的相移,从而使R.F.端和L.O.端具有相同的输入相位,使输出最大化。
相位解调原理:相位(频率)鉴别器:数字鉴相器可分为基于XOR的TYPE-I及TYPE-II和TYPE-III鉴相器。其中TYPE-II鉴相器为边沿触发的鉴相器,适用于两路频率相同的射频信号的相位检测。实验验证中使用了ON的MCH12140D芯片。通过对Lead和Lag信号进行滤波后得出的直流分量进行差运算,得到与输入正弦信号相位差成正比的模拟电平,从而完成鉴相功能。
调制器的设计:矢量调制器由三角函数产生器和模拟乘法器以及模拟加法器构成。PI控制器产生的幅度、相位两路信号,分别送给三角函数产生器产生的I、Q控制矢量:
Vi=Amp·cos(φ)
Vq=Amp·Sin(φ)
射频参考信号通过正交功分器产生的正交射频信号,通过模拟乘法器与I、Q控制矢量相乘,通过模拟加法器后作为调制器输出。
硬件开发
射频控制模块:包含了他激模式下幅度控制环路和相位控制环路的关键线路。双平衡混频器构成的幅度鉴别线路和MCH12140构成的相位鉴别器由于共用了腔体反馈信号,故安排在PCB的左部中间偏上位置。幅度、相位鉴别结果由缓冲放大器驱动后进入右下角的VXI局部总线,传送给DSP控制模块。同理,DSP模块的输出也经由右下角局部总线返回射频控制模块。经过适当缓冲变换及开闭环控制线路后进入IQ控制矢量产生器。IQ矢量产生器对幅度/相位坐标系进行转换,转换结果是迪卡尔坐标系矢量作为IQ调制器的输入。由于IQ调制器的另一个输入为参考射频信号,故调制器本身和控制矢量产生器被安排在PCB的左侧中间偏下位置,IQ调制器输出经射频开关控制后进行了放大和谐波抑制处理作为射频模块输出。这样PCB板上所有射频信号都集中在左侧上部和中间位置。频率调谐模块集中在左下角,并与RF信号经过的线路相对隔离。
PI控制模块:包含三路基于摩托罗拉DSP-56303的数字PI控制器。其中单独一路作为幅度控制器,另外两路PI控制器由同一个DSP芯片完成,作为相位环和频率环的控制器。PI控制器的核心为DSP-56303,该处理器可工作在最高100MHz频率下,并提供主机接口(H108)、直接存储器访问控制(DMA)、增强型同步串行接口(ESSI)、串行通信接口(SCI)以及定时器等外设资源;ADC采用ADI公司的AD7674模/数转换器,该芯片具有18位分辨率,能工作在最高800kSPS的采样率下,动态范围可达103dB。选取这一款芯片除了考虑到上述性能外,AD7674还提供了内核与接口分别供电的结构,使其可以很方便的与其他具有不同逻辑电平的器件一起工作而不需要电平转换芯片;DAC采用了ADI公司的AD7840,分辨率为14位,可直接和DSP相连;Flash采用Atmel公司的AT291v256来作为引导器件。
VXI总线接口:射频控制模块和PI控制模块均通过寄存器基的A16、D16的VXI总线接口与零槽控制器相连接。接口线路使用一块Xilinx FPGA实现对VXI地址总线的译码、VXI数据总线宽度控制、VXI总线数据传输时序逻辑。同时在FPGA内部实现VXI标准配置寄存器,实现总线规范规定的上电自检逻辑等。
射频模块的接口FPGA还实现了基于寄存器的占空比可调整的脉冲序列输出。结合射频控制模块调制器的控制功能,实现了射频的脉冲启动逻辑,以躲避腔体建立电压过程中的多电子效应。PI控制模块的接口FPGA与模块中的两块DSP-56303的连接,并使用HI-08主机接口实现了系统运行时的开闭环控制、开环工作点设置、三路闭环工作的比例、积分常数在线调整等功能。
基于FPGA的数字PI控制器原理图如图4所示。图中数字PI控制器使用了两个32位带符号乘法器单元以及两个64位加法器单元。同时为了缓存数据,控制器使用了4个32位寄存器单元和4个64位寄存器单元。由于FPGA控制器使用了定点数计算方法,与同样数据宽度的32位浮点数处理器相比较,其计算的截断误差小,积分效果更好。控制器提供外部复位接口,可实现对u(k-1)寄存器的清零操作,防止控制器长期处于积分饱和状态。控制器设计输入-输出延迟为4时钟周期。
FPGA实现的数字控制器其实现的核心采用了Xilinx Spartan-3系列FPGA,规模为200k门。输入模块包括闭环求和节点(Summing Junction),可编程增益前置放大器(ProgrammableGain Amplifier),抗混叠滤波器,单端-差分转换线路、外部电压基准源和模数转换器AD7676,其中模数转换器AD7676具有500kHz的转换率,精度为16位。输出模块包括DAC和必要的缓冲放大器,以及一个简单的10BaseT以太网接口。
在调制器部分,改用mini-circuits的90度功率分配器PSCQ-2-70+,将输入的45MHz信号做正交分解,以方便进行IQ调制。增加了自激、他激模式转换射频开关和隔离射频开关,其控制信号来自于VXI总线接口的FPGA。
以上内容是结合优选的实施例对本发明所做的具体说明,不能认定本发明的具体实施方式仅限于这些说明。对本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演和变换,将本发明提供的技术方案应用于芯片内部、PCB板、接插件、芯片封装、以及通信电缆中,都应当视为属于本发明的保护范围。

Claims (10)

1.一种自激模式消除幅相控制串扰的方法,包括幅度控制环路、相位控制环路和频率控制环路,由幅度控制环路稳定射频系统的幅值,相位控制环路控制射频腔体加速电场相位,其特征在于:相位控制环路通过自激环路用于稳定射频系统的频率。
2.根据权利要求1所述的方法,其特征在于:通过幅度误差与相位误差的乘积项检测,并通过数字PI控制器控制外部移相器补偿环路延迟的温度漂移。
3.根据权利要求1所述的方法,其特征在于:自激环路使用IQ调制器和幅度、相位解调器并经过静态环路延迟优化。
4.根据权利要求1所述的方法,其特征在于:射频自激环路包括射频发射机、传输线、射频腔体、高增益限幅放大器、环路移相器,其中当限幅放大器和环路移相器被调谐时,环路将在最初系统中的杂散噪声驱动起振,并最终通过调谐静态环路相移稳定于腔体的谐振频率。
5.根据权利要求1所述的方法,其特征在于:低电平控制系统工作在自激模式下时,位于射频环路中的射频开关选择由腔体反馈信号产生参考射频信号,作为调制器的射频输入。
6.根据权利要求1所述的方法,其特征在于:所述调制器输入为腔体拾取信号,并使用IQ调制。
7.根据权利要求1所述的方法,其特征在于:所述调制器增加了自激、他激模式转换射频开关和隔离射频开关,其控制信号来自于VXI总线接口的FPGA。
8.根据权利要求1所述的方法,其特征在于:以数字PID控制器作为幅度控制环路、相位控制环路和腔体调谐环路的控制器。
9.一种根据权利要求1至8所述方法消除幅相控制串扰的装置,包括幅度控制环路、相位控制环路和频率控制环路,由幅度控制环路稳定射频系统的幅值,相位控制环路控制射频腔体加速电场相位,其特征在于:相位控制环路通过射频自激环路用于稳定射频系统的频率,所述射频自激环路包括射频发射机、传输线、射频腔体、高增益限幅放大器、环路移相器。
10.根据权利要求9所述的装置,其特征在于:所述调制器增加了自激、他激模式转换射频开关和隔离射频开关,其控制信号来自于VXI总线接口的FPGA;以数字PID控制器作为幅度控制环路、相位控制环路和腔体调谐环路的控制器。
CN 201010123827 2010-03-15 2010-03-15 自激模式消除幅相控制串扰的方法与装置 Pending CN101883469A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010123827 CN101883469A (zh) 2010-03-15 2010-03-15 自激模式消除幅相控制串扰的方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010123827 CN101883469A (zh) 2010-03-15 2010-03-15 自激模式消除幅相控制串扰的方法与装置

Publications (1)

Publication Number Publication Date
CN101883469A true CN101883469A (zh) 2010-11-10

Family

ID=43055294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010123827 Pending CN101883469A (zh) 2010-03-15 2010-03-15 自激模式消除幅相控制串扰的方法与装置

Country Status (1)

Country Link
CN (1) CN101883469A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102933021A (zh) * 2012-11-28 2013-02-13 中国原子能科学研究院 医用回旋加速器的射频启动方法
CN102984878A (zh) * 2012-11-28 2013-03-20 中国原子能科学研究院 医用回旋加速器的多态调谐方法
CN103025044A (zh) * 2012-12-27 2013-04-03 中国原子能科学研究院 医用回旋加速器腔体打火保护的方法及所用装置
CN103457578A (zh) * 2013-09-10 2013-12-18 昆山新金福精密电子有限公司 反馈式信号发生电路
CN106102299A (zh) * 2016-07-29 2016-11-09 中国原子能科学研究院 一种双驱动四谐振腔体的高频d电路
CN106933299A (zh) * 2017-03-09 2017-07-07 黄山学院 具有幅度和相位误差自校准功能的低功耗dds电路
CN107864548A (zh) * 2017-12-13 2018-03-30 合肥中科离子医学技术装备有限公司 一种新型超导回旋加速器调谐系统
CN108650771A (zh) * 2018-07-12 2018-10-12 北京航天广通科技有限公司 加速器超导腔的自激稳定控制方法、系统和存储介质
CN108815723A (zh) * 2018-07-26 2018-11-16 中国科学院近代物理研究所 高频腔失谐检测单元及其检测方法
CN109195302A (zh) * 2018-11-19 2019-01-11 合肥中科离子医学技术装备有限公司 一种超导回旋加速器射频腔体频率调谐设备和方法
CN109392234A (zh) * 2018-11-07 2019-02-26 清华大学 一种信号产生的方法及装置
CN111585548A (zh) * 2020-06-01 2020-08-25 合肥新港海岸科技有限公司 一种时钟串扰消除电路和电子设备
CN111769805A (zh) * 2020-06-22 2020-10-13 北京北广科技股份有限公司 一种射频功率源自动频率追踪装置
CN114051309A (zh) * 2021-11-03 2022-02-15 北京航天广通科技有限公司分公司 一种粒子加速器射频功率和幅度的控制系统和方法
CN115119377A (zh) * 2022-07-19 2022-09-27 无锡核力电科技术有限公司 一种直线超导加速腔快速建立稳定射频电场的方法及系统
CN116073862A (zh) * 2021-11-01 2023-05-05 东芝泰格有限公司 通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57501456A (zh) * 1980-09-29 1982-08-12
CN1633026A (zh) * 2004-12-23 2005-06-29 太原理工大学 高速线性调频信号源
CN1921218A (zh) * 2005-08-23 2007-02-28 张小频 使用低噪声分数n频率合成器实施阵列天线本振相移功能
US7260375B2 (en) * 2002-11-06 2007-08-21 Rf Monolithics, Inc. Frequency agile RF circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57501456A (zh) * 1980-09-29 1982-08-12
US7260375B2 (en) * 2002-11-06 2007-08-21 Rf Monolithics, Inc. Frequency agile RF circuit
CN1633026A (zh) * 2004-12-23 2005-06-29 太原理工大学 高速线性调频信号源
CN1921218A (zh) * 2005-08-23 2007-02-28 张小频 使用低噪声分数n频率合成器实施阵列天线本振相移功能

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
《国外电子测量技术》 20061231 张磊等 基于FPGA的高频腔低电平数字控制系统 第25卷, 第12期 2 *
《强激光与粒子束》 20080630 张同宣等 上海光源数字化低电平控制系统的硬件设计与实现 第20卷, 第6期 2 *
《核技术》 20040131 王芳等 SSRF高频低电平系统预制研究 第27卷, 第1期 2 *
《高能物理与核物理》 20071031 殷治国等 100MeV强流回旋加速器射频数字低电平系统研制 第31卷, 第10期 2 *

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102933021A (zh) * 2012-11-28 2013-02-13 中国原子能科学研究院 医用回旋加速器的射频启动方法
CN102984878A (zh) * 2012-11-28 2013-03-20 中国原子能科学研究院 医用回旋加速器的多态调谐方法
CN102984878B (zh) * 2012-11-28 2015-04-29 中国原子能科学研究院 医用回旋加速器的多态调谐方法
CN102933021B (zh) * 2012-11-28 2015-04-29 中国原子能科学研究院 医用回旋加速器的射频启动方法
CN103025044A (zh) * 2012-12-27 2013-04-03 中国原子能科学研究院 医用回旋加速器腔体打火保护的方法及所用装置
CN103025044B (zh) * 2012-12-27 2015-04-29 中国原子能科学研究院 医用回旋加速器腔体打火保护的方法及所用装置
CN103457578A (zh) * 2013-09-10 2013-12-18 昆山新金福精密电子有限公司 反馈式信号发生电路
CN106102299B (zh) * 2016-07-29 2018-11-30 中国原子能科学研究院 一种双驱动四谐振腔体的高频d电路
CN106102299A (zh) * 2016-07-29 2016-11-09 中国原子能科学研究院 一种双驱动四谐振腔体的高频d电路
CN106933299B (zh) * 2017-03-09 2019-07-19 黄山学院 具有幅度和相位误差自校准功能的低功耗dds电路
CN106933299A (zh) * 2017-03-09 2017-07-07 黄山学院 具有幅度和相位误差自校准功能的低功耗dds电路
CN107864548A (zh) * 2017-12-13 2018-03-30 合肥中科离子医学技术装备有限公司 一种新型超导回旋加速器调谐系统
CN108650771A (zh) * 2018-07-12 2018-10-12 北京航天广通科技有限公司 加速器超导腔的自激稳定控制方法、系统和存储介质
CN108815723B (zh) * 2018-07-26 2024-01-30 中国科学院近代物理研究所 高频腔失谐检测单元及其检测方法
CN108815723A (zh) * 2018-07-26 2018-11-16 中国科学院近代物理研究所 高频腔失谐检测单元及其检测方法
CN109392234A (zh) * 2018-11-07 2019-02-26 清华大学 一种信号产生的方法及装置
CN109195302A (zh) * 2018-11-19 2019-01-11 合肥中科离子医学技术装备有限公司 一种超导回旋加速器射频腔体频率调谐设备和方法
CN111585548A (zh) * 2020-06-01 2020-08-25 合肥新港海岸科技有限公司 一种时钟串扰消除电路和电子设备
CN111769805B (zh) * 2020-06-22 2023-08-08 北京北广科技股份有限公司 一种射频功率源自动频率追踪装置
CN111769805A (zh) * 2020-06-22 2020-10-13 北京北广科技股份有限公司 一种射频功率源自动频率追踪装置
CN116073862A (zh) * 2021-11-01 2023-05-05 东芝泰格有限公司 通信装置
CN114051309A (zh) * 2021-11-03 2022-02-15 北京航天广通科技有限公司分公司 一种粒子加速器射频功率和幅度的控制系统和方法
CN115119377A (zh) * 2022-07-19 2022-09-27 无锡核力电科技术有限公司 一种直线超导加速腔快速建立稳定射频电场的方法及系统
CN115119377B (zh) * 2022-07-19 2023-12-19 国电投核力电科(无锡)技术有限公司 一种直线超导加速腔快速建立稳定射频电场的方法及系统

Similar Documents

Publication Publication Date Title
CN101883469A (zh) 自激模式消除幅相控制串扰的方法与装置
CN106655276A (zh) 一种适用于三相电网电压的新型锁相方法
US9785159B2 (en) Circuit and method for extracting amplitude and phase information in a resonant system
CN103516279A (zh) 一种基于fpga的永磁同步电机控制芯片
US8655934B2 (en) Broadband low noise complex regenerative frequency dividers
CN110739707A (zh) 单相并网逆变器的无功功率闭环控制方法及装置
CN103326718B (zh) 一种铷频标的射频链
CN102088374B (zh) 串行接口通用性能测试激励模块
Rahima et al. High-performance active power filter implementation based on predictive current control
CN103618316A (zh) 一种高补偿精度的电力系统配电网静止同步补偿器控制方法
Ketzer et al. Shaping control strategies for active power filters
CN106772292A (zh) 一种测试标校设备标校源
CN102130685B (zh) 一种原子频标仿真方法和仿真器
Chen et al. Design and implementation of power and phase feedback control system for ICRH on EAST
CN203166873U (zh) 一种原子频标
CN104113064A (zh) 一种模块化并行处理的有源电力滤波器控制系统及其方法
CN106300355B (zh) 一种有源电力滤波器计算量简化的谐振控制方法
Michizono et al. Digital rf control system for 400-mev proton linac of jaeri/kek joint project
CN108321808A (zh) 一种用于对电压源型逆变器进行解耦控制的方法及系统
Hui et al. Design of an rf power generator for microwave power transmission system
CN206292277U (zh) 一种高频谐波电流发生装置
CN104167967A (zh) 一种不平衡电网电压条件下的直线感应电机控制方法
CN106655849B (zh) 基于dsp的多电平级h桥功率匹配的逆变器及其仿真方法
CN110784215A (zh) 基于锁相环产生中心频率可变高速线性调频信号的系统
Wang et al. Magnetron R&D for High Efficiency CW RF Sources for Industrial Accelerators

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101110