CN101883041A - 存储转发系统及其报文存储方法 - Google Patents

存储转发系统及其报文存储方法 Download PDF

Info

Publication number
CN101883041A
CN101883041A CN2010102204185A CN201010220418A CN101883041A CN 101883041 A CN101883041 A CN 101883041A CN 2010102204185 A CN2010102204185 A CN 2010102204185A CN 201010220418 A CN201010220418 A CN 201010220418A CN 101883041 A CN101883041 A CN 101883041A
Authority
CN
China
Prior art keywords
message
storage
byte number
section
store
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102204185A
Other languages
English (en)
Other versions
CN101883041B (zh
Inventor
周昶
陈红旗
缪欣
张兰君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201010220418.5A priority Critical patent/CN101883041B/zh
Publication of CN101883041A publication Critical patent/CN101883041A/zh
Priority to PCT/CN2011/074521 priority patent/WO2012000354A1/zh
Application granted granted Critical
Publication of CN101883041B publication Critical patent/CN101883041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload

Abstract

本发明公开了一种存储转发系统及其报文存储方法。其中，该方法包括：存储转发系统接收报文；存储转发系统确定该报文的净荷的字节数L处于预设的阈值范围内，且L mod M的值不为零，其中，M为主存储控制器的存储突发读写字节数，主存储控制器为动态随机存取存储器；将该报文分为两段，将第一段报文存储在辅存储控制器中，将另一段报文在N次存储过程中，依次地分段存储在主存储控制器中，其中，第一段报文的字节数为L/M的余数部分，N为L/M的整数部分。通过本发明，可以降低对主存储控制器带宽的要求，提高报文转发的效率。

Description

存储转发系统及其报文存储方法
技术领域
本发明涉及网络通信存储器管理技术领域，具体而言，涉及一种存储转发系统及其报文存储方法。
背景技术
互联网骨干网的数据速率几乎每六到九个月翻一番，同时，对服务质量的要求以及对数据量也在不断提高。网络设备对于网络上报文的处理大多是基于存储转发方式，即先将报文缓存到报文存储器中，通过处理运算，计算出报文的出口、格式等信息再发出，因此所有的报文都至少经过一次的写入和读出操作。这些操作在存储控制器中完成。
目前，片外存储器主要有静态随机存取存储器(Static RandomAccess Memory，简称为Sram)和动态随机存取存储器(DynamicRandom Access Memory，简称为Dram)二大类，从速度、容量和成本上考虑，报文缓存主要使用DRAM。
Dram是按照某个突发长度进行访问的，因此，由于突发字节数的影响，将导致实际对存储控制器带宽的要求比理论的要高。例如，对于位宽为64bit，突发长度是8的Dram来说，每一次的突发读或写都是64字节，对于一个需要缓存65字节的报文来说，需要分别二次的突发读和写操作完成一个报文的存储转发。图1为理论上转发的包长与最大需求带宽的对应关系图，图2为实际使用中转发的包长与最大需求带宽的对应关系图，通过比较可知，实际使用过程中，在包长较小的范围内对存储控制器带宽的需求的跳跃很大，实际的带宽要求要比理论的带宽要求要高。
在一个以Dram为存储转发系统中，当需要存储转发的报文净荷的字节数是L，系统Dram的存储突发读写字节数为M时，由于存储器受到突发字节数的限制，报文转发的效率随报文字节数和突发字节数的变化而变化。其中，
当L是M的整数倍时，效率N＝100％。
当L不是M的整数倍时，效率N＝L/(M*(L\M+1))*100％
Dram完成一次读或写操作，需要通过预充电、行有效、读或写操作，因此，Dram突发读写的长度越高，Dram的读写效率就越高。
在上述公式中，发明人发现当报文净荷L越小，系统Dram的存储突发读写字节数M越大时，系统的报文转发效率越低。如果L＞＝M，则L＝M+1时，系统的报文转发效率也较低。
发明内容
本发明的主要目的在于提供一种存储转发系统及其报文存储方法，以至少解决上述的系统报文转发效率低的问题。
根据本发明的一个方面，提供了一种存储转发系统的报文存储方法，包括：存储转发系统接收报文；存储转发系统确定该报文的净荷的字节数L处于预设的阈值范围内，且L mod M的值不为零，其中，M为主存储控制器的存储突发读写字节数，主存储控制器为动态随机存取存储器；将该报文分为两段，将第一段报文存储在辅存储控制器中，将另一段报文在N次存储过程中，依次地分段存储在主存储控制器中，其中，第一段报文的字节数为L/M的余数部分，N为L/M的整数部分。
根据本发明的另一方面，提供了一种存储转发系统，包括：接收模块，用于接收需要存储转发的报文；判断模块，用于判断该报文的净荷的字节数L是否处于阈值范围内且L mod M的值不为零，如果是，则触发分割模块，其中，M为主存储控制器的存储突发读写字节数；分割模块，用于将该报文分为两段，其中，第一段报文的字节数为L mod M；主存储控制器，为Dram，用于在N次存储第二段报文的过程中，依次地分段存储第二段报文，其中，N为L/M的整数部分；辅存储控制器，用于存储第一段报文。
通过本发明，通过增加一个辅存储控制器，将产生读写效率损耗部分的报文存储该辅存储控制器，从而可以降低对主存储控制器带宽的要求，提高报文转发的效率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据理论计算得到的包长与最大需求带宽的对应关系图；
图2是相关技术中实际使用过程中包长与最大需求带宽的对应关系图；
图3是根据本发明实施例一的存储转发系统的结构示意图；
图4是根据本发明实施例二的存储转发系统的报文存储方法的流程图；
图5是采用本发明实施例二提供的技术方案后得到的包长与最大需求带宽的对应关系示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
图3是根据本发明实施例一的存储转发系统的结构示意图，该存储转发系统包括：接收模块10、判断模块20、分割模块30、主存储控制器40和辅存储控制器50。
其中，接收模块10，用于接收需要存储转发的报文；判断模块20，用于判断该报文的净荷的字节数L是否小于阈值，且L mod M的值不为零，如果是，则触发分割模块30，其中，M为主存储控制器40的存储突发读写字节数；分割模块30，用于将该报文分为两段，其中，第一段报文的字节数为L mod M；主存储控制器40，为Dram，用于在N次存储第二段报文的过程中，依次地分段存储第二段报文，其中，N为L/M的整数部分；辅存储控制器50，用于存储第一段报文。
例如，M＝64字节，则上述阈值范围可以为以下之一或两者：[M+1，M+8]；[M*2+1，M*2+4]。需要说明的是，在实际应用中，该阈值范围的设置并不限于此，设置该阈值范围的目的是消化部分由于主存储控制器40的存储突发读写字节数产生的读写效率损耗，具体可以根据经验值或实验数据进行设置。
由于相关技术中将需要存储转发的报文均存储在一个存储控制器中，在该存储控制器为Dram的情况下，由于该存储控制器的存储突发读写字节数的限制，如果需要存储转发的报文的字节数不是存储突发读写字节数的倍数，而只比存储突发读写字节数的倍数多出一小部分时，将会导致报文转发效率降低，增加对存储控制器的最大带宽的需求。而本发明实施例提供的上述存储转发系统中，增加一个辅存储控制器50，用于存储报文中比存储突发读写字节数的倍数多出的一小部分报文，从而可以提升系统整体读写效率，降低对主存储控制器带宽的要求。
优选地，辅存储控制50可以为没有存储突发读写字节数限制的存储控制器，例如，SRAM。优选地，由于辅存储控制50存储的报文字节数不大，因此，其容量无需太大，因此，辅存储控制50可以为同步SRAM(Synchronous SRAM，简称为SSRAM)，从而可以降低成本。
优选地，辅存储控制器50也可以为DRAM，并且，其存储突发字节数较短，至少小于主存储控制器40的存储突发读写字节数，这样才可以保证系统整体的读写效率有所提升。
实施例二
本发明实施例二中结合本发明实施例一提供的存储转发系统，对根据本发明实施例二的存储转发系统的报文存储方法进行描述。
图4为根据本发明实施例二的存储转发系统的报文存储方法的流程图，该方法主要包括以下步骤(步骤S402-步骤S406)：
步骤S402，存储转发系统接收报文；
例如，接收模块10接收到需要处理的报文；
步骤S404，存储转发系统确定该报文的净荷的字节数L处于预设的阈值范围内，且L mod M的值不为零，其中，M为主存储控制器40的存储突发读写字节数，主存储控制器40为Dram；
例如，M＝64字节，阈值范围可以为[M+1，M+8]；或者，该阈值范围也可以为[M*2+1，M*2+4]。
根据读写效率x＝L/(M*(L\M+1))*100％可知，在L＞＝M，L＝M+1是系统效率的最低点。当L是M的数倍以上时，L字节数的变化对报文存储转发效率的影响相对较小，因此，在本发明实施例中，对于净荷字节数L较长的报文仍然按照现有方式进行处理。
步骤S406，将该报文分为两段，将第一段报文存储在辅存储控制器50中，将另一段报文在N次的存储过程中，依次地分段存储在主存储控制器40中，其中，第一段报文的字节数为L mod M，N为L/M的整数部分。
例如，第一段报文可以中该报文的首部获取，也可以从该报文的尾部获取。在第一段报文从该报文的首部获取时，在转发时，先读取辅存储控制器50中存储的该段报文，在第一段报文从该报文的尾部获取时，在转发时，读取转发完主存储控制器40中存储的第二段报文之后，再读取辅存储控制器50中存储的报文。
在存储第二段报文时，如果N＞1，则在该段报文的N次存储过程中，依次地分段存储第二段报文，即首先从第二段报文中截取字节数为M的数据存储到主存储控制器40中，在将存储在主存储控制器40中的这部分数据转发后，再从第二段报文中截取下一段字节数为M的数据存储在主存储控制器40中，然后再转发主存储控制器40中存储的数据，然后再将下一段字节数为M的数据存储在主存储控制器40中，如此反复，直至第二段报文全部转发完。
图5为采用本发明实施例提供的技术方案后，包长与主存储控制器的最大带宽需求的对应关系示意图，如图5所示，采用本发明实施例提供的技术方案，可以降低对主存储控制器带宽的要求。
由于相关技术中将需要存储转发的报文均存储在一个存储控制器中，在该存储控制器为Dram的情况下，由于该存储控制器的存储突发读写字节数的限制，如果需要存储转发的报文的字节数不是存储突发读写字节数的倍数，而只比存储突发读写字节数的倍数多出一小部分时，将会导致报文转发效率降低，增加对存储控制器的最大带宽的需求。而本发明实施例提供的上述存储转发系统的报文存储方法中，将报文中比存储突发读写字节数的倍数多出的一小部分报文存储到辅存储控制器50，从而可以提升系统整体读写效率，降低对主存储控制器40带宽的要求。
实施例三
在本发明实施例三中，以一个万兆以太网转发为例，如表1所示，主存储控制器40的存储突发读写字节数去64字节，转发流量是随着报文包长的变化而变化的，在最短64字节，报文满流量是7.619G，所需读写的带宽为7.619G，在报文为69字节时，报文满流量为7.753G，所需读写的带宽为14.382G。
表1.
包长(bytes) 报文流量(G bps) 报文速率(MPPS)   片内处理净荷长(Bytes)   DRAM突发读写次数   读写带宽(G)   调整后Dram突发读写   调整后DRAM总带宽(G)
  次数
  64   7.619   14.881   60   1   7.619   1   7.619
  65   7.647   14.706   61   1   7.529   1   7.529
  66   7.674   14.535   62   1   7.442   1   7.442
  67   7.701   14.368   63   1   7.356   1   7.356
  68   7.727   14.205   64   1   7.273   1   7.273
  69   7.753   14.045   65   2   14.382   1   7.191
  70   7.778   13.889   66   2   14.222   1   7.111
  71   7.802   13.736   67   2   14.066   1   7.033
  72   7.826   13.587   68   2   13.913   1   6.957
  73   7.849   13.441   69   2   13.763   1   6.882
  74   7.872   13.298   70   2   13.617   1   6.809
  75   7.895   13.158   71   2   13.474   1   6.737
  76   7.917   13.021   72   2   13.333   1   6.667
  77   7.938   12.887   73   2   13.196   1   6.598
  78   7.959   12.755   74   2   13.061   1   6.531
  79   7.980   12.626   75   2   12.929   1   6.465
  80   8.000   12.500   76   2   12.800   1   6.400
  81   8.020   12.376   77   2   12.673   1   6.337
  82   8.039   12.255   78   2   12.549   1   6.275
  83   8.058   12.136   79   2   12.427   1   6.214
  84   8.077   12.019   80   2   12.308   1   6.154
  85   8.095   11.905   81   2   12.190   2   12.190
  86   8.113   11.792   82   2   12.075   2   12.075
  87   8.131   11.682   83   2   11.963   2   11.963
  88   8.148   11.574   84   2   11.852   2   11.852
  89   8.165   11.468   85   2   11.743   2   11.743
  90   8.182   11.364   86   2   11.636   2   11.636
  91   8.198   11.261   87   2   11.532   2   11.532
  92   8.214   11.161   88   2   11.429   2   11.429
  93   8.230   11.062   89   2   11.327   2   11.327
  94   8.246   10.965   90   2   11.228   2   11.228
  95   8.261   10.870   91   2   11.130   2   11.130
  96   8.276   10.776   92   2   11.034   2   11.034
  97   8.291   10.684   93   2   10.940   2   10.940
  98   8.305   10.593   94   2   10.847   2   10.847
  99   8.319   10.504   95   2   10.756   2   10.756
  100   8.333   10.417   96   2   10.667   2   10.667
  101   8.347   10.331   97   2   10.579   2   10.579
  102   8.361   10.246   98   2   10.492   2   10.492
  103   8.374   10.163   99   2   10.407   2   10.407
  104   8.387   10.081   100   2   10.323   2   10.323
  105   8.400   10.000   101   2   10.240   2   10.240
  106   8.413   9.921   102   2   10.159   2   10.159
  107   8.425   9.843   103   2   10.079   2   10.079
  108   8.438   9.766   104   2   10.000   2   10.000
  109   8.450   9.690   105   2   9.922   2   9.922
  110   8.462   9.615   106   2   9.846   2   9.846
  111   8.473   9.542   107   2   9.771   2   9.771
  112   8.485   9.470   108   2   9.697   2   9.697
  113   8.496   9.398   109   2   9.624   2   9.624
  114   8.507   9.328   110   2   9.552   2   9.552
  115   8.519   9.259   111   2   9.481   2   9.481
  116   8.529   9.191   112   2   9.412   2   9.412
  117   8.540   9.124   113   2   9.343   2   9.343
  118   8.551   9.058   114   2   9.275   2   9.275
  119   8.561   8.993   115   2   9.209   2   9.209
  120   8.571   8.929   116   2   9.143   2   9.143
  121   8.582   8.865   117   2   9.078   2   9.078
  122   8.592   8.803   118   2   9.014   2   9.014
  123   8.601   8.741   119   2   8.951   2   8.951
  124   8.611   8.681   120   2   8.889   2   8.889
  125   8.621   8.621   121   2   8.828   2   8.828
  126   8.630   8.562   122   2   8.767   2   8.767
  127   8.639   8.503   123   2   8.707   2   8.707
  128   8.649   8.446   124   2   8.649   2   8.649
  129   8.658   8.389   125   2   8.591   2   8.591
  130   8.667   8.333   126   2   8.533   2   8.533
  131   8.675   8.278   127   2   8.477   2   8.477
  132   8.684   8.224   128   2   8.421   2   8.421
  133   8.693   8.170   129   3   12.549   2   8.366
  134   8.701   8.117   130   3   12.468   2   8.312
  135   8.710   8.065   131   3   12.387   2   8.258
  136   8.718   8.013   132   3   12.308   2   8.205
  137   8.726   7.962   133   3   12.229   2   8.153
  138   8.734   7.911   134   3   12.152   2   8.101
  139   8.742   7.862   135   3   12.075   2   8.050
  140   8.750   7.813   136   3   12.000   2   8.000
  141   8.758   7.764   137   3   11.925   3   11.925
  142   8.765   7.716   138   3   11.852   3   11.852
  143   8.773   7.669   139   3   11.779   3   11.779
  144   8.780   7.622   140   3   11.707   3   11.707
  145   8.788   7.576   141   3   11.636   3   11.636
  146   8.795   7.530   142   3   11.566   3   11.566
  147   8.802   7.485   143   3   11.497   3   11.497
  148   8.810   7.440   144   3   11.429   3   11.429
  149   8.817   7.396   145   3   11.361   3   11.361
  150   8.824   7.353   146   3   11.294   3   11.294
  151   8.830   7.310   147   3   11.228   3   11.228
  152   8.837   7.267   148   3   11.163   3   11.163
  153   8.844   7.225   149   3   11.098   3   11.098
  154   8.851   7.184   150   3   11.034   3   11.034
  155   8.857   7.143   151   3   10.971   3   10.971
  156   8.864   7.102   152   3   10.909   3   10.909
  157   8.870   7.062   153   3   10.847   3   10.847
  158   8.876   7.022   154   3   10.787   3   10.787
在本发明实施例中，阈值范围包括：[69，84]和[133，144]，即在本发明实施例中，对报文长度为69字节到84字节以及133到140字节的尾部不足64字节的内容存储到辅存储控制器50中(例如，SSRAM)，对于主存储控制器40的要求在69字节时降低到7.191G，系统最大需求的带宽从14.382G降低到12.190G。
从以上的描述中，可以看出，在本发明实施例中，通过增加一个辅存储控制器50，将产生读写效率损耗部分的报文存储该辅存储控制器50，从而可以降低对主存储控制器40带宽的要求，提高报文转发的效率。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储转发系统的报文存储方法，其特征在于，包括：
所述存储转发系统接收报文；
所述存储转发系统确定所述报文的净荷的字节数L处于预设的阈值范围内，且L mod M的值不为零，其中，M为主存储控制器的存储突发读写字节数，所述主存储控制器为动态随机存取存储器Dram；
将所述报文分为两段，将第一段所述报文存储在辅存储控制器中，将另一段所述报文在N次存储过程中，依次地分段存储在所述主存储控制器中，其中，第一段所述报文的字节数为L/M的余数部分，N为L/M的整数部分。
2.根据权利要求1所述的方法，其特征在于，所述第一段报文从所述报文的首部获取。
3.根据权利要求1所述的方法，其特征在于，所述第一段报文从所述报文的尾部获取。
4.根据权利要求1所述的方法，其特征在于，M为64字节，所述阈值范围为[M+1，M+8]。
5.根据权利要求1所述的方法，其特征在于，M为64字节，所述阈值范围为[M*2+1，M*2+4]。
6.根据权利要求1至5中任一项所述的方法，其特征在于，所述辅存储控制器为同步静态随机存取存储器SSRAM。
7.根据权利要求1至5中任一项所述的方法，其特征在于，所述辅存储控制器为Dram，且所述辅存储控制器的存储突发读写字节数小于等于M。
8.一种存储转发系统，其特征在于，包括：
接收模块，用于接收需要存储转发的报文；
判断模块，用于判断所述报文的净荷的字节数L是否处于阈值范围内且L mod M的值不为零，如果是，则触发分割模块，其中，M为主存储控制器的存储突发读写字节数；
分割模块，用于将所述报文分为两段，其中，第一段所述报文的字节数为L mod M；
所述主存储控制器，为Dram，用于在N次存储第二段所述报文的过程中，依次地分段存储第二段所述报文，其中，N为L/M的整数部分；
辅存储控制器，用于存储第一段所述报文。
9.根据权利要求8所述的系统，其特征在于，所述辅存储控制器为SSRAM。
10.根据权利要求8所述的系统，其特征在于，所述辅存储控制器为Dram，且所述辅存储控制器的存储突发读写字节数小于等于M。
CN201010220418.5A 2010-06-29 2010-06-29 存储转发系统及其报文存储方法 Active CN101883041B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010220418.5A CN101883041B (zh) 2010-06-29 2010-06-29 存储转发系统及其报文存储方法
PCT/CN2011/074521 WO2012000354A1 (zh) 2010-06-29 2011-05-23 存储转发系统及其报文存储方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010220418.5A CN101883041B (zh) 2010-06-29 2010-06-29 存储转发系统及其报文存储方法

Publications (2)

Publication Number Publication Date
CN101883041A true CN101883041A (zh) 2010-11-10
CN101883041B CN101883041B (zh) 2015-07-22

Family

ID=43054937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010220418.5A Active CN101883041B (zh) 2010-06-29 2010-06-29 存储转发系统及其报文存储方法

Country Status (2)

Country Link
CN (1) CN101883041B (zh)
WO (1) WO2012000354A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012000354A1 (zh) * 2010-06-29 2012-01-05 中兴通讯股份有限公司 存储转发系统及其报文存储方法
CN103905300A (zh) * 2012-12-25 2014-07-02 华为技术有限公司 一种数据报文发送方法、设备及系统
CN105095109A (zh) * 2014-05-21 2015-11-25 华为技术有限公司 缓存访问方法、缓存访问路由器和计算机系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10327867B2 (en) 2015-02-25 2019-06-25 James R. Glidewell Dental Ceramics, Inc. Arch form placement for dental restoration design

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030174708A1 (en) * 2002-03-12 2003-09-18 Van Asten Kizito Gysbertus Antonius High-speed memory having a modular structure
CN1669279A (zh) * 2002-05-29 2005-09-14 英特尔公司 提高分组应用的存储器存取效率
CN1714401A (zh) * 2002-11-20 2005-12-28 皇家飞利浦电子股份有限公司 对二维访问优化的sdram地址映射

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101883041B (zh) * 2010-06-29 2015-07-22 中兴通讯股份有限公司 存储转发系统及其报文存储方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030174708A1 (en) * 2002-03-12 2003-09-18 Van Asten Kizito Gysbertus Antonius High-speed memory having a modular structure
CN1669279A (zh) * 2002-05-29 2005-09-14 英特尔公司 提高分组应用的存储器存取效率
CN1714401A (zh) * 2002-11-20 2005-12-28 皇家飞利浦电子股份有限公司 对二维访问优化的sdram地址映射

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012000354A1 (zh) * 2010-06-29 2012-01-05 中兴通讯股份有限公司 存储转发系统及其报文存储方法
CN103905300A (zh) * 2012-12-25 2014-07-02 华为技术有限公司 一种数据报文发送方法、设备及系统
CN105095109A (zh) * 2014-05-21 2015-11-25 华为技术有限公司 缓存访问方法、缓存访问路由器和计算机系统
CN105095109B (zh) * 2014-05-21 2018-07-20 华为技术有限公司 缓存访问方法、缓存访问路由器和计算机系统

Also Published As

Publication number Publication date
WO2012000354A1 (zh) 2012-01-05
CN101883041B (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
CN101916227B (zh) 一种rldram sio存储器访问控制方法和装置
CN101883041A (zh) 存储转发系统及其报文存储方法
US20120099431A1 (en) Method and device for controlling information channel flow
CN101848135B (zh) 芯片的统计数据的管理方法和装置
EP3657744A1 (en) Message processing
CN101833513B (zh) 一种数据帧的读取方法、装置
US20190220425A1 (en) Network device and method of operation
CN108259348B (zh) 一种报文传输方法和装置
CN101763433A (zh) 一种数据存储系统及方法
CN102148803B (zh) 一种报文匹配方法和设备
CN100429906C (zh) 通过将限定符插入控制块中链接帧数据
CN105516023A (zh) 一种报文转发方法和装置
US20160294729A1 (en) Packet memory system, method and device for preventing underrun
CN102739531B (zh) 流量整形方法和流量整形设备
CN100512218C (zh) 一种数据报文的发送方法
CN100499563C (zh) 提高分组应用的存储器存取效率
CZ20032126A3 (cs) Způsob a systém pro snížení počtu přístupů do paměti
US10067868B2 (en) Memory architecture determining the number of replicas stored in memory banks or devices according to a packet size
CN110781104A (zh) 一种数据处理系统、方法和装置
US20160232125A1 (en) Storage apparatus and method for processing plurality of pieces of client data
CN102932265A (zh) 数据缓存管理装置和方法
US20100054272A1 (en) Storage device capable of accommodating high-speed network using large-capacity low-speed memory
CN112685358B (zh) 一种基于fpga的ddr3分组读写方法
CN111857817B (zh) 数据读取方法、数据读取装置及数据读取系统
US6885591B2 (en) Packet buffer circuit and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant