CN101882112A - 四字节字的读取处理方法与装置、解码器 - Google Patents
四字节字的读取处理方法与装置、解码器 Download PDFInfo
- Publication number
- CN101882112A CN101882112A CN 201010219448 CN201010219448A CN101882112A CN 101882112 A CN101882112 A CN 101882112A CN 201010219448 CN201010219448 CN 201010219448 CN 201010219448 A CN201010219448 A CN 201010219448A CN 101882112 A CN101882112 A CN 101882112A
- Authority
- CN
- China
- Prior art keywords
- address
- nybble
- read
- value
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000008569 process Effects 0.000 claims description 33
- 238000003672 processing method Methods 0.000 claims description 12
- 238000013139 quantization Methods 0.000 claims description 7
- 238000004904 shortening Methods 0.000 abstract 1
- 239000013598 vector Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
Abstract
本发明公开了一种四字节字的读取处理方法与装置、解码器，其中，方法包括：识别待读取的四字节字所在的地址是否为四字节对齐的地址；并在待读取的四字节字所在的地址为非四字节对齐的地址N时，从地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，N取值为1、2或3；将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值；对第一数值与第二数值进行或操作，得到作为第三个32位整数的待读取四字节字。本发明可以简化从非四字节对齐地址读取所需四字节字的操作，减小该操作所需时间，从而缩短插值周期，提高插值效率。
Description
技术领域
本发明涉及解码技术，尤其是一种四字节字的读取处理方法与装置、解码器。
背景技术
现有视频编码技术中的运动估计技术，是在编码当前帧的一个块时，利用块匹配准则，在已经编码并且重构的图像中找到与当前编码的当前块最匹配的块，作为当前块的预测过程。其中，在已经编码并且重构的图像中找到与当前编码的当前块最匹配的块的过程，称为块匹配过程。在现有的块匹配过程中，通常是在图像的整像素级做块匹配，但是为了得到更高的匹配精度与匹配效果，就需要在分像素级别上做块匹配，以便得到精度更高的运动估计效果。根据运动图象专家组(MPEG，Moving Picture Experts Group)2/4标准规定，可以对两个相邻的整像素进行双线性(1，1)插值，来获得分像素。
图1为一种32位系统中内存组织方式示意图，图1中，内存地址由低到高排列。在Windows系统中，一次取四个字节，如果当前地址是四字节对齐，取到的都是当前地址由低到高组成的一个四字节字，例如，可以分别通过以下方式读取地址空间0x4000、0x4005与0x400B上的四字节字：
addressA＝0x4000；(unsigned int*)addressA＝0x03020100；
addressB＝0x4005；(unsigned int*)addressB＝0x08070605；
addressC＝0x400B；(unsigned int*)addressC＝0x0E0D0C0B。
然而，在现有的一些芯片产品中，需要在高级精简指令集机器(AdvancedRISC Machines，以下简称：ARM)处理器上实现MPEG2/4编解码算法。但是，ARM系统与Windows系统在内存访问上的策略不相同。在ARM系统中，可以直接读取的四字节字所在的地址必须是四字节对齐的，例如：可以从图1中的0x4000、0x4004、0x4008、0x400C地址取出四字节字，取出的值分别是0x03020100、0x07060504、0x0B0A0908与0x0F0E0D0C。为了利用快速的四字节同时计算插值结果技术，并且在解码端，运动向量值指向的位置不一定是四字节对齐位置，因此，就需要在非四字节对齐位置读取32位整数，而ARM系统无法直接从非四字节对齐的地址读取所需的四字节字，例如：无法像windows系统中那样，从图1中的addressB或者addressC位置，直接读取到需要的四字节字。如果想要从非四字节对齐的地址读取所需的四字节字，例如：需要从非四字节对齐的地址读取所需的四字节字02，则需要依次取从02开始的四个四字节字，包括：02、03、04、05放入寄存器R0；然后依次执行如下操作：将02放入寄存器R0，将03左移8位后与R0进行或操作，将04左移8位后与R0进行或操作，将05左移8位后与R0进行或操作，最终得到所需的四字节字02。由此可见，需要通过执行11条相应指令进行相关操作，才能从非四字节对齐的地址读取所需的四字节字。
因此，在ARM系统中，从非四字节对齐的地址读取所需的四字节字的操作复杂、繁琐，而且需要较长的时间去执行相应的操作，而在运动估计技术的插值过程中，需要对每两个相邻的整像素点都做双线性(1，1)插值，若每次从非四字节对齐的地址读取一个所需的四字节字都需要执行上述繁琐操作，就使得插值过程所需周期较长，效率低下。
发明内容
本发明实施例的目的是：提供一种四字节字的读取处理方法与装置、解码器，以简化从非四字节对齐的地址读取所需的四字节字的操作，减小该操作所需的时间，从而缩短插值周期，提高插值效率。
本发明实施例提供的一种四字节字的读取处理方法，包括：
识别待读取的四字节字所在的地址是否为四字节对齐的地址；
并在待读取的四字节字所在的地址为非四字节对齐的地址N时，从所述地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从所述地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，其中，N取值为1、2或3；
将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值；
对所述第一数值与所述第二数值进行或操作，得到作为第三个32位整数的所述待读取的四字节字。
本发明实施例提供的一种四字节字的读取处理装置，包括：
识别模块，用于识别待读取的四字节字所在的地址是否为四字节对齐的地址；
第一操作处理模块，用于根据所述识别模块的识别结果，在待读取的四字节字所在的地址为非四字节对齐的地址N时，从所述地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从所述地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，其中，N取值为1、2或3；
第二操作处理模块，用于将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值；
第三操作处理模块，用于对所述第一数值与所述第二数值进行或操作，得到作为第三个32位整数的所述待读取的四字节字。
本发明实施例提供的一种解码器，包括熵解码模块、反扫描模块、反量化模块、反余弦变换模块、运动补偿模块与加法器，所述运动补偿模块包括本发明上述实施例提供的四字节字的读取处理装置。
基于本发明上述实施例提供的四字节字的读取处理方法与装置、解码器，在待读取的四字节字所在的地址为非四字节对齐的地址N时，将从地址N的前一相邻四字节对齐的地址空间读取的第一个32位整数右移N*8位，得到第一数值，将从地址N的后一相邻四字节对齐的地址空间读取的第二个32位整数左移32-N*8位，得到第二数值，再对第一数值与第二数值进行或操作，总共通过执行五条相应的指令就可以得到四字节字，与现有技术需要通过执行11条相应指令进行相关操作才能从非四字节对齐的地址读取所需的四字节字相比，大大简化了从非四字节对齐的地址读取所需的四字节字的操作，减小了该操作所需的时间，从而缩短了插值周期，提高了插值效率。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为一种32位系统中内存组织方式示意图；
图2为本发明四字节字的读取处理方法一个实施例的流程图；
图3为本发明实施例像素点的一个分像素结构示意图；
图4为本发明四字节字的读取处理装置一个实施例的结构示意图；
图5为本发明四字节字的读取处理装置另一个实施例的结构示意图；
图6为本发明四字节字的读取处理装置又一个实施例的结构示意图；
图7为本发明解码器一个实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2为本发明四字节字的读取处理方法一个实施例的流程图。如图1所示，该实施例的方法包括：
步骤101，识别待读取的四字节字所在的地址是否为四字节对齐的地址。若待读取的四字节字所在的地址为非四字节对齐的地址N，执行步骤102；否则，若待读取的四字节字所在的地址为四字节对齐的地址N，不执行本实施例的后续流程。
步骤102，从地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，其中，N取值为1、2或3。
其中，前一相邻四字节对齐的地址空间指的是地址小的紧邻当前地址的四字节对齐位置；后一相邻四字节对齐的地址空间指的是地址大的紧邻当前地址的四字节对齐位置。
步骤103，将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值。
步骤104，对第一数值与第二数值进行或操作，得到作为第三个32位整数的待读取的四字节字。
本发明上述实施例提供的四字节字的读取处理方法中，在待读取的四字节字所在的地址为非四字节对齐的地址N时，将从地址N的前一相邻四字节对齐的地址空间读取的第一个32位整数右移N*8位，得到第一数值，将从地址N的后一相邻四字节对齐的地址空间读取的第二个32位整数左移32-N*8位，得到第二数值，再对第一数值与第二数值进行或操作，总共通过执行五条相应的指令就可以得到四字节字，大大简化了从非四字节对齐的地址读取所需的四字节字的操作，减小了该操作所需的时间，从而缩短了插值周期，提高了插值效率。
以下以具体实例，对图1所示实施例进行说明。例如：对于非四字节对齐的地址1，如：0x4001，取四字节字的方式为：在步骤102中，从地址空间0x4000读取第一个32位整数，得到0x03020100，该操作可以通过如下指令实现：a＝(unsigned int*)0x4000＝0x03020100；从地址空间0x4004读取第一个32位整数，得到0x07060504，该操作可以通过如下指令实现：b＝(unsignedint*)0x4004＝0x07060504。在步骤103中，将第一个32位整数a右移8位，得到第一数值，将第二个32位整数b左移24位，得到第二数值；在步骤104中，对第一数值与第二数值进行或操作，即可得到非四字节对齐的地址1读取到四字节字0x04030201。步骤103与步骤104的操作可以通过如下指令实现：val＝(a＞＞8)|(b＜＜24)。其中，＞＞表示右移，去掉低位的00；＜＜表示左移，去掉高位的070605。
同理，对于非四字节对齐的地址2，如：0x4002，可以根据图1所示实施例的步骤，通过如下指令读取四字节字：
a1＝(unsigned int*)0x4000＝0x03020100；
b1＝(unsigned int*)0x4004＝0x07060504；
val＝(a1＞＞16)|(b1＜＜16)。
再如：对于非四字节对齐的地址2，如：0x4003，可以根据图1所示实施例的步骤，通过如下指令读取四字节字：
a2＝(unsigned int*)0x4000＝0x03020100；
b2＝(unsigned int*)0x4004＝0x07060504；
val＝(a2＞＞24)|(b2＜＜8)。
具体地，作为本发明的一个实施方式，图2所示实施例的步骤101中，可以通过如下方法识别待读取的四字节字所在的地址是否为四字节对齐的地址：
将待读取的四字节字所在的地址与4做求余操作，得到第三数值，该第三数值为0、1、2或3；
判断第三数值是否为0；
若第三数值为0，则待读取的四字节字所在的地址为四字节对齐的地址；
否则，若第三数值为1、2或3，则待读取的四字节字所在的地址为非四字节对齐的地址。
另外，作为本发明的另一个实施方式，通过图2所示实施例的步骤101，识别出待读取的四字节字所在的地址为四字节对齐的地址N时，可以像Windows系统那样，直接从地址N读取第四个32位整数。
进一步地，作为本发明的又一个实施方式，通过本发明上述实施例提供的四字节字的读取处理方法，得到待读取的四字节字之后，还可以对两个相邻的整像素A与B进行双线性(1，1)插值，例如：可以通过公式(A+B+1)/2或(A+B)/2，对两个相邻的整像素A与B进行双线性(1，1)插值，获得分像素值。其中的整像素即为32位整数像素点。
运动估计技术，即是据运动向量的指向在参考帧中得到预测值，在运动向量指向的位置为分像素位置时，需要对参考图像的整像素进行插值，得到分像素。插值过程就是利用相邻的整像素点，通过一定的运算规则得到分像素点的过程。图3为本发明实施例像素点的一个分部结构示意图。图3中，X表示整像素点，Y表示分像素点。如果当前需要插值的是水平方向上的1/2点，即图4中Y表示的点，则需要利用水平方向上最近的两个X点来插值得到，插值公式可以是(X1+X2+1)/2，其中X1表示Y点左侧最近的点，X2表示Y点右侧最近的点，由插值后得到的Y点后组成的块即为预测块。
图4为本发明四字节字的读取处理装置一个实施例的结构示意图，该实施例的四字节字的读取处理装置可用于实现本发明上述各实施例的四字节字的读取处理方法流程。如图4所示，其包括识别模块201、第一操作处理模块202、第二操作处理模块203与第三操作处理模块204。
其中，识别模块201用于识别待读取的四字节字所在的地址是否为四字节对齐的地址。第一操作处理模块202用于根据识别模块201的识别结果，在待读取的四字节字所在的地址为非四字节对齐的地址N时，从地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，其中，N取值为1、2或3。第二操作处理模块203用于将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值。第三操作处理模块204用于对第一数值与第二数值进行或操作，得到作为第三个32位整数的待读取的四字节字。
本发明上述实施例提供的四字节字的读取处理装置中，在待读取的四字节字所在的地址为非四字节对齐的地址N时，将从地址N的前一相邻四字节对齐的地址空间读取的第一个32位整数右移N*8位，得到第一数值，将从地址N的后一相邻四字节对齐的地址空间读取的第二个32位整数左移32-N*8位，得到第二数值，再对第一数值与第二数值进行或操作，总共通过执行五条相应的指令就可以得到四字节字，大大简化了从非四字节对齐的地址读取所需的四字节字的操作，减小了该操作所需的时间，从而缩短了插值周期，提高了插值效率。
进一步可选地，第一操作处理模块202还可以根据识别模块201的识别结果，在待读取的四字节字所在的地址为四字节对齐的地址N时，直接从地址N读取第四个32位整数。
作为本发明的一个实施方式，图4所示的实施例中，识别模块201可以通过如下方法识别待读取的四字节字所在的地址是否为四字节对齐的地址：将待读取的四字节字所在的地址与4做求余操作，得到第三数值，判断第三数值是否为0，若第三数值为0，则认为待读取的四字节字所在的地址为四字节对齐的地址，否则，若第三数值为1、2或3，则待读取的四字节字所在的地址为非四字节对齐的地址。图5为本发明四字节字的读取处理装置另一个实施例的结构示意图，该实施例提供的四字节字的读取处理装置可用于实现该实施方式。与图4所示的实施例相比，该实施例中，识别模块201包括操作处理单元301、判断单元302与识别单元303。其中，操作处理单元301用于将待读取的四字节字所在的地址与4做求余操作，得到第三数值。判断单元302用于判断第三数值是否为0。识别单元303用于根据判断单元302的判断结果，在第三数值为0时，识别出待读取的四字节字所在的地址为四字节对齐的地址；否则，在第三数值为1、2或3时，识别出待读取的四字节字所在的地址为非四字节对齐的地址。
图6为本发明四字节字的读取处理装置又一个实施例的结构示意图。与图4或图5所示的实施例相比，该实施例的四字节字的读取处理装置还包括插值处理模块205，用于对第一操作处理模块202和/或第三操作处理模块204处理得到的两个相邻的整像素A与B进行双线性(1，1)插值，获得分像素值。其中的整像素即为32位整数像素点。
图7为本发明解码器一个实施例的结构示意图。该实施例的解码器包括熵解码模块1、反扫描模块2、反量化模块3、反余弦变换模块4、运动补偿模块5与加法器6，其中的运动补偿模块5可以通过本发明上述任一实施例提供的四字节字的读取处理装置实现。
本发明实施例的解码器接收到P帧的压缩的视频比特流后，熵解码(EntropyDecode)模块1对该比特流进行解码，得到一系列量化系数包括：用于指示需要插值位置的运动向量(Motion Vector)值，和用于表示当前帧Fn中的当前编码宏块与参考帧Fn-1中最匹配宏块之间的残差，其中，n为大于1的整数，表示当前帧的序号。反扫描模块2、反量化模块3、反余弦变换模块4依次对残差进行重排序、反量化(Inverse Quantization，以下简称：IO)与反离散余弦变换(inverse discrete cosine transform，以下简称：IDCT)，得到原始值与预测值之间的差值。运动补偿(Motion Compensate，以下简称：MC)模块5根据运动向量(Motion Vector)值在参考帧Fn-1中插值，得到所需的预测值，其中的参考帧Fn-1为已经解码完成的前一帧。加法器6将反余弦变换模块4得到的差值与运动补偿模块5得到的预测值相加，得到重构值，即：解码后当前帧Fn图像，该当前帧Fn图像作为后一帧解码的参考帧。
本发明上述实施例提供的解码器，在待读取的四字节字所在的地址为非四字节对齐的地址N时，将从地址N的前一相邻四字节对齐的地址空间读取的第一个32位整数右移N*8位，得到第一数值，将从地址N的后一相邻四字节对齐的地址空间读取的第二个32位整数左移32-N*8位，得到第二数值，再对第一数值与第二数值进行或操作，总共通过执行五条相应的指令就可以得到四字节字，大大简化了从非四字节对齐的地址读取所需的四字节字的操作，减小了该操作所需的时间，从而缩短了插值周期，提高了插值效率。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于系统实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本发明实施例提供的四字节字的读取处理方法与装置、解码器，大大简化了从非四字节对齐的地址读取所需的四字节字的操作，减小了该操作所需的时间，从而缩短了插值周期，提高了插值效率。
最后所应说明的是：以上实施例仅用以说明本发明的技术方案，而非对本发明作限制性理解。尽管参照上述较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这种修改或者等同替换并不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种四字节字的读取处理方法，其特征在于，包括：
识别待读取的四字节字所在的地址是否为四字节对齐的地址；
并在待读取的四字节字所在的地址为非四字节对齐的地址N时，从所述地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从所述地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，其中，N取值为1、2或3；
将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值；
对所述第一数值与所述第二数值进行或操作，得到作为第三个32位整数的所述待读取的四字节字。
2.根据权利要求1所述的方法，其特征在于，所述识别待读取的四字节字所在的地址是否为四字节对齐的地址包括：
将所述待读取的四字节字所在的地址与4做求余操作，得到第三数值；
判断所述第三数值是否为0；
若所述第三数值为0，则所述待读取的四字节字所在的地址为四字节对齐的地址；
否则，若所述第三数值为1、2或3，则所述待读取的四字节字所在的地址为非四字节对齐的地址。
3.根据权利要求1所述的方法，其特征在于，在待读取的四字节字所在的地址为四字节对齐的地址N时，直接从所述地址N读取第四个32位整数。
4.根据权利要求1、2或3所述的方法，其特征在于，得到所述待读取的四字节字之后，还包括：
对两个相邻的整像素A与B进行双线性(1，1)插值，获得分像素值。
5.根据权利要求4所述的方法，其特征在于，所述对两个相邻的整像素A与B进行双线性(1，1)插值包括：
通过公式(A+B+1)/2或(A+B)/2，对两个相邻的整像素A与B进行双线性(1，1)插值。
6.一种四字节字的读取处理装置，其特征在于，包括：
识别模块，用于识别待读取的四字节字所在的地址是否为四字节对齐的地址；
第一操作处理模块，用于根据所述识别模块的识别结果，在待读取的四字节字所在的地址为非四字节对齐的地址N时，从所述地址N的前一相邻四字节对齐的地址空间读取第一个32位整数，从所述地址N的后一相邻四字节对齐的地址空间读取第二个32位整数，其中，N取值为1、2或3；
第二操作处理模块，用于将第一个32位整数右移N*8位，得到第一数值，将第二个32位整数左移32-N*8位，得到第二数值；
第三操作处理模块，用于对所述第一数值与所述第二数值进行或操作，得到作为第三个32位整数的所述待读取的四字节字。
7.根据权利要求6所述的装置，其特征在于，所述识别模块包括：
操作处理单元，用于将所述待读取的四字节字所在的地址与4做求余操作，得到第三数值；
判断单元，用于判断所述第三数值是否为0；
识别单元，用于根据所述判断单元的判断结果，在所述第三数值为0时，识别出所述待读取的四字节字所在的地址为四字节对齐的地址；否则，在所述第三数值为1、2或3，识别出所述待读取的四字节字所在的地址为非四字节对齐的地址。
8.根据权利要求6所述的装置，其特征在于，所述第一操作处理模块还用于根据所述识别模块的识别结果，在待读取的四字节字所在的地址为四字节对齐的地址N时，直接从所述地址N读取第四个32位整数素。
9.根据权利要求6、7或8所述的装置，其特征在于，还包括：
插值处理模块，用于对所述第一操作处理模块和/或所述第三操作处理模块处理得到的两个相邻的整像素A与B进行双线性(1，1)插值，获得分像素值。
10.一种解码器，包括熵解码模块、反扫描模块、反量化模块、反余弦变换模块、运动补偿模块与加法器，其特征在于，所述运动补偿模块包括权利要求6至9任意一项所述的四字节字的读取处理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010219448 CN101882112A (zh) | 2010-06-25 | 2010-06-25 | 四字节字的读取处理方法与装置、解码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010219448 CN101882112A (zh) | 2010-06-25 | 2010-06-25 | 四字节字的读取处理方法与装置、解码器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101882112A true CN101882112A (zh) | 2010-11-10 |
Family
ID=43054129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010219448 Pending CN101882112A (zh) | 2010-06-25 | 2010-06-25 | 四字节字的读取处理方法与装置、解码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101882112A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104093047A (zh) * | 2014-07-30 | 2014-10-08 | 上海斐讯数据通信技术有限公司 | 一种led播放系统 |
| CN107608714A (zh) * | 2017-09-30 | 2018-01-19 | 广州酷狗计算机科技有限公司 | 字节对齐方法、装置及计算机可读存储介质 |
| CN110782389A (zh) * | 2019-09-23 | 2020-02-11 | 五八有限公司 | 一种图像数据字节对齐方法和终端 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040128467A1 (en) * | 2002-10-25 | 2004-07-01 | Scott Lee | Data access method applicable to various platforms |
| CN101188761A (zh) * | 2007-11-30 | 2008-05-28 | 上海广电（集团）有限公司中央研究院 | Avs标准中基于并行处理来优化dct快速算法的方法 |
| CN101330614A (zh) * | 2007-06-21 | 2008-12-24 | 中兴通讯股份有限公司 | 使用数字信号处理器进行分数像素精度运动估计的方法 |
-
2010
- 2010-06-25 CN CN 201010219448 patent/CN101882112A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040128467A1 (en) * | 2002-10-25 | 2004-07-01 | Scott Lee | Data access method applicable to various platforms |
| CN101330614A (zh) * | 2007-06-21 | 2008-12-24 | 中兴通讯股份有限公司 | 使用数字信号处理器进行分数像素精度运动估计的方法 |
| CN101188761A (zh) * | 2007-11-30 | 2008-05-28 | 上海广电（集团）有限公司中央研究院 | Avs标准中基于并行处理来优化dct快速算法的方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104093047A (zh) * | 2014-07-30 | 2014-10-08 | 上海斐讯数据通信技术有限公司 | 一种led播放系统 |
| CN107608714A (zh) * | 2017-09-30 | 2018-01-19 | 广州酷狗计算机科技有限公司 | 字节对齐方法、装置及计算机可读存储介质 |
| CN107608714B (zh) * | 2017-09-30 | 2020-06-30 | 广州酷狗计算机科技有限公司 | 字节对齐方法、装置及计算机可读存储介质 |
| CN110782389A (zh) * | 2019-09-23 | 2020-02-11 | 五八有限公司 | 一种图像数据字节对齐方法和终端 |
| CN110782389B (zh) * | 2019-09-23 | 2023-09-15 | 五八有限公司 | 一种图像数据字节对齐方法和终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8116379B2 (en) | Method and apparatus for parallel processing of in-loop deblocking filter for H.264 video compression standard | |
| JP4920034B2 (ja) | マルチスレッドｓｉｍｄ処理を利用したメディア符号化の並列実行 | |
| JP4699685B2 (ja) | 信号処理装置及びそれを用いた電子機器 | |
| US8902994B1 (en) | Deblocking filtering | |
| KR100486249B1 (ko) | 움직임 추정 장치 및 탐색영역에서 레퍼런스매크로블록창의 스캐닝 방법 | |
| US8472527B2 (en) | Hierarchical motion estimation using original frame for sub-sampled reference | |
| US9380314B2 (en) | Pixel retrieval for frame reconstruction | |
| US20060133512A1 (en) | Video decoder and associated methods of operation | |
| CN107623854B (zh) | 部分解码电路和部分编码电路 | |
| US7007031B2 (en) | Memory system for video decoding system | |
| CN101783958B (zh) | Avs视频标准中时域直接模式运动矢量的计算方法和装置 | |
| US11790485B2 (en) | Apparatus and method for efficient motion estimation | |
| US10560708B2 (en) | Selecting encoding options to use when encoding an array of data elements | |
| CN101882112A (zh) | 四字节字的读取处理方法与装置、解码器 | |
| CN112203091B (zh) | 基于二次多项式的运动矢量预测方法、系统及计算机介质 | |
| CN114125449A (zh) | 基于神经网络的视频处理方法、系统和计算机可读介质 | |
| JP2007259323A (ja) | 画像復号化装置 | |
| TWI455587B (zh) | 具有多格式影像編解碼功能的資料處理電路及處理方法 | |
| US20050281336A1 (en) | Motion vector reconstruction in an entropy decoder | |
| CN100438630C (zh) | 基于数据缓存的多流水线阶段信息共享方法 | |
| US10924738B2 (en) | Selecting encoding options | |
| CN101345874A (zh) | 一种视频解码方法、参考帧处理方法及装置 | |
| US9094686B2 (en) | Systems and methods for faster throughput for compressed video data decoding | |
| CN114422805B (zh) | 一种视频编解码方法、装置及设备 | |
| US20230345021A1 (en) | Efficient storage of data for a multi-stage two-dimensional transform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: WUXI VIMICRO CO., LTD. Free format text: FORMER OWNER: BEIJING ZHONGXING MICROELECTRONICS CO., LTD. Effective date: 20110331 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100083 16/F, SHINING BUILDING, NO. 35, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 214028 610, NATIONAL INTEGRATED CIRCUIT DESIGN PARK (CHUANGYUAN BUILDING), NO. 21-1, CHANGJIANG ROAD, WUXI NEW DISTRICT, JIANGSU PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110331 Address after: 214028 national integrated circuit design (21-1), Changjiang Road, New District, Jiangsu, Wuxi, China, China (610) Applicant after: Wuxi Vimicro Co., Ltd. Address before: 100083 Haidian District, Xueyuan Road, No. 35, the world building, the second floor of the building on the ground floor, No. 16 Applicant before: Beijing Vimicro Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101110 |