CN101876837B - 电脑装置、系统调整方法和内存的控制方法 - Google Patents

电脑装置、系统调整方法和内存的控制方法 Download PDF

Info

Publication number
CN101876837B
CN101876837B CN 200910138106 CN200910138106A CN101876837B CN 101876837 B CN101876837 B CN 101876837B CN 200910138106 CN200910138106 CN 200910138106 CN 200910138106 A CN200910138106 A CN 200910138106A CN 101876837 B CN101876837 B CN 101876837B
Authority
CN
China
Prior art keywords
mentioned
signal
value
computer apparatus
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910138106
Other languages
English (en)
Other versions
CN101876837A (zh
Inventor
钟坤山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asustek Computer Inc
Original Assignee
Asustek Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Computer Inc filed Critical Asustek Computer Inc
Priority to CN 200910138106 priority Critical patent/CN101876837B/zh
Publication of CN101876837A publication Critical patent/CN101876837A/zh
Application granted granted Critical
Publication of CN101876837B publication Critical patent/CN101876837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

一种电脑装置、应用程序、系统调整方法和内存的控制方法。本发明包括建立一查找表,并且侦测最新的工作频率值。藉此,本发明可以依据最新的工作频率值而从查找表获得一调整值。另外,本发明可以依据上述的调整值延迟或提前电脑装置的内存内控制信号的相位,使其工作频率值达最佳化及最稳定的状态。

Description

电脑装置、系统调整方法和内存的控制方法
技术领域
本发明是有关于一种在电脑装置进入操作系统环境时进行工作频率调整的系统控制方法,且特别是有关于一种利用调整内存的控制信号的相位,来使电脑系统在操作系统载入后发生频率调整事件还可以稳定运作的系统控制方法。
背景技术
由于多媒体行业持续发展且由于系统运行速度持续增加,因而需要具有较高速度、较高功能性及较低动力消耗的存储装置。为此,若干种普及的内存技术(包括Rambus DRAM、DDR SDRAM、PC133标准化的SDRAM等)为市场占有率(market share)而竞争。其中,双倍数据率同步动态随机存取内存(DDRSDRAM,以下简称DDR)在当前是具有高运行速度的下一代DRAM的技术标准,并且可利用传统的生产设备来制造。在DDR中,数据传输速率被加倍以便提高整体运行速度。
图1A所示为在正常状态下DDR中的数据选通信号的时序图。请参照图1A,在一般的状态下,数据选通(Data Queue Strobe,以下简称DQS)信号102与参考电压信号104的交点,大概是数据时脉信号106的峰值A或者是谷值B的时间点。换句话说,当DQS信号102在数据时脉信号106电位的绝对值在最大值时,DQS信号102与参考电压信号104相交,则内存就可以稳定的运作。
图1B所示为在超频状态下DQS的时序图。请参照图1B,当电脑系统进行超频或降频时,DQS信号102与数据时脉信号106的曲线也会变形,而无法是如图1A所示的平滑曲线。此时,DQS信号102与参考电压信号104的交会点,就可能不是数据时脉信号106电位的绝对值到达最大值的时间点。如此一来,就会导致内存无法稳定的运作。
发明内容
因此,本发明提供一种电脑装置,可以在进行超频或降频时,仍可以维持稳定的运作。
本发明也提供一种在操作系统环境下改变工作频率的系统调整方法,可以让电脑装置在载入操作系统后发生工作频率改变的事件时,仍可以维持稳定的运作。
本发明还提供一种内存的控制方法,可以使内存在电脑装置进行超频或降频时,仍可以维持稳定的运作。
另外,本发明也提供一种应用程序,可以帮助电脑装置在进行工作频率的调整时,可以维持稳定的运作。
本发明提供一种电脑装置,具有一工作频率,并且本发明的电脑装置包括处理系统、内存和应用模块。内存可以耦接处理系统,并且具有一控制信号、一参考电压信号和一数据时脉信号。其中,控制信号是依据内存控制缓存器的内含值而产生其中,内含值至少包括数据时脉信号、参考电压信号、内存控制信号,控制信号为数据选通信号。另外,应用模块可以耦接处理系统,并且可以安装于电脑装置的一操作系统中。当工作频率在电脑装置载入一操作系统后而被改变时,则应用模块可以依据最新的工作频率值而从一查找表中获得一调整值,并且应用模块可以将此调整值填入处理系统中的内存控制缓存器中,以延迟或提前控制信号的相位,使数据选通信号在数据时脉信号的电位的绝对值为最大值时,与参考电压信号相交。
从另一观点来看,本发明也提供一种在操作系统环境下改变工作频率的系统调整方法,可以适用于一电脑装置。本发明包括建立一查找表,并且侦测最新的工作频率值。藉此,本发明可以依据最新的工作频率值而从查找表获得一调整值。另外,本发明可以依据上述的调整值延迟或提前电脑装置的内存内的一控制信号的相位。
从另一观点来看,本发明又提供一种内存的控制方法,也可以适用于一电脑装置。本发明所提供的控制方法包括提供一内存控制缓存器,以依据内存控制缓存器的内含值而在电脑装置的内存中产生一控制信号,其中,内含值至少包括数据时脉信号、参考电压信号、内存控制信号,控制信号为数据选通信号。当电脑装置的工作频率在一操作系统环境下被改变时,则依据最新的工作频率值而从一查找表获得一调整值,并且可以将此调整值填入内存控制缓存器内,以延迟或提前控制信号的相位,使数据选通信号在数据时脉信号的电位的绝对值为最大值时,与参考电压信号相交。
从另一观点来看,本发明还提供一种应用程序,其可以当一电脑装置的工作频率在载入一操作系统后被改变时,判断最新的工作频率值。另外,本发明的应用程序可以从一查找表获得一调整值,并且将其填入一内存控制缓存器,以延迟或提前电脑装置的内存内的控制信号的相位,使其工作频率值达最佳化及最稳定的状态。
在本发明的一些实施例中,上述的控制信号可以是DQS信号。
另外,当调整值被填入内存控制缓存器后,则本发明可以依据内存控制缓存器内的调整值而使DQS信号在数据时脉信号的电位的绝对值为最大值时,与参考电压信号相交。
由于本发明可以动态调整DQS信号的相位,因此本发明可以在电脑装置的频率进行调整时,仍可以使其稳定的运作。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A所示为在正常状态下DDR中的数据选通信号的时序图。
图1B所示为在超频状态下DDR中的数据选通信号的时序图。
图2所示为依照本发明的一较佳实施例的一种在超频状态下DDR中的数据选通信号的时序图。
图3所示为依照本发明的一较佳实施例的一种电脑装置的系统方块图。
图4所示为依照本发明的一较佳实施例的一种处理系统的系统方块图。
图5所示为依照本发明的一实施例的一种电脑装置的系统执行的步骤流程图。
图6所示为依照本发明的一较佳实施例的一种系统调整程序的步骤流程图。
具体实施方式
就如图1B所示,当一电脑装置进行超频时,内存的控制信号102,例如是DQS信号,会因为变形,而使得其与参考电压信号104的交会点,不会是数据时脉信号106电位的绝对值到达最大值的时间点。因此,在本发明中,在对电脑装置的中央处理器(CPU)的工作频率进行调整时,同步调整控制信号102的相位,使得控制信号102与参考电压信号104的交会点,可以是数据时脉信号106电位的绝对值到达最大值的时间点,就如图2所示。藉此,就可以使电脑装置的中央处理器(CPU)在工作频率进行调整(超频或降频)时,仍可以稳定的运作。
图3所示为依照本发明的一较佳实施例的一种电脑装置的系统方块图。请参照图3,本实施例所提供的电脑装置300,可以是桌上型个人电脑、可携式电脑或其它的电脑系统。
电脑装置300可以包括应用模块302、处理系统304和内存306。其中,应用模块302可以利用一应用程序来实现,其可以被安装于外部储存媒体中,或是被安装在电脑装置的操作系统或是基本输入输出系统(BIOS)中。当电脑装置300的的中央处理器(CPU)工作频率进行调整(超频或降频)时,应用模块302可以依据中央处理器的工作频率进行调整,而调整内存306的控制信号的相位。
在本实施例中,应用模块302耦接处理系统304,而处理系统304耦接一内存306。其中,内存306是一动态随机存取内存(RAM)。另外,电脑系统300中,还可以具有由使用者自行建立的查找表308。而此查找表308的功用在以下各段中将有详细的介绍。
请继续参照图3,内存306具有一参考电压信号、一数据时脉信号和至少一控制信号。在本实施例中,内存控制信号例如是DQS信号、DQ信号、及内存时脉信号等。
图4所示为依照本发明的一较佳实施例的一种处理系统的系统方块图。请参照图4,处理系统304包括一中央处理器402和一芯片组404。中央处理器402可以耦接芯片组404,而芯片组404则可以耦接内存306。而在另外一些实施例中,中央处理器402也可以直接耦接内存306。此外,在本实施例中,芯片组404可以具有至少一内存控制缓存器406。而内存306中的控制信号则可以依据此内存控制缓存器406的内含值而被产生。
当电脑装置300载入操作系统,并且应用模块302被启动后,则应用模块302可以监控电脑系统300的中央处理器的工作频率是否被改变。当电脑系统300的工作频率被改变时,则应用模块302可以侦测目前最新的中央处理器工作频率值,并且依据最新的工作频率值而从查找表308中获得一调整值。
当应用模块302获得此调整值后,可以将其填入芯片组404中的内存控制缓存器406。藉此,内存306中的控制信号的相位,就可以依据存于内存控制缓存器406中的调整值而进行调整。
以下则以DQS信号为例,来说明上述的流程。
图5所示为依照本发明的一实施例的一种电脑装置的系统执行的步骤流程图。请参照图5,当一电脑系统的电源启动后,则可以如步骤S502所述,载入一基本输入输出系统,并且可以如步骤S504所述,执行一开机自我测试(POST)的程序。当基本输入输出系统与开机自我测试程序被执行完毕后,则可以进行步骤S506,就是载入一操作系统。在本实施例中,操作系统可以安装有上述的应用模块302。因此,当操作系统被载入后,此应用程序就可以被启动,如步骤S508所述般。
当本发明的应用软件被启动后,可以如步骤S510所述,判断电脑装置的工作频率是否被改变。若是电脑装置的工作频率并未改变(就是步骤S510所标示的“否”),则可以如步骤S512所述,维持电脑装置目前的状态。相对地,若是电脑装置的工作频率被改变,则一系统调整程序就可以被执行,就如步骤S514所述。
图6所示为依照本发明的一较佳实施例的一种系统调整程序的步骤流程图。请参照图6,当本实施例的系统调整程序被启动后,则可以如步骤S602所述,侦测目前最新的工作频率值。藉此,本实施例就可以进行步骤S604,就是依据最新的工作频率值,而从一查找表获得一调整值。此时,本实施例就可以进行一内存的控制程序,就如步骤S506。
在步骤S606中,首先可以如步骤S608所述,将所获得的调整值填入一内存控制缓存器内。接着,可以如步骤S610所述,依据工作频率的调整为超频或是降频而有不同的处理步骤。
若是工作频率的调整为超频,就如图2所示的状态,则本实施例可以如步骤S612所述,将DQS信号102的相位加上存于内存控制缓存器中的调整值的绝对值,以延迟DQS信号102的相位。藉此,DQS信号102的上升缘就可以朝顺时针偏斜,而可以在数据时脉信号106电位的绝对值为最大值时,与参考电压信号104相交,而使得内存可以维持稳定的运作。
类似地,若是工作频率的调整为降频,此时图1B中的数据时脉信号106可能会被下拉至较低的电位。此时,本实施例就可以如步骤S614所述,将DQS信号的相位减去存于内存控制缓存器中的调整值的绝对值,以将DQS信号102的相位提前。换句话说,DQS信号102的上升缘就会朝逆时针方向调整,以在数据时脉信号106电位的绝对值为最大值时,与参考电压信号104相交。同样的,也可以维持内存稳定的运作。
综上所述,由于本发明可以在电脑装置的工作频率在载入操作系统而发生改变时,而依据最新的工作频率值从查找表中获得一调整值。而内存的控制信号的相位又可以依据调整值而调整,使得控制信号得以在数据时脉信号的绝对值为最大值时与参考电压信号相交,使得内存的运作可以保持稳定。因此,本发明就可以维持电脑系统稳定的运作。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视权利要求所界定者为准。

Claims (14)

1.一种电脑装置,具有工作频率,其特征在于,上述电脑装置包括:
处理系统,具有一内存控制缓存器;
内存,耦接上述处理系统,并具有控制信号、参考电压信号和数据时脉信号,其中上述控制信号是依据上述内存控制缓存器的内含值而产生,其中,内含值至少包括数据时脉信号、参考电压信号、内存控制信号,上述控制信号为数据选通信号;以及
应用模块,耦接上述处理系统,并安装于上述电脑装置的操作系统中,以当上述工作频率在上述电脑装置载入上述操作系统后而被改变时,则上述应用模块依据最新的工作频率值而从查找表中获得调整值,并将其填入上述内存控制缓存器中,以延迟或提前上述控制信号的相位,使上述数据选通信号在上述数据时脉信号的电位的绝对值为最大值时,与上述参考电压信号相交。
2.根据权利要求1所述的电脑装置,其特征在于其中上述处理系统包括:
中央处理器;以及
芯片组,耦接上述中央处理器,并具有上述内存控制缓存器,且上述芯片组依据上述内存控制缓存器的内含值输出上述控制信号给上述内存。
3.根据权利要求2所述的电脑装置,其特征在于其中上述内存耦接上述中央处理器和上述芯片组二者其中之一。
4.一种在操作系统环境下改变工作频率的系统调整方法,适用于电脑装置,其特征在于,上述系统调整方法包括下列步骤:
建立查找表;
侦测最新的工作频率值;
依据最新的工作频率值而从上述查找表获得调整值;以及
依据上述调整值延迟或提前上述电脑装置的内存内的控制信号的相位。
5.根据权利要求4所述的系统调整方法,其特征在于其中上述控制信号为数据选通信号。
6.根据权利要求5所述的系统调整方法,其特征在于其中上述内存还具有参考频率信号和数据时脉信号,而上述调整控制信号的相位的步骤,则是依据上述调整值而使上述数据选通信号在上述数据时脉信号的电位的绝对值为最大值时,与上述参考电压信号相交。
7.根据权利要求4所述的系统调整方法,其特征在于其中上述电脑装置为桌上型个人电脑。
8.根据权利要求4所述的系统调整方法,其特征在于其中上述电脑装置为可携式电脑。
9.一种内存的控制方法,适用于电脑装置,其特征在于,上述控制方法包括下列步骤:
提供内存控制缓存器,以依据上述内存控制缓存器的内含值而在上述电脑装置的内存中产生控制信号,其中,内含值至少包括数据时脉信号、参考电压信号、内存控制信号,上述控制信号为数据选通信号;
当上述电脑装置的工作频率在操作系统环境下被改变时,则依据最新的工作频率值而从查找表获得调整值;以及
将上述调整值填入上述内存控制缓存器,以延迟或提前上述控制信号的相位,使上述数据选通信号在上述数据时脉信号的电位的绝对值为最大值时,与上述参考电压信号相交。
10.根据权利要求9所述的内存的控制方法,其特征在于还包括提供参考电压和数据时脉信号给上述内存。
11.根据权利要求10所述的内存的控制方法,其特征在于还包括当上述电脑装置的工作频率在上述操作系统环境下被超频时,则将上述数据选通信号的相位加上上述调整值的绝对直,以延迟上述数据选通信号的相位,使得上述数据选通信号在上述数据时脉信号的电位的绝对值为最大值时,与上述参考电压信号相交。
12.根据权利要求10所述的内存的控制方法,其特征在于还包括当上述电脑装置的工作频率在上述操作系统环境下被降频时,则将上述数据选通信号的相位减去上述调整值的绝对值,以将上述数据选通信号的相位提前,使得上述数据选通信号在上述数据时脉信号的电位的绝对值为最大值时,与上述参考电压信号相交。
13.根据权利要求9所述的内存的控制方法,其特征在于其中上述电脑装置为桌上型个人电脑。
14.根据权利要求9所述的内存的控制方法,其特征在于其中上述电脑装置为可携式电脑。
CN 200910138106 2009-04-30 2009-04-30 电脑装置、系统调整方法和内存的控制方法 Active CN101876837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910138106 CN101876837B (zh) 2009-04-30 2009-04-30 电脑装置、系统调整方法和内存的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910138106 CN101876837B (zh) 2009-04-30 2009-04-30 电脑装置、系统调整方法和内存的控制方法

Publications (2)

Publication Number Publication Date
CN101876837A CN101876837A (zh) 2010-11-03
CN101876837B true CN101876837B (zh) 2013-04-03

Family

ID=43019409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910138106 Active CN101876837B (zh) 2009-04-30 2009-04-30 电脑装置、系统调整方法和内存的控制方法

Country Status (1)

Country Link
CN (1) CN101876837B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566655B (zh) * 2010-12-14 2015-01-07 联芯科技有限公司 片外存储器的总线动态调频方法及其系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379327A (zh) * 2001-04-06 2002-11-13 华邦电子股份有限公司 自动检测稳定工作频率的装置和方法
CN1519695A (zh) * 2003-01-24 2004-08-11 精英电脑股份有限公司 可调整电脑系统工作频率暨显示系统资讯的面板装置
CN1687867A (zh) * 2005-05-25 2005-10-26 威盛电子股份有限公司 内存频率调整的方法
CN101149959A (zh) * 2006-09-20 2008-03-26 南亚科技股份有限公司 控制内存内部开关模块的装置及其相关方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760856B1 (en) * 2000-07-17 2004-07-06 International Business Machines Corporation Programmable compensated delay for DDR SDRAM interface using programmable delay loop for reference calibration
US6763444B2 (en) * 2001-05-08 2004-07-13 Micron Technology, Inc. Read/write timing calibration of a memory array using a row or a redundant row

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379327A (zh) * 2001-04-06 2002-11-13 华邦电子股份有限公司 自动检测稳定工作频率的装置和方法
CN1519695A (zh) * 2003-01-24 2004-08-11 精英电脑股份有限公司 可调整电脑系统工作频率暨显示系统资讯的面板装置
CN1687867A (zh) * 2005-05-25 2005-10-26 威盛电子股份有限公司 内存频率调整的方法
CN101149959A (zh) * 2006-09-20 2008-03-26 南亚科技股份有限公司 控制内存内部开关模块的装置及其相关方法

Also Published As

Publication number Publication date
CN101876837A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
CN101105980B (zh) 具有自测试功能的存储器控制器及其测试方法
TWI277859B (en) Method for adjusting memory frequency
TWI221226B (en) Continuous graphics display for single display device during the processor non-responding period
US6779075B2 (en) DDR and QDR converter and interface card, motherboard and memory module interface using the same
US10700671B2 (en) Data transmission using delayed timing signals
US20060090054A1 (en) System controlling interface timing in memory module and related method
WO2004063916A2 (en) Memory controller considering processor power states
TW493119B (en) Method for automatically identifying the type of memory and motherboard using the same
KR20210131342A (ko) 메모리에서의 향상된 데이터 클럭 동작들
US20220035433A1 (en) Mechanism for Saving Power on a Bus Interface
US10127127B2 (en) Systems and methods for pre-warning a monitoring tool for a communication bus
CN101876837B (zh) 电脑装置、系统调整方法和内存的控制方法
US20050268139A1 (en) Main-board and control method thereof
CN103186488B (zh) 用于内存系统的电压与时序校准方法
CN201503569U (zh) 南桥芯片供电电路
US8312311B2 (en) Computer system and method for automatically overclocking based upon a signal standard and an I/O signal of overclocking element
TWI284808B (en) South and north bridge circuit and related computer system for supporting CPU
KR20140081288A (ko) 메모리 장치의 커맨드 제어 회로 및 이를 포함하는 메모리 장치
US11493949B2 (en) Clocking scheme to receive data
CN101609361A (zh) 动态功率管理处理器的降噪装置和方法
JP2012118966A (ja) 半導体システム、半導体メモリ装置及びこれを用いたデータ出力方法
CN101000796B (zh) 双倍数据速率同步动态随机存取存储器的控制模块及方法
TWI396959B (zh) 電腦裝置、應用程式、系統調整方法和記憶體的控制方法
CN102467225A (zh) 计算机系统的存储器供电装置及其存储器供电方法
US20040177241A1 (en) Booting method that detects memory modes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant