CN101841231A - 一种电机控制系统中的ipm驱动和保护方法 - Google Patents

Abstract

本发明提供一种采用现场可编程门阵列(FPGA)的电机控制系统中智能功率模块(IPM)的驱动及保护方法。该方法利用FPGA给IPM发送驱动信号，同时利用FPGA接收及处理IPM的出错信号，当IPM出错或出现其他异常时FPGA可以关断IPM驱动信号的发送，实现对IPM的保护。在驱动信号发送中，通过差分驱动器、滤波电路、差分接收器、高速光耦对IPM的驱动信号进行差分处理、光电隔离，可以提高IPM驱动信号传输的抗干扰能力。在出错信号的接收及处理中，采用了滤波电路、高速光耦，结合FPGA的滤波算法，可以减小信号干扰导致的虚假IPM出错信号，避免FPGA对IPM的误保护，提高IPM的稳定性。本发明简单有效，具有很好的经济性和实用性。

Description

一种电机控制系统中的IPM驱动和保护方法

技术领域

本发明涉及电机控制领域，具体涉及一种电机控制系统中的IPM的驱动和保护方法。

背景技术

智能功率模块(IPM)是一种新型功率开关器件，它集成了达林顿管(GTR)和场效应管(MOSFET)的优点，把功率开关器件隔离栅双极晶体管(IGBT)及其驱动电路集成在一起，具有高耐压、高输入阻抗、高开关频率、低驱动功率等优点，而且IPM内部还装有欠电压、过电流、短路和过热等故障检测电路，并可将检测信号送到DSP做中断处理，从而大大提高了系统的可靠性，因此，使用起来非常方便。当IPM发生UV(欠压)、OC(过流)、OT(过热)、SC(短路)中任一故障时，其故障输出信号持续时间tFO为数毫秒(SC持续时间会长一些)，此时间内IPM会封锁门极驱动，关断IPM故障输出信号。持续时间结束后，IPM内部自动复位，门极驱动通道开放。可以看出，器件自身产生的出错信号是非保持性的，如果tFO结束后故障源仍旧没有排除，IPM就会重复自动保护的过程，反复动作。

现有的IPM驱动和保护方法在驱动方面基本都采用典型的电路，并没有进行一些额外的处理，而在保护方面一般都是外加了一些辅助的外围保护电路(比如吸收电路等)。

IPM与IGBT驱动电路设计相比，外围驱动电路的设计比较方便，但对驱动电路的要求却很严格，所以要求驱动电路与IPM模块之间的连线尽可能短，最好驱动电路的线路板与IPM模块直接焊接在一起，避免干扰引起的误触发导通。

基于以上种种考虑，IPM的驱动电路和驱动信号一定需要稳定。

发明内容

本发明的目的在于提供一种采用现场可编程门阵列(FPGA)的电机控制系统的IPM的驱动和保护方法，该方法可以提供更为稳定的IPM驱动信号，同时有FPGA的协同处理，从而使IPM能够更为有效稳定地工作。输入的IPM驱动信号经过差分后再经高速光耦隔离送给IPM(如图1所示)，同时对输出的出错信号进行滤波处理，并降低处理出错信号的FPGA的采样率，这样增加了信号的抗干扰能力也提高了IPM的工作性能。

采用的具体技术方案如下：

一种电机控制系统中IPM的驱动和保护方法，用于对电机控制系统中的IPM进行保护和优化，以实现IPM平稳工作，具体处理过程如下：

第一，对电机控制系统中的FPGA发出的IPM驱动信号进行差分优化

将电机控制系统中的FPGA发出的IPM驱动信号经差分驱动芯片进行差分，得到差分的IPM驱动信号，然后经过滤波电路对其进行滤波，再将滤波后的IPM驱动信号经过差分接收芯片进行还原，即得到差分优化处理的IPM驱动信号，再将上述经差分优化处理的IPM驱动信号经高速光耦隔离后送给IPM。

第二，对IPM发出的出错信号进行滤波处理

将IPM发出的出错信号经滤波电路进行第一次滤波处理，然后将经过第一次滤波的IPM出错信号进行光耦隔离，再对经过光耦隔离的出错信号再次进行滤波，得到第二次滤波后的IPM出错信号，两次滤波后的IPM出错信号送到FPGA中进行处理。

第三，利用FPGA的滤波算法对IPM的保护处理，具体为：

首先，记录一段时间t内FPGA的采样次数，同时检测该时间t内IPM发出的出错信号的出现次数，若检测到的出错信号的次数多于M，则认为在时间t内有出错信号输出，令FPGA关断IPM使其中止工作，若检测到的出错信号的次数不多于M，则认为在该时间t内无出错信号输出，FPGA不关断IPM，IPM继续工作，从而实现对IPM的保护，其中M为设定的阈值。

本发明在现有的典型IPM驱动电路的基础上加入了对IPM驱动信号的差分处理，然后通过降低处理出错信号的FPGA的采样率的方法来降低IPM误报错的几率，利用FPGA来处理出错信号具有更高的可靠性，不会存在软件跑飞而失去控制的问题，同时还在出错信号的输出端进行了滤波处理，该发明不仅价格低廉而且简单实用，经过实践证明确实能大大改善IPM工作的稳定性和有效性。

附图说明

图1是对IPM的驱动信号优化处理的框图；

图2是IPM出错信号处理框图；

图3是用FPGA的滤波算法对IPM的保护处理框图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明。

本发明的一种电机控制系统的IPM的驱动和保护方法，采用现场可编程门阵列(FPGA)给IPM发送驱动信号并利用FPGA接收及处理IPM的出错信号，对IPM驱动信号进行差分优化处理，对输出的出错信号进行滤波处理，同时降低处理出错信号的FPGA的采样率，实现IPM平稳工作。具体过程如下：

第一，通过硬件电路(滤波电路，差分电路等)对由FPGA发出的IPM驱动信号进行处理，其IPM驱动信号发送过程框图如图1所示，

电机控制系统中的FPGA发出的IPM驱动信号经过差分驱动芯片进行差分，得到差分的IPM驱动信号，然后经过滤波电路对其进行滤波，再将滤波后的IPM驱动信号经过差分接收芯片进行还原，即得到差分优化处理的IPM驱动信号，再将上述经差分优化处理的IPM驱动信号经高速光耦隔离后送给IPM，这样大大地加强了信号的抗干扰能力，使IPM能够更好更稳定地工作。

第二，通过滤波电路对IPM输出的出错信号进行滤波处理，处理框图如图2所示。

由IPM发出的出错信号经过滤波电路以后，得到经第一次滤波的IPM出错信号，然后将经过第一次滤波的IPM出错信号经过光耦隔离，再对经过光耦隔离的出错信号再次进行滤波，得到第二次滤波后的IPM出错信号，最后将经过两次滤波处理的IPM出错信号送到FPGA中进行处理。

利用FPGA处理出错信号实际是利用硬件来处理，不会存在利用软件处理可能跑飞而失去控制的弊端，因而有更高的可靠性，而滤波后提高了输出的IPM出错信号的稳定性，减小了干扰信号对其的影响。

第三，利用FPGA的滤波算法对IPM的保护处理，其处理框图如图3所示。

第一步，取一段时间并记录该时间段内FPGA的采样次数，其具体实施方式如下：每当检测到采样时钟的上升沿时便利用计时器开始计时，当计时达到t((k₁t₁＜t＜k₂t₂)即检测到k(k＝t/t₁)个采样周期(若未达到k个采样周期则继续累加))后将计时器清零。

第二步，获取该时间段内出错信号出现次数，即获取在该时间t内检测到的出错信号的次数。

第三步，判断是否有故障发生并采取相应措施，若检测到的出错信号的次数多于M(M＝k₃ k)则认为在这时间t内有出错信号输出，令FPGA关断IPM使其中止工作(即IPM保护信号有效)，若检测到的出错信号的次数不多于M(M＝k₃ k)则认为在该时间t内无出错信号输出，FPGA不关断IPM，IPM继续工作(即IPM保护信号无效)。其中t₁为FPGA的采样时间，k₁≥1，t₂为IPM故障输出信号持续时间，k₂≤1，t为计时器计时时间，k为检测到的采样周期个数，0＜k₃≤1，M为IPM出错信号的次数阈值，可以根据具体需要预设定。

本来FPGA对IPM的驱动信号的采样时间为t₁，但由于叠加了一些噪声干扰信号会使IPM的驱动信号短时出错(过高或过低)，从而引起IPM的误动作而导致电机工作受到影响。所以在这里利用FPGA程序进行了一些处理，延长其采样时间，从而减小了IPM误报错的几率。

下面以一个具体实例来说明，某FPGA的采样时间为0.01μs，检测到低电平则有出错信号输出，当检测到采样时钟的上升沿时开始计时，当计时达到0.1ms(即检测到10000个采样周期(若未达到10000个采样周期则继续累加))后将计时器清零，同时开始检测在该0.1ms内检测到的低电平次数，若检测到的低电平次数多于一半(5000次)则认为在这0.1ms内有出错信号输出，FPGA关断IPM使其中止工作(即IPM保护信号有效)，同理若检测到高电平的次数多于一半，则认为在该0.1ms内无出错信号输出，FPGA不关断IPM，IPM继续工作(即IPM保护信号无效)。经实际操作证明，其误报错几率确有下降，IPM工作可靠性和有效性确有提高。

Claims (1)

1.一种电机控制系统中IPM的驱动和保护方法，用于对电机控制系统中的IPM进行保护和优化，以实现IPM平稳工作，具体处理过程如下：

第一，对电机控制系统中的FPGA发出的IPM驱动信号进行差分优化

将电机控制系统中的FPGA发出的IPM驱动信号经差分驱动芯片进行差分，得到差分的IPM驱动信号，然后经滤波电路进行滤波，再将滤波后的IPM驱动信号经差分接收芯片进行还原，即得到差分优化处理的IPM驱动信号，再将上述经差分优化处理的IPM驱动信号经高速光耦隔离后送给IPM。

第二，对IPM发出的出错信号进行滤波处理

将IPM发出的出错信号经滤波电路进行第一次滤波处理，然后将经所述第一次滤波的IPM出错信号进行光耦隔离，再对经过光耦隔离的出错信号再次进行滤波，得到第二次滤波后的IPM出错信号，两次滤波后的IPM出错信号送到FPGA中进行处理。

第三，利用FPGA的滤波算法对IPM的保护处理，具体为：

首先，记录一段时间t内FPGA的采样次数，同时检测该时间t内IPM发出的出错信号的出现次数，若检测到的出错信号的次数多于M，则认为在时间t内有出错信号输出，令FPGA关断IPM使其中止工作，若检测到的出错信号的次数不多于M，则认为在该时间t内无出错信号输出，FPGA不关断IPM，IPM继续工作，从而实现对IPM的保护，其中M为设定的阈值。

Images