CN109995347A - 信号隔离电路 - Google Patents

信号隔离电路 Download PDF

Info

Publication number
CN109995347A
CN109995347A CN201811630422.1A CN201811630422A CN109995347A CN 109995347 A CN109995347 A CN 109995347A CN 201811630422 A CN201811630422 A CN 201811630422A CN 109995347 A CN109995347 A CN 109995347A
Authority
CN
China
Prior art keywords
route
receiving portion
signal
circuit
coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811630422.1A
Other languages
English (en)
Inventor
S·桑卡兰
B·A·克雷默
B·哈龙
T·B·弗利兹
E·G·米尔纳
R·P·布里德劳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109995347A publication Critical patent/CN109995347A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/542—Systems for transmission via power distribution lines the information being in digital form
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请涉及信号隔离电路，并公开一种集成电路(图3，300)，其包括用于接收线路上的编码的传输的接收部分(343)。接收部分具有：其中接收器能够接收编码的传输的唤醒模式；以及其中接收器不能够接收编码的传输的休眠模式。唤醒控制器(317)针对唤醒信号监测线路并且在唤醒控制器接收到唤醒信号时向接收部分提供信号以致使接收部分进入唤醒模式。

Description

信号隔离电路
技术领域
本发明总体涉及信号隔离电路，并且更具体地涉及用于具有共模噪声抑制的数据传输的隔离电路。
背景技术
某些类型的电子系统在其通信路径中包括隔离电路以实现信号兼容性，提供免受过电压的保护，并减小信号噪声。工业设备和汽车电子器件是两个此类系统。这些系统通常包括从传感器和其他电路接收数据并将数据发送到控制电路和设备(诸如马达和阀)的处理器或控制器。隔离电路提供这些部件之间的通信路径。隔离电路对于简化系统实现非常有用，其中发送和接收数据的电路使用不同的电源供应器。隔离电路通常包括隔离势垒，作为用于减小发送和接收数据的电路之间的电相互作用的方法的一部分。这些隔离势垒通常包括诸如电容器、变压器和光学装置的部件。这些部件提供用于使信号穿过隔离势垒而没有诸如与导线、电路板迹线和集成电路金属互连件的直接导电耦合的路径。
隔离电路通常形成所谓的协议栈中的最低层的一部分。该最低层被称为物理层。协议栈的最低层通常提供将数据位(在数字通信的情况下)从路径的输入转移到路径的输出的电子路径。对于数字通信，电压电平或电压转变通常表示数据位。一些系统采用电流回路或其他方法来转移数据。协议栈的较高层可以将数据位组织到结构中，诸如分组和帧。分组和帧可以包括报头数据位、数据有效载荷位和错误检测位。隔离电路通常独立于协议栈的较高层操作，并因此无论分组或帧的结构和内容如何都转移数据位。不使用结构(诸如分组和帧)的系统中的通信也可以使用隔离电路，所述隔离电路在不使用协议栈的系统中更有用。
发明内容
在示例中，集成电路包括用于接收线路上的编码的传输的接收部分。所述接收部分具有：其中所述接收器能够接收所述编码的传输的唤醒模式；以及其中所述接收器不能够接收所述编码的传输的休眠模式。唤醒控制器针对唤醒信号监测所述线路并且在所述唤醒控制器接收到所述唤醒信号时向所述接收部分提供信号以致使所述接收部分进入所述唤醒模式。
附图说明
图1是示例隔离电路的框图。
图2A-图2D(统称为“图2”)是示出图1的示例隔离电路的操作的一组信号迹线和时序图。
图3是示例隔离电路的框图。
图4是示出图3的示例的选定线路上的信号的一组时序图和波形图。
图5A-图5E(统称为“图5”)是示出图3的示例的选定线路上的信号的波形图。
图6是包括示例隔离电路的四个实例的电路的框图。
图7A-图7B(统称为“图7”)是示例方法的流程图。
具体实施方式
除非另有说明，否则附图中的对应数字和符号通常指代对应部分。附图不一定按比例绘制。
术语“耦合”可以包括通过中间元件进行的连接，并且在“耦合”的任何元件之间可以存在附加元件和各种连接。术语“线路”在本文中用于指代连接元件，诸如集成电路上的金属互连件和电路板上的迹线。耦合到两个或更多个电路元件的线路可以包括未示出并且在本文未描述的中间元件和附加元件。此类中间和附加元件的并入取决于特定应用中的电路实施方式。中间和附加元件的示例包括用于增加信号驱动强度的缓冲器和诸如电阻器的无源元件。
在附图中，信号迹线和时序图(包括具有相同基础号的附图组，诸如具有相同基础号5的图5A-图5E)绘制成具有大致相同的时间标尺并且竖直对齐。因此，附图(或具有相同基础号的附图组)中的信号的大致同时状态是竖直对齐的。本文的信号迹线图绘制成具有代表性和近似波形形状。除非对电路操作的描述很重要，否则未示出通过电路元件的信号延迟。
图1是示例隔离电路100的框图。标记为“数据输入”的输入线路102耦合到发射器101的输入。发射器101的差分输出分别耦合到标记为TXP的线路104和标记为TXM的线路106。线路104和线路106还分别耦合到电容器105和电容器107。电容器105和电容器107的相对极板分别经由标记为RXP的线路106和标记为RXM的线路108耦合到接收器103的差分输入。电容器105和电容器107是发射器101与接收器103之间的隔离势垒的一部分。在其他示例中，可以使用电容器、变压器、光学耦合器或其组合来构造隔离势垒。接收器103的输出耦合到标记为“数据输出”的线路112。在该示例中，线路102和线路112上的信号是具有表示二进制值“1”和“0”的“高”电压电平(level)和“低”电压电平的逻辑信号。隔离电路的数据输入信号和数据输出信号通常与数据传输标准兼容。
图2A-图2D(统称为“图2”)是示出图1的示例隔离电路100的操作的一组信号迹线和时序图。标记为“数据输入”的图2A的迹线201对应于线路102(图1)上的信号。迹线201示出了低到高转变202，接着是高到低转变204。在大致时间t0处发生低到高转变202。在大致时间t4处发生高到低转变204。在图2B和图2C中分别标记为“TXP”和“TXM”的图2B和图2C的迹线203和迹线205分别对应于线路104和线路106(图1)上的信号。发射器101(图1)将线路102(图1)上的上升沿编码为线路104和线路106(图1)上的两个连续振荡脉冲串(“双脉冲串”)。图2B和图2C示出了该双脉冲串209。双脉冲串209的第一脉冲串在大致时间t1处开始。双脉冲串209的第二脉冲串在大致时间t2处开始。发射器101(图1)将线路102(图1)上的信号的下降沿编码为一个振荡脉冲串(“单脉冲串”)。图2B和图2C示出了该单脉冲串213处于大致时间t5。双脉冲串209和单脉冲串213是用于隔离电路的示例编码方案。隔离电路还采用各种其他编码方法以用于转变，诸如线路102(图1)上的那些转变。
如上所述，发射器101的输出是差分的。因此，线路106(图1)上的信号波形大致为线路104(图1)上的信号的反转。线路104和线路106(图1)上的振荡脉冲串大致同时发生。
本文中的术语“脉冲串”描述了一种短暂振荡，其中正常处于大致固定的静态电压的信号经历高于和低于所述静态电压的若干电压转变。当脉冲串完成时，信号的电压返回到大致静态的电平。术语脉冲串在本文中也用于描述在差分信号上发生的大致同时脉冲串。例如，单脉冲串213包括在图2B和图2C的迹线203和迹线205上发生的信号。发生单脉冲串和双脉冲串经历的时间量小于由发射器101(图1)编码的信号的脉冲宽度。
电容器105和电容器107(图1)大致同等地影响线路104和线路106(图1)上的振荡脉冲串。因此，线路110(图1)上的振荡脉冲串大致为线路108(图1)上的振荡脉冲串的反转。线路108和线路110(图1)上的脉冲串大致同时发生。为了简化说明，图2未示出线路108和线路110(图1)上的信号，并且本文不进一步描述这些信号。
接收器103(图1)组合线路108和线路110(图1)上的信号以减小共模噪声。接收器103还检测线路108和线路110(图1)上的振荡脉冲串。当接收器103在线路108和线路110(图1)上检测到双脉冲串时，接收器103在线路112(图1)上输出高电平。当接收器103在线路108和线路110(图1)上检测到单脉冲串时，接收器103在线路112(图1)上输出低电平。标记为“数据输出”的图2D的迹线207对应于线路112(图1)上的信号。因此，在大致时间t3处发生的图2D的迹线207中示出的上升沿208对应于双脉冲串209。而且，在大致时间t6处发生的图2D的迹线207中示出的下降沿210对应于单脉冲串213。因此，隔离电路100(图1)在线路112(图1)上重新生成在线路102(图1)上接收的逻辑电平转变。
隔离电路通常在接收器输入处采用滤波以改善共模噪声降低。这种滤波可能导致信号损失。为了克服这种信号损失，隔离电路可以包括消耗大量电力的灵敏接收器电路。这些接收器通常在线路102(图1)上没有接收到转变的时间段期间连续操作，从而导致高能量消耗。
图3是示例隔离电路300的框图。在图3中，标记为“数据输入”的线路302耦合到输入逻辑电路303的数据输入。线路302和标记为“数据输出”的线路309耦合到图3外部的电路。这些外部电路的示例包括微处理器、用于传感器的模拟前端、以及用于设备(诸如阀和马达)的控制器。输入逻辑电路303的输出耦合到线路304。标记为“TXIN”的线路304耦合到差分发射器301的输入。发射器301的正差分输出耦合到标记为“TXP”的线路306。线路306还耦合到电容器305的一个极板。电容器305的相对极板耦合到线路310。发射器301的负差分输出耦合到标记为“TXM”的线路308。线路308还耦合到电容器307的一个极板。电容器307的相对极板耦合到线路312。因此，线路306和线路308是差分对，其分别非导电地耦合到也是差分对的线路310和线路312。电容器305和电容器307形成将发射(TX)功能和接收(RX)功能分开的隔离元件的部分。其他装置(诸如变压器和光学耦合器)可以用于提供隔离功能。线路310和线路312分别耦合到开关313和开关315的信号输入。在示例中，晶体管或其他部件实现这些开关。开关313和开关315的信号输出分别耦合到线路314和线路316。线路314和线路316还分别耦合到接收器327的正差分输入和负差分输入。接收器327的输出耦合到线路318。线路318还耦合到输出逻辑电路311的输入。输出逻辑电路311的数据输出耦合到标记为“数据输出”的线路309。输出逻辑电路311的待机控制输出耦合到标记为“待机”的线路328。线路328还耦合到唤醒逻辑电路319的输入。
线路310和线路312分别耦合到前置放大器321和前置放大器331的输入。前置放大器321和前置放大器331的输出分别耦合到线路322和线路332。标记为“PAOUTM”和“PAOUTP”的线路322和线路332还分别耦合到施密特触发器电路323和施密特触发器电路333的输入。施密特触发器电路323和施密特触发器电路333的输出分别耦合到线路324和线路334。标记为“WUST OUTP”和“WUST OUTM”的线路324和线路334还分别耦合到缓冲器325和缓冲器335的输入。缓冲器325和缓冲器335的输出分别耦合到线路326和线路336。标记为“WURX OUTM”和“WURX OUTP”的线路326和线路336还耦合到唤醒逻辑电路319的输入。唤醒逻辑电路319的输出耦合到线路320。标记为“唤醒”的线路320还耦合到接收器327的使能输入和开关313和开关315的控制输入。唤醒控制器317包括前置放大器321和前置放大器331、施密特触发器电路323和施密特触发器电路333、缓冲器325和缓冲器335，以及唤醒逻辑电路319。唤醒控制器317针对唤醒信号监测线路310和线路312，如下面进一步说明的。发射部分341是电路300的发射部分。接收部分343是电路300的接收部分。隔离电容器305和隔离电容器307位于组345中。在一个示例中，发射部分341是集成电路或混合封装件。在另一个示例中，接收部分343是集成电路或混合封装件。在其他示例中，隔离电容器组345在单独封装件中，或者在集成电路上或混合封装件中与发射部分341或接收部分343或两者集成。其他示例可以使用被集成为发射部分或接收部分或两者的一部分的变压器或光学耦合器来实现隔离。
图3的示例可以是图3的电路300外部的两个电路(诸如工业应用中的传感器以及微处理器)之间的通信路径的一部分。在耦合到图3的电路300的两个外部电路中，发送数据的电路耦合到线路302“数据输入”，并且接收数据的电路耦合到线路309“数据输出”。图3外部的电路之间的双向通信将采用示例布置的两个或更多个实例。例如，微处理器可以将数据发送到传感器以配置传感器并控制通信协议。同样在该示例中，传感器将测量数据(诸如温度)发送到微处理器。在该示例中，示例布置的一个实例用于将数据从微处理器发送到传感器，并且示例布置的第二实例用于将数据从传感器发送到微处理器。可以采用示例布置的附加实例以用于单独的控制信号，诸如“请求发送”信号和“清除发送”信号。通信协议通常采用如上所述的分组(和/或帧)，其可以包括数据有效载荷位。数据有效载荷的示例是对应于温度测量的数字词。通信协议可以包括在一个分组的结束与下一个分组的开始之间的“分组间时延”。图3的示例独立于分组内容和结构起作用，只要在唤醒与实际分组之间确保足够的时间即可。而且，示例布置可以用于具有不同类型协议栈的系统或不采用协议栈的系统。不采用分组、帧或类似数据结构的系统可以采用示例布置。
为了减小平均功耗，隔离电路300在线路302“数据输入”上没有转变时(诸如在分组间时延或超时期间)进入低功率状态(“待机”状态)。隔离电路300可以通过更频繁地(诸如在线路302上的每个转变之间)进入待机状态来进一步减小平均功耗。当隔离电路300处于待机状态时，它在接收到线路302上的下一个转变时返回到正常的较高功率操作。为了实现转变到待机状态的功能，输出逻辑电路311(图3中标记为“输出逻辑”)包括超时电路(未示出)。可以在没有超时电路的情况下实现替代的示例布置。在至少一个示例中，唤醒逻辑电路319(图3中标记为“唤醒逻辑”)在线路302上的每个转变之后提供用于进入待机状态的信号。
当隔离电路300在线路302上没有接收到任何转变持续大致一定量的时间(本文称为“超时时段”)时，超时电路将隔离电路300置于待机状态。在隔离电路300的至少一个示例实施方式中，超时时段小于通信协议的分组间时延。因此，隔离电路300在分组之间以及在隔离电路300未接收待转移的数据的其他较长时间段期间进入待机状态。在附加的示例中，隔离电路300被实现为独立于分组间时延并且在没有分组间时延的情况下实现系统时进入待机状态。
通过示例布置的超时和待机功能来启用从错误状况的恢复。多种通信协议通过重传数据分组或忽略具有错误的分组并等待新分组来从错误状况中恢复。利用此类错误恢复方法，分组间时延通常在新分组的这种重传或传输之前发生。因此，在超时时段小于如上所述的分组间时延的情况下，隔离电路300将在协议错误之后进入待机状态。在线路302上的每个转变之间进入待机状态的示例布置也将在协议错误之后的分组间时延期间进入待机状态。在处于待机状态时，隔离电路300响应线路302上的下一个转变并在线路309上重新生成对应沿。因此，系统错误恢复功能按照预期操作。本文描述的示例布置不检测错误并且不解决错误，检测错误和解决错误通常是更高级协议的功能。
在采用超时电路的一些示例布置中，超时时段是固定的并且不能改变。在其他示例布置中，超时时段是可修改的。示例包括在制造系统时将超时时段设置为固定值或者在系统操作期间修改超时时段。
耦合到线路302和线路309的示例外部电路包括用于串行数据位的各种编码方法，诸如曼彻斯特编码、双极编码、单极编码、归零、以及非归零(NRZ)编码或其组合。可以通过一种或多种编码方法实现按预期起作用的替代的示例布置。如本文所述的隔离电路300基于以下编码，其中线路302和线路309上的电压对于低逻辑状态大致为零并且对于高逻辑状态为正电压。对于采用与示例布置的特定实施方式的电压范围不同的电压范围的编码方法，附加电路(未示出)可以包括在替代的示例布置中或者在修改线路302和线路309上的电压范围的系统中。
本文描述的示例布置在线路309上重新生成线路302上接收的逻辑电平转变(或沿)。线路309上重新生成的沿与线路302上接收的对应沿具有相同的方向(高到低和低到高)。重新生成的沿也具有与对应的接收的沿大致相同的沿之间的时间间隔。因此，示例布置将通过各种编码方法按照预期起作用。替代的示例布置重新生成在线路302上接收的数据，使得编码在线路309上不同。
一些编码方法采用两个以上的电压状态。示例编码方法采用三个电压状态，它们是：高电平电压、低电平电压和中间电压。一些编码方法使用中间电压作为空闲状态。一些编码方法在低电平电压与高电平电压之间的转变期间返回中间电压持续短时段。为了利用此类编码方法进行操作，附加电路被包括在系统中或被包括在执行编码转换的替代的示例布置中。对于采用电流回路的系统，采用外部电路或替代的示例布置内的附加电路，使得隔离电路通过电流回路按照预期操作。
图4是一组时序图和波形图400。图5A-图5E(统称为“图5”)是波形图。图4和图5的时序图和波形图示出了在操作中图3的示例的选定线路上的信号。下面描述图4和图5的时序图和波形图。
在操作中，示例隔离电路300(图3)如下所述的那样起作用。当隔离电路300处于待机状态时，线路320(“唤醒”)(图3)上的信号为低。线路320(图3)上的低信号禁用接收器327并断开开关313和开关315(图3)(“休眠模式”)。
迹线401(“数据输入”)对应于线路302(图3)上的信号。迹线401上的事件411对应于在大致时间t0发生的线路302(图3)上的转变。当发生这种转变时，隔离电路300(图3)处于待机状态。当发生事件411时，输入逻辑电路303(图3)生成在大致在时间t0处开始的唤醒脉冲421。(为了简化说明，本文没有描述通过输入逻辑电路303的延迟。)迹线402是标记为“TXIN”的信号并且对应于线路304(图3)上的信号。发射器301(图3)响应于该唤醒脉冲在线路306和线路308(图3)上大致同时生成差分脉冲。图5A示出了迹线501上的脉冲502作为线路306(图3)上的脉冲的示例。线路308(图3)上的脉冲是脉冲502的相反极性。为了简化说明，未示出线路308上的脉冲。与差分信令一样，线路308上的信号大致是在大致相同的时间发生的线路306上的信号的反转。为了简化说明，本文仅详细描述从发射器301(图3)的输出到接收器327(图3)的输入以及到唤醒逻辑电路319(图3)的输入的差分路径中的一个。与差分电路和信令一样，两个差分路径表现为类似地具有反转的电压和大致相同的时序。
响应于脉冲502，电容器305的阻抗结合前置放大器321(图3)的输入阻抗导致了迹线503上示出的脉冲504。标记为“PAINP”的迹线503对应于线路310(图3)上的信号。如上所述，开关313(图3)是断开的。因此，接收器327(图3)的输入阻抗不影响线路310(图3)上的信号。在图3的示例中，图3的前置放大器321和前置放大器331是电流不补偿型(current-starved)反相放大器，其在空闲时消耗低功率(在其他示例中，可以使用其他类型的放大器)。响应于脉冲504，前置放大器321生成迹线505上的脉冲506。标记为“PAOUTM”的迹线505对应于线路322(图3)上的信号。施密特触发器电路323(图3)响应于脉冲506生成脉冲508。迹线507对应于线路324(图3)上的信号。缓冲器325(图3)使线路324上的信号反相，从而生成迹线509上的脉冲510。在图5中标记为“WURX OUTM”的迹线509对应于线路326(图3)上的信号。所示出的波形是如上所述的图3的各种线路上的信号的大致表示，但(对于示例布置的特定实施方式)线路310和线路312上的信号波形可以与图5B和图5C的图示显著不同。图5中表示的信号的初始转变被示为发生在图5中标记为t0的时间。通过图3的电路元件的延迟将导致图5B-图5E所示的信号的初始转变发生在图5的时间t0之后。此类延迟取决于特定应用中的示例布置的实施方式并且为了简化说明在本文中不进行描述。
因为如上所述，来自发射器301(图3)的在线路326和线路336(图3)上生成信号的路径中的电路是差分的，所以缓冲器335(图3)在线路336上生成大致等于脉冲510的反转的脉冲。这些线路上的这两个脉冲大致同时发生。
响应于509WURX OUTM上的脉冲510，并且与线路336(图3)上的反转脉冲大致同时，唤醒逻辑电路319(图3)在线路320(图3)上输出上升沿。图4示出了线路320(图3)上的该上升沿431。在大致时间t1处发生上升沿431(图4)。线路320(图3)上的信号对应于迹线403(图4中标记为“唤醒”)。当线路320上的信号为高电平时，开关313和开关315(图3)闭合并且接收器327(图3)启用(“唤醒模式”)。基于上文描述的隔离电路300(图3)的功能，线路320(图3)上的上升沿431响应于线路302(图3)上的脉冲502，图4将所述脉冲502示为迹线402的脉冲421。
而且，为了生成如上所述的唤醒脉冲，输入逻辑电路303(图3)对线路302(图3)上接收的上升沿和下降沿进行编码以提供编码的传输。通过线路304(图3)上的两个脉冲对线路302(图3)上的上升沿进行编码。通过线路304(图3)上的一个脉冲对线路302(图3)上的下降沿进行编码。例如，两个脉冲425将上升沿编码为在线路302(图3)上接收的迹线401(在图4中标记为数据输入)的事件411。脉冲425在大致时间t2处开始(图4)。输入逻辑电路303施加从线路302(图3)上的对应事件411到这两个脉冲425的延迟423。延迟423大致是时间t0与t2之间的差值(图4)。迹线402(图4中的TXIN)示出了单脉冲事件427的示例，所述单脉冲事件427对在线路302(图3)上接收的迹线401(图4)的下降沿413进行编码。在大致时间t5处发生下降沿413(图4)。单脉冲事件427在大致时间t6处发生(图4)。单脉冲事件427的前沿从线路302(图3)上的对应下降沿413延迟。该延迟的示例是延迟424(图4)。延迟424大致是时间t5与t6之间的差值(图4)。延迟423和延迟424在本文中被称为“编码延迟”。
下降沿413(在迹线401上，图4中的数据输入)不引起在迹线402(图4中的TXIN)上的信号上生成唤醒脉冲。然而，在线路302(图3)上的每个转变之间进入待机状态的替代的示例布置将为迹线401上的所有转变(包括下降沿413)生成唤醒脉冲。对于此类替代的示例布置，迹线402上的唤醒脉冲大致紧接在迹线401上的对应转变后发生。例如，由于下降沿413(图4)而在迹线401上发生的唤醒脉冲将在大致时间t5(图4)处发生。
上文描述的在线路302(图3)上的上升沿和下降沿之后的编码延迟具有约束。对于唤醒脉冲421(在图4中的迹线402TXIN上)的情况，编码延迟423(图4)必须足以使开关313和开关315(图3)闭合并且足以使接收器327(图3)在编码延迟423结束(大致时间t2)之前能够被启用。对于在线路302(图3)上的转变之后没有生成唤醒脉冲的情况，可以实现示例布置以用于使编码延迟大致等于生成唤醒脉冲的情况下的编码延迟。因此，延迟424(图4)可以大致等于延迟423(图4)。
在图3的示例中，耦合到线路314和线路316(图3)的接收器327(图3)的输入阻抗是电感性的。当开关313(图3)闭合时，电容器305(图3)和接收器327的电感性输入阻抗耦合到线路314并形成高通滤波器。类似地，当开关315(图3)闭合时，电容器307(图3)和接收器327的电感性输入阻抗耦合到线路316(图3)并形成高通滤波器。因此，当发射器301(图3)在线路306和线路308(图3)上生成电压转变时，耦合到线路314和线路316(图3)的接收器327(图3)的输入处的信号是衰减振荡(或者振铃)。例如，响应于脉冲425的四个沿(在图4中的迹线402TXIN上)，发射器301(图3)在其耦合到线路306和线路308(图3)的差分输出上生成四个对应的电压转变。由于线路306和线路308上的这些电压转变，在接收器327的耦合到线路314和线路316(图3)的差分输入上发生振铃脉冲串。在该示例中，事件455(在图4中标记为RXINP的迹线405上)示出了接收器327的输入处的四个振铃脉冲串。迹线405(图4)对应于线路314(图3)上的信号。与事件455(图4)的振铃脉冲串的发生大致同时地在线路316(图3)上发生四个振铃脉冲串。线路316上的振铃脉冲串相对于线路314(图3)上的事件455(图4)反转。为了简化说明，在本文中未示出线路316(图3)上的信号。迹线402(图4中标记为TXIN)的事件427和迹线405(图4)的事件457示出了在线路304(图3)上发生的单个脉冲的类似示例(为了简化说明，在本文中未描述)。
接收器327(图3)组合在其耦合到线路314和线路316(图3)的差分输入上接收的信号。差分地组合这些信号显著减小了共模电压瞬变(该功能称为共模瞬变抗扰度(CMTI))。接收器327还执行诸如包络检测的功能以识别振铃脉冲串。当接收器327检测到振铃脉冲串时，接收器327反转线路318(图3)上的输出电压。例如，事件455和事件457中示出的振铃脉冲串(在图4中的迹线405RXINP上)分别导致在迹线407(在图4中标记为“RXOUT”)的事件475和事件477中示出的电压转变。事件475和事件477分别在大致时间t3和大致时间t7处开始。迹线407(图4)对应于线路318(图3)上的信号。在该示例中，事件475和事件477的脉冲分别是重新生成的脉冲425和脉冲427。在检测到振铃脉冲串之后，接收器327(图3)在线路318(图3)上生成转变。例如，事件455的第一振铃脉冲串在时间t3处大致完成(图4)。同样在大致时间t3处，接收器327在线路318(图3)上生成转变，如迹线407(图4中的RXOUT)所示。对于特定应用中的示例布置的实施方式，接收器可以在振铃脉冲串完成之前检测振铃脉冲串。
当输出逻辑电路311(图3)在线路318(图3)上接收一组两个脉冲时，输出逻辑电路311(图3)在线路309(图3)上输出逻辑高。当输出逻辑电路311在线路318(图3)上接收单个脉冲时，输出逻辑电路311在线路309(图3)上输出逻辑低。线路309(图3)上的信号对应于迹线409(图4)中标记为“数据输出”的信号。迹线407(图4中的RXOUT)中的事件475的两个脉冲导致输出逻辑电路311生成在迹线409(图4中的数据输出)中标记为事件495的上升沿。在大致时间t4处发生事件495(图4)。迹线407(图4)中的事件477的单个脉冲导致输出逻辑电路311生成在迹线409(图4)中标记为事件497的下降沿。在大致时间t8处发生事件497(图4)。迹线409(图4中的数据输出)(对应于线路309(图3)上的信号)中示出的转变序列是迹线401(图4中的数据输入)(对应于线路302(图3)上的信号)中示出的重新生成的转变序列。
为了区分单个脉冲(诸如图4中的迹线407RXOUT的事件477)与一组两个脉冲中的一个脉冲(诸如迹线407(图4中的RXOUT)的事件475中的第一脉冲)，输出逻辑电路311针对一组两个脉冲采用大致的“最大时间限制”。该最大时间限制的两个示例对应于时间段491和时间段493(图4)。当在该信号上的不活动时段后在线路318(迹线407(图4))上发生上升沿时，最大时间限制开始。因此，时间段491和时间段493的最大时间限制分别在时间t3和时间t7开始。不活动时段取决于特定应用中的示例布置的实施方式。在最大时间限制内发生两个脉冲指示将在线路309(图3)上输出上升沿。在最大时间限制内发生单个脉冲指示将在线路309(图3)上输出低电平。例如，在时间段493(图4)内，在线路318(图4中的迹线407RXOUT)上仅发生一个脉冲。因此，输出逻辑电路311(图3)在线路309(图3)上输出对应于迹线409(图4中的数据输出)上的事件497的低电平。
当输入逻辑电路303(图3)没有在线路302(图3)上接收到转变达大于超时时段(如上所述)的时间时，输入逻辑电路303进入待机状态。对于在没有超时电路的情况下实现的替代的示例布置，输入逻辑电路303(图3)大致紧接在完成对线路302(图3)上的最近转变的编码之后进入待机状态。对于这种替代的示例布置，输入逻辑电路303在线路304(图4中的迹线402TXIN)上的脉冲425完成时(诸如大致时间t4)进入待机状态。该事件示出了对线路302(图3)上的转变的编码，所述转变被示为迹线401(图4)的事件411。例如，对于在通过或未通过超时电路实现的布置，在处于待机状态时，当输入逻辑电路303在线路302(图3)上接收到下一转变时，输入逻辑电路303退出待机状态并在线路304(图3)上生成唤醒脉冲，如上所述。
当输出逻辑电路311(图3)没有在线路318(图3)上接收到脉冲达大于超时时段(如上所述)的时间时，输出逻辑电路311在线路328上输出脉冲(图3)。对于未通过超时电路实现的替代的示例布置，输出逻辑电路311(图3)大致紧接在线路309(图3)上生成转变之后(诸如在时间t4(图4))在线路328上输出脉冲。对于通过或未通过超时电路实现的示例布置，响应于在线路328(图3)上接收到脉冲，唤醒逻辑电路319在线路320(图3)上输出低电平。当线路320上的电压转变为低电平时，接收器327被禁用并且开关313和开关315断开。在被禁用时(“休眠模式”)，接收器327处于低功耗状态。当输入逻辑电路303(图3)响应于线路302上的下一个转变而在线路304上生成下一个唤醒脉冲时，重复上文描述的隔离电路300(图3)的功能。
在另一个示例布置中，在线路320(图3中的唤醒)上的信号为高时，唤醒控制器317的电路进入低功率状态。对于这种示例布置，唤醒逻辑电路319的一部分保持有效以在线路320上维持高电平并响应线路328(图3)上的信号。
输出逻辑电路311(图3)和输入逻辑电路303(图3)所采用的超时时段可以大致相等或不同，这取决于示例布置的特定实施方式的特性。对于通过或未通过超时电路实现的另一个示例布置，唤醒逻辑电路319(图3)包括用于防止“死锁(dead lock)”状况的电路(未示出)。当输入逻辑电路303在输出逻辑电路311在线路328上生成脉冲之前生成唤醒脉冲时，可能发生示例死锁状况。潜在的死锁状况和用于防止死锁状况的方法取决于特定应用中的示例布置的实施方式。
如上所述，示例布置可以通过在线路302上没有发生转变时将接收器327置于低功率状态而使用消耗高功率的接收器327(图3)以低平均功耗操作。接收器327的示例配置在被禁用时消耗低功率。这种接收器在启用时消耗高功率，但可以包括高灵敏度检测电路和高效CMTI电路。因此，示例布置可以实现低数据错误率和低平均功耗。例如，在线路302(图3)上的数据速率大致为1,000,000位每秒的情况下，对于一些编码方法，数据脉冲宽度大致为1微秒。对于通过大致100纳秒的“重新生成延迟”实现的示例布置，在该示例中，可以在大致90％的时间内禁用接收器327。因此，与具有连续操作的高功率接收器的隔离电路相比，减小了平均功率。重新生成延迟是在线路302(图3)上接收转变与在线路309(图3)上输出对应的重新生成的转变之间的时间。在多种应用中，线路302上的数据速率显著小于1,000,000位每秒，其中数据脉冲宽度显著大于1微秒。对于这些较长脉冲宽度，可以在90％以上的时间内禁用接收器327以进行附加的功率节省。而且，对于以脉冲串(诸如分组或帧)发送数据(在脉冲串之间存在延迟)的通信，接收器327可以针对一些数据编码方法保持在低功率状态达更高百分比的时间。而且，对于在线路302上针对一系列等效位(诸如一系列“1”位)未发生转变的数据编码方法，接收器可以保持在低功率状态达更高百分比的时间。
图6是包括示例隔离电路的四个实例的电路600的框图。在示例实施方式中，电路600是单个集成电路。在附加的示例实施方式中，电路600包括板或模块上的多个集成电路和/或分立部件。多个集成电路可以封装在单个单元中(诸如堆叠管芯封装或多芯片模块)以便于使用并进一步提高集成。例如，接收电路613、接收电路623、接收电路633(图6中标记为“RX1”、“RX2”和“RX3”)和发射电路641(图6中标记为“TX4”)可以在一个集成电路或混合封装件中，并且发射电路611、发射电路621和发射电路631(图6中标记为“TX1”、“TX2”和“TX3”)和接收电路643(图6中标记为“RX4”)可以在另一个集成电路或混合封装件中。电路600的示例实施方式包括用户限定的半定制集成电路，包括现场可编程门阵列(FPGA)、复杂可编程逻辑装置(CPLD)和专用集成电路(ASIC)。也可以使用定制集成电路。
如下所述，电路600采用与图3所示的电路相对应的电路。隔离电路601、隔离电路602、隔离电路603和隔离电路604对应于图3的电路300的四个实例。发射电路611、发射电路621、发射电路631和发射电路641对应于发射部分341(图3)的四个实例。接收电路613、接收电路623、接收电路633和接收电路643对应于接收部分343(图3)的四个实例。隔离电容器615、隔离电容器625、隔离电容器635和隔离电容器645(图6中标记为“隔离电容器1”、“隔离电容器3”、“隔离电容器3”和“隔离电容器4”)对应于隔离电容器组345(图3)的四个实例。发射电路611、发射电路621、发射电路631和发射电路641的输出分别耦合到线路616、线路626、线路636和线路646。这些线路对应于线路306(图3)。发射电路611、发射电路621、发射电路631和发射电路641的其他输出分别耦合到线路617、线路627、线路637和线路647。这些线路对应于线路308(图3)。线路616、线路626、线路636和线路646还分别耦合到隔离电容器615、隔离电容器625、隔离电容器635和隔离电容器645。线路617、线路627、线路637和线路647分别耦合到隔离电容器615、隔离电容器625、隔离电容器635和隔离电容器645的其他输入。隔离电容器615、隔离电容器625、隔离电容器635和隔离电容器645的输出分别耦合到线路618、线路628、线路638和线路648。这些线路对应于线路310(图3)。隔离电容器615、隔离电容器625、隔离电容器635和隔离电容器645的其他输出分别耦合到线路619、线路629、线路639和线路649。这些线路对应于线路312(图3)。线路618、线路628、线路638和线路648还分别耦合到接收电路613、接收电路623、接收电路633和接收电路643的输入。线路619、线路629、线路639和线路649还分别耦合到接收电路613、接收电路623、接收电路633和接收电路643的其他输入。发射电路611、发射电路621、发射电路631和发射电路641的输入分别耦合到标记为612、622、632和642的线路。这些线路也是图6的电路600的外部输入并且对应于线路302(图3)。接收电路613、接收电路623、接收电路633和接收电路643的输出分别耦合到线路614、线路624、线路634和线路644。这些线路也是图6的电路600的外部输出(标记为“输出1”、“输出2”、“输出3”和“输出4”)并且对应于线路309(图3)。
图6的电路600是四通道隔离电路，其中有3个通道在一个方向上并且有一个通道在相反方向上。隔离电路601、隔离电路602和隔离电路603在一个方向上形成三个通道。隔离电路604在相反方向上形成一个通道。这四个通道的发射电路分别是发射电路611、发射电路621、发射电路631和发射电路641。这些通道的接收电路分别是接收电路613、接收电路623、接收电路633和接收电路643。在图6的示例中，通道的方向性基于电路600的实施方式的各个方面。这些实施方式方面包括集成电路的物理结构以及用于发射电路和接收电路的电源。发射电路611、发射电路621和发射电路631以及接收电路643从一个电源接收电力并且物理地位于集成电路、电路封装件的一侧或位于不同的容器中。接收电路613、接收电路623和接收电路633以及发射电路641从第二电源接收电力，并且位于集成电路、电路封装件的相对侧或位于不同的容器中。在采用图6的电路600的示例系统中，这两个电源由分开的电源供应器提供。在图6的示例中，电路的两侧由绝缘体隔开，所述绝缘体还在隔离电容器615、隔离电容器625、隔离电容器635和隔离电容器645内部的电容器极板之间形成电介质间隙。这些电路中的电容器对应于电容器305和电容器307(图3)的四个实例。可以使用其他方法将接收电路与发射电路隔离，诸如在不同集成电路中实现接收电路和发射电路，其中电容器对应于这些集成电路外部的305和307(图3)。替代方法可以使用变压器或光学耦合器代替隔离电容器。
在图6的电路600的操作中，电路601、电路602、电路603和电路604的组类似于如上所述的图3的电路300起作用。对于特定应用，图6所示的电路的附加电路可以存在于图6的电路600中。这些电路包括电源管理电路、使能电路和复位电路。电路600还可以通过修改一个或多个输入线路(图6中为输入1、输入2、输入3和输入4)和一个或多个输出线路(在图6中为输出1、输出2、输出3和输出4)上的信号的附加电路来实现。该信号修改可以包括电压漂移(translation)。
替代的示例布置包括与上文描述的电路或部件不同的电路或部件。替代的示例布置采用各种方法以用于基于线路302(图3)上的数据信号的活动在全功率与低功率状态之间启用和禁用接收器327(图3)。如图3所示，替代的示例布置包括用于唤醒控制器317(图3)的不同实施方式以将线路310和线路312(图3)上的信号转换为用于唤醒逻辑电路319(图3)的输入信号。
另一个替代性示例包括用于输入逻辑电路303(图3)的不同电路布置以向唤醒逻辑电路319(图3)发信号来启用接收器327(图3)。一种这样的替代性电路布置包括将输入逻辑电路303(图3)耦合到唤醒逻辑电路319(图3)的第二隔离路径。该替代性布置排除了开关313和开关315(图3)以及对电路300的其他对应改变。而且，在该替代的示例布置中，输入逻辑电路303使用附加隔离路径向唤醒逻辑电路319发信号以禁用接收器327(图3)。因此，输出逻辑电路311(图3)不提供确定何时禁用接收器327(图3)的功能。
如上所述，输入逻辑电路303在线路304(图3)上利用脉冲对线路302上的转变进行编码，并且发射器301将这些脉冲的前沿和后沿转换为线路306和线路308(图3)上的振荡。替代的示例布置包括用于将线路302上的转变的发生和方向传送到接收部分343(图3)的其他方法。
替代的示例布置包括附加功能，诸如耦合到外部电路的控制线路，以在诸如加电或发生错误的事件之后将图3的电路300置于待机状态。
在图3的示例中，电容器305和电容器307在发射部分341(图3)与接收部分343(图3)之间提供隔离。替代的示例布置包括除电容器之外的提供非导电耦合的隔离装置(诸如用于隔离的变压器或光学装置)，以及对电路300(图3)的对应改变。
图7A-图7B是示例方法700的流程图。方法700并行地开始于步骤701(图7A)和步骤702(图7B)。步骤701启动发射待机定时器。方法从步骤701转变到步骤703。步骤702禁用接收器并启动接收待机定时器。方法从步骤702转变到步骤731。
参考图7A，步骤703接收信号“数据输入”。方法从步骤703转变到步骤705。
步骤705确定是否在信号“数据输入”上发生转变。如果是，则方法700转变到步骤707。或者，如果在信号“数据输入”上没有发生转变，则方法700转变到步骤703。步骤707生成唤醒命令(参见步骤731)。方法从步骤707转变到步骤709。
步骤709将发射待机定时器设置为零(然而，定时器继续运行)。方法从步骤709转变到步骤711。步骤711提供信号“数据输入”上的类型转变的编码表示(参见步骤703、步骤705、步骤713和步骤715)。信号“数据输入”上的各类型的转变的示例是上升电压沿和下降电压沿。方法从步骤711转变到步骤713。
步骤713接收信号“数据输入”。方法从步骤713转变到步骤715。步骤715确定是否在信号“数据输入”上发生转变。如果是，则方法700转变到步骤709。或者，如果在信号“数据输入”上没有发生转变，则方法700转变到步骤717。步骤717确定发射待机定时器是否指示尚未达到发射空闲时间限制。如果是，则方法700转变到步骤713。或者如果不是，则方法700转变到步骤703。
参考图7B，步骤731确定步骤707是否生成唤醒命令。如果是，则方法700转变到步骤733。或者如果不是，则重复步骤731。在步骤707中生成的唤醒命令是瞬时的，并具有足够时间的持续时间以用于步骤731检测该命令。步骤733启用接收器。方法从步骤733转变到步骤735。
步骤735将接收待机定时器设置为零(定时器继续运行)。方法从步骤735转变到步骤737。
步骤737确定步骤711是否生成编码的数据转变。如果是，则方法700转变到步骤739。在启用时，接收器327(参见步骤702、步骤733和步骤743)检测编码的数据转变的发生并识别通过该编码表示的转变的类型。步骤739生成对应于编码的数据转变的信号“数据输出”上的转变(参见步骤711)。方法从步骤739转变到步骤735。
再次参考图7B中的步骤737，如果步骤711(参见图7A)未生成编码的数据转变，则方法700转变到步骤741。步骤741确定接收待机定时器是否指示尚未达到接收空闲时间限制。如果是，则方法700转变到步骤737。在步骤741处，如果接收待机定时器指示已达到接收空闲时间限制，则方法700转变到步骤743。步骤743禁用接收器，并且方法700转变到步骤731。接收空闲时间限制(参见步骤741)和发射空闲时间限制(参见图7A中的步骤717)可以大致相同或不同，这取决于方法700的特定实施方式的特性。
图7A-图7B的示例所示的步骤的顺序示出了用于执行方法700的一种方法。替代性示例使用不同顺序的步骤，诸如通过颠倒步骤709和711的顺序。
其他替代性示例向方法700提供附加功能，诸如通过用接收发射重置或类似信号并在发生这种重置时转变到步骤703的附加步骤来修改方法700。在其他示例中，附加步骤接收重置或类似信号并转变到步骤743。替代性示例不包括发射待机定时器和接收待机定时器。在该替代性示例中，对方法700进行以下修改：移除步骤701；该方法并行地开始于步骤703和步骤702；移除步骤709；步骤707转变到步骤711；步骤711转变到步骤703；移除步骤713、步骤715和步骤717；从步骤702中移除“启动接收待机定时器”功能；移除步骤735、步骤737、步骤741和步骤743；步骤733转变到步骤739；并且步骤739转变到步骤702。
在所描述的示例布置中可以进行修改，并且在权利要求的范围内可以进行其他示例布置。

Claims (20)

1.一种集成电路，其包括：
接收部分，其用于接收线路上的编码的传输，所述接收部分具有其中所述接收部分能够接收所述编码的传输的唤醒模式，以及其中所述接收部分不能够接收所述编码的传输的休眠模式；以及
唤醒控制器，其用于针对唤醒信号监测所述线路并且在所述唤醒控制器接收到所述唤醒信号时向所述接收部分提供信号以致使所述接收部分进入所述唤醒模式。
2.根据权利要求1所述的集成电路，其中所述接收部分被配置成在进入所述唤醒模式后的超时时段之后进入所述休眠模式。
3.根据权利要求1所述的集成电路，其中所述接收部分被配置成在接收到所述编码的传输之后进入所述休眠模式。
4.根据权利要求1所述的集成电路，其中所述唤醒控制器包括耦合到线路的至少一个前置放大器和耦合到所述前置放大器的输出的至少一个施密特触发器电路。
5.根据权利要求1所述的集成电路，其中所述接收部分包括至少一个开关以在所述接收部分处于所述休眠模式时将所述接收部分与所述线路解耦。
6.根据权利要求1所述的集成电路，其中所述接收部分包括输出逻辑电路，以用于在所述接收部分处于所述唤醒模式时接收耦合到所述线路的接收器的输出，所述输出逻辑电路被耦合以将由所述接收部分接收的编码的传输解码。
7.根据权利要求1所述的集成电路，其中所述线路非导电地耦合到发射部分。
8.根据权利要求1所述的集成电路，其中所述线路是差分对。
9.一种信号隔离电路，其包括：
发射部分，其用于接收输入并在线路上发射唤醒信号，并且然后在所述线路上发射与所述输入相对应的编码的传输；
接收部分，其用于接收所述线路上的编码的传输，所述接收部分具有其中所述接收部分能够接收所述编码的传输的唤醒模式，以及其中所述接收部分不能够接收所述编码的传输的休眠模式；以及
唤醒控制器，其用于针对唤醒信号监测所述线路并且在所述唤醒控制器接收到所述唤醒信号时向所述接收部分提供信号以致使所述接收部分进入所述唤醒模式。
10.根据权利要求9所述的信号隔离电路，其中所述接收部分被配置成在进入所述唤醒模式后的超时时段之后进入所述休眠模式。
11.根据权利要求9所述的信号隔离电路，其中所述接收部分被配置成在接收到所述编码的传输之后进入所述休眠模式。
12.根据权利要求9所述的信号隔离电路，其中所述唤醒控制器包括耦合到所述线路的至少一个前置放大器和耦合到所述前置放大器的输出的至少一个施密特触发器电路。
13.根据权利要求9所述的信号隔离电路，其中所述接收部分包括至少一个开关以在所述接收部分处于所述休眠模式时将所述接收部分与所述线路解耦。
14.根据权利要求9所述的信号隔离电路，其中所述接收部分包括输出逻辑电路，以用于在所述接收部分处于所述唤醒模式时接收耦合到所述线路的接收器电路的输出，所述输出逻辑电路被耦合以将由所述接收器电路接收的编码的传输解码。
15.根据权利要求9所述的信号隔离电路，其中所述线路非导电地耦合到所述发射部分。
16.根据权利要求9所述的信号隔离电路，其中所述线路是差分对。
17.一种方法，其包括：
在发射部分处接收输入信号；
响应于所述输入信号在线路上提供第一唤醒信号；
在唤醒控制器处接收所述线路上的所述第一唤醒信号；
向接收部分提供第二唤醒信号，所述接收部分响应于所述第二唤醒信号从休眠模式唤醒；
在所述线路上将对应于所述输入信号的编码的传输从所述发射部分传输到所述接收部分；以及
在所述接收部分处接收所述编码的传输，并对所述编码的传输进行解码。
18.根据权利要求17所述的方法，其中所述线路非导电地耦合所述接收部分和所述发射部分。
19.根据权利要求17所述的方法，其中所述编码的传输包括振铃脉冲串。
20.根据权利要求17所述的方法，其中所述编码的传输对所述输入信号的上升沿和下降沿进行编码。
CN201811630422.1A 2017-12-30 2018-12-29 信号隔离电路 Pending CN109995347A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/859,419 2017-12-30
US15/859,419 US10320589B1 (en) 2017-12-30 2017-12-30 Signal isolation circuit

Publications (1)

Publication Number Publication Date
CN109995347A true CN109995347A (zh) 2019-07-09

Family

ID=66767735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811630422.1A Pending CN109995347A (zh) 2017-12-30 2018-12-29 信号隔离电路

Country Status (2)

Country Link
US (1) US10320589B1 (zh)
CN (1) CN109995347A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10601614B1 (en) * 2018-09-24 2020-03-24 Texas Instruments Incorporated Methods, apparatus, and systems to increase common-mode transient immunity in isolation devices
TWI702780B (zh) 2019-12-03 2020-08-21 財團法人工業技術研究院 提升共模瞬變抗擾度的隔離器及訊號產生方法
DE102020110984A1 (de) * 2020-04-22 2021-10-28 Infineon Technologies Ag Bus-transceiver

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047380A (en) * 1995-09-19 2000-04-04 Microchip Technology Incorporated Microcontroller wake-up function having an interleaving priority scheme for sampling a plurality of analog input signals
CN1898867A (zh) * 2003-12-23 2007-01-17 密克罗奇普技术公司 唤醒复位电路
US20070140199A1 (en) * 2002-02-25 2007-06-21 Palm, Inc. Power saving in multi-processor device
US20100329363A1 (en) * 2009-06-25 2010-12-30 Avago Technologies Ecbu (Singapore) Pte. Ltd. Wake-Up Circuits, Devices and Methods for Galvanic Isolators
US8368424B1 (en) * 2011-03-01 2013-02-05 Lattice Semiconductor Corporation Programmable logic device wakeup using a general purpose input/output port

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033457A (ko) * 1997-12-15 2001-04-25 인텔로지스 전력회선 교환 프로토콜을 위한 방법 및 장치
US6297729B1 (en) * 1999-03-29 2001-10-02 International Business Machines Corporation Method and apparatus for securing communications along ac power lines
US6459376B2 (en) * 1999-07-29 2002-10-01 Micron Technology, Inc. Radio frequency identification devices, remote communication devices, wireless communication systems, and methods of indicating operation
US6671660B2 (en) * 2001-04-19 2003-12-30 Onwafer Technologies, Inc. Methods and apparatus for power control
JP3807407B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
US20050076254A1 (en) * 2003-10-01 2005-04-07 Robinson Michael A. Sleep recovery circuit and method
US9250685B2 (en) * 2012-11-05 2016-02-02 Comcast Cable Communications, Llc Remotely waking a sleeping device using a wake configuration file

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047380A (en) * 1995-09-19 2000-04-04 Microchip Technology Incorporated Microcontroller wake-up function having an interleaving priority scheme for sampling a plurality of analog input signals
US20070140199A1 (en) * 2002-02-25 2007-06-21 Palm, Inc. Power saving in multi-processor device
CN1898867A (zh) * 2003-12-23 2007-01-17 密克罗奇普技术公司 唤醒复位电路
US20100329363A1 (en) * 2009-06-25 2010-12-30 Avago Technologies Ecbu (Singapore) Pte. Ltd. Wake-Up Circuits, Devices and Methods for Galvanic Isolators
US8368424B1 (en) * 2011-03-01 2013-02-05 Lattice Semiconductor Corporation Programmable logic device wakeup using a general purpose input/output port

Also Published As

Publication number Publication date
US20190207786A1 (en) 2019-07-04
US10320589B1 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
CN109995347A (zh) 信号隔离电路
US20140211862A1 (en) Usb isolator integrated circuit with usb 2.0 high speed mode and automatic speed detection
US9276621B2 (en) Method and apparatus for differential communications
CN103106168B (zh) 串口自动保护电路
JP5363566B2 (ja) 高速データ伝送方法および対応する装置
US20150254206A1 (en) Communication Bus with Zero Power Wake Function
CN103164374A (zh) 基于输入信号频率范围对usb 3.0信号调节器中的去加重水平进行自适应实时控制
CN1773995B (zh) 用于数据通信设备中的自动协商的系统和方法
US8660125B2 (en) Node device, integrated circuit and control method in ring transmission system
WO2004045181A2 (en) System, method and device for autonegotiation
CN101226672A (zh) 一种通讯控制报警装置
US20150146744A1 (en) Automatic configuration of a repeater
RU2511429C2 (ru) Приемопередатчик последовательного интерфейса с элементом гальванической развязки
CN201467138U (zh) 一种基于动态信道估计的双模式通信控制器
CN203535935U (zh) 液晶显示模块的控制电路和控制系统
US8416717B2 (en) Signals communication apparatus
US20210336817A1 (en) Communication control device and transceiver for a user station of a serial bus system, and method for communicating in a serial bus system
RU109621U1 (ru) Микросхема интегральная цифровая с трансформаторной развязкой
CN201393232Y (zh) 使用新型cmi编码的总线通讯电路
CN103209068B (zh) 一种全双工信号传输电路、信号传输方法
JP2005513872A (ja) データの双方向伝送のための方法及び装置
CN101764664B (zh) 具有错误检测报警功能的pcm信号监测装置及其错误检测报警的方法
CN201584967U (zh) Asi中继模块
CN112202573B (zh) 一种二线制的供电、组网通信系统
US11637724B2 (en) Coding schemes for communicating multiple logic states through a digital isolator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination