CN101834126B - 一种低温多晶硅薄膜材料 - Google Patents
一种低温多晶硅薄膜材料 Download PDFInfo
- Publication number
- CN101834126B CN101834126B CN 201010112041 CN201010112041A CN101834126B CN 101834126 B CN101834126 B CN 101834126B CN 201010112041 CN201010112041 CN 201010112041 CN 201010112041 A CN201010112041 A CN 201010112041A CN 101834126 B CN101834126 B CN 101834126B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- metal
- thin film
- film material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种低温多晶硅薄膜材料,其特征在于,其自下而上顺序地包括:衬底;具有凹槽结构的第一阻挡层;金属诱导层;第二阻挡层和多晶硅层。本发明的多晶硅薄膜材料能够有效控制诱导金属向非晶硅层扩散的方向和速率,提高多晶硅晶化质量。
Description
技术领域
本发明属于显示器领域,尤其涉及一种用于制造有源矩阵显示器的低温多晶硅薄膜材料。
背景技术
目前有源矩阵显示器件所采用的薄膜晶体管(TFT)技术大致存在两种:非晶硅薄膜TFT和多晶硅薄膜TFT。非晶硅薄膜TFT工艺成熟并相对简单,成品率高,成本低。TFT的特性主要通过电子迁移率的值来评价,而非晶硅薄膜TFT的电子迁移率大约为1cm2/Vs且非晶硅器件的稳定性较差,这使之难以满足快速开关的彩色时序液晶显示、电流驱动的有机发光二极管显示和其它集成型显示的要求。多晶硅薄膜TFT的电子迁移率大约为100cm2/Vs左右,因此在制造高性能的LCD和OLED时,均采用多晶硅薄膜TFT。
通常,多晶硅薄膜TFT按照如下的步骤来制造:在玻璃或者石英等透明基板上沉积非晶硅并使之晶化,形成栅极氧化膜和栅极,然后在源极和漏极中注入掺杂剂后形成绝缘层,从而制造多晶硅薄膜TFT。其中非晶硅薄膜晶化为多晶硅薄膜是主要工艺,有高温工艺和低温工艺之分。高温晶化工艺指在600℃以上结晶的工艺,要求衬底为石英材料,价格昂贵。低温晶化工艺指低于600℃温度下的结晶工艺,适用于普通玻璃,价格低廉,是非晶硅晶化的主要研究领域。目前可以在低温下短时间内形成多晶硅薄膜的低温多晶硅工艺包括:准分子激光退火工艺、急速热处理法和金属诱导晶化法(MIC)。
已知的金属诱导晶化薄膜制造技术中,横向金属诱导晶化薄膜技术所获得的材料和器件性能最佳,而金属诱导晶化薄膜制造技术要走向实用化,还需迫切解决以下问题:1.高浓度的诱导金属残余;2.无法控制诱导金属的扩散;3.晶化时间长。
发明内容
因此,本发明的目的在于克服上述现有技术的至少一种缺陷,提供一种低温多晶硅薄膜材料。
本发明的目的是通过以下技术方案实现的:
根据本发明,提供一种低温多晶硅薄膜材料,其自下而上顺序地包括:
衬底;
具有凹槽结构的第一阻挡层;
金属诱导层;
第二阻挡层;和
多晶硅层。
在上述技术方案中,所述第一阻挡层包括多个凹槽和位于凹槽之间的凸起部分。
在上述技术方案中,相邻两个凸起部分之间的间距可以为10~100微米,凸起的高度为1~5纳米。
在上述技术方案中,所述凸起部分的截面为矩形或梯形。
在上述技术方案中,所述矩形宽为1.5~3.0微米。
在上述技术方案中,所述梯形的上底宽度为0.5-3.0微米,下底宽度为0.5-6.0微米。
在上述技术方案中,其特征在于,所述金属诱导层具有沿第一阻挡层的凹凸结构。
在上述技术方案中,所述第二阻挡层的厚度足以使第二阻挡层覆盖所述金属诱导层的凹凸结构。
在上述技术方案中,所述第二阻挡层与非晶硅层的接触平面为平坦的。
在上述技术方案中,从金属诱导层的凹槽到第二阻挡层的上表面的距离大约为3.0~4.0微米;从金属诱导层的凸起部分到第二阻挡层的上表面的距离大约为1.0~2.0微米。
与现有技术相比,本发明的优点在于:
1.缩短了热处理(即晶化)时间;
2.有效减少了多晶硅薄膜中的金属残余;
3.提高了晶粒尺寸,有效控制诱导金属往非晶硅层的扩散。
附图说明
以下参照附图对本发明实施例作进一步说明,其中:
图1为现有技术的薄膜材料晶体结构微观图;
图2为根据本发明一优选实施例,在衬底上形成第一阻挡层后的多层膜的横截面示意图;
图3a为根据本发明一优选实施例,在衬底上形成第一阻挡层、诱导金属层、第二阻挡层、非晶硅层及金属吸收层之后的多层膜的横截面示意图;
图3b为图3a的多层膜的局部放大图;
图4为图3a所示的多层膜在加热晶化期间的横截面示意图;
图5a为加热晶化后并将金属吸附层去除后的多晶硅薄膜的横截面示意图;
图5b为多晶硅薄膜的晶粒结构微观显示图;
图6为根据本发明示例6制备的多晶硅薄膜的晶体结构;
图7示出了示例1~9的凸起间距与晶粒尺寸之间的关系;
图8a至图8d分别为根据示例6、11~13制备的多晶硅薄膜的晶体结构;
图9示出了示例6、11~14的凸起高度与晶化时间之间的关系;
图10示出了示例15~24的凸起间距与晶化时间之间的关系;
图11a至图11c为根据示例15的制备多晶硅过程中随退火时间的镍金属分布效果图;
图12a至图12c进一步详细示出了当退火时间为1小时时,镍残留的平面及三维分布。
具体实施方式
如图1所示,用一般的金属诱导方法制备多晶硅材料的过程中,镍源随机分布,成核无序,制得的晶体结构亦成无序状态,在后续制造TFT时,晶界可能落在薄膜晶管有源区内,会造成部分薄膜晶体管的性能有差异。而本发明制备的晶体结构呈现明显的横向生长状态,整洁有序,非常有利于后续器件的加工,在加工薄膜晶体管时,可以避开晶界,从而改善器件的稳定性。
根据本发明,提供一种多晶硅薄膜材料,其自下而上地包括衬底、第一阻挡层、金属诱导层、第二阻挡层和多晶硅层。
其中,衬底可以是玻璃、不锈钢、或诸如高温聚合物膜的柔性衬底,在一个实施例中,该衬底为康宁1737F、鹰2000等用于制备TFT的常用玻璃,厚度为0.3-1.5毫米。
第一阻挡层也称第一隔离层,其主要作用是为了防止衬底中的杂质在后续加热过程中向涂布在该第一阻挡层上的薄膜中扩散,其还用于增加衬底的厚度及硬度,从而便于对其进行处理。一般地,第一阻挡层可以由具有阻挡性能的金属、碳化硅、硅的氧化物或硅的氮化物来替代,厚度可以在0.1-1.0微米之间。在一个实施例中,该阻挡层可以是低温氧化硅或氮氧化硅,厚度为1.0微米。
位于第一阻挡层上的金属诱导层含有以下金属材料中的任意一种或几种:Ni、Ai、Ti、Ag、Au、Co、Sb、Pb和Cu,厚度在100~900纳米之间。在一个实施例中,该金属诱导层可以是含有0.01%~0.1%的镍或含镍物质。
位于该金属诱导层上的第二阻挡层的材料及厚度与如上所述的第一阻挡层的材料及厚度可以相同。
位于第二阻挡层上的多晶硅层是由非晶硅薄膜晶化而来,该多晶硅层厚度的一般在1~100纳米,在一个实施例中,该厚度为50纳米。
优选地,可以将第一阻挡层刻蚀成具有凹槽结构。具体地,在第一阻挡层的与衬底相对的表面上刻蚀出多个凹槽。图2为根据本发明一优选实施例在刻蚀第一阻挡层后的多层膜横截面示意图。如图2所示,包括衬底101和涂布在衬底101上的第一阻挡层102。该第一阻挡层102包括多个凹槽和位于凹槽之间的凸起部分。其中,相邻两个凸起部分之间的间距可以为10~100微米,凸起的高度为1~5纳米。凸起部分的截面优选为矩形或梯形形状,当截面为矩形时,优选宽为1.5~3.0微米;当截面为梯形时,优选该梯形的上底宽度为0.5-3.0微米,下底宽度为0.5-6.0微米。在此情形下,金属诱导层的厚度应低于5纳米,以保证金属诱导层本身具有随第一阻挡层起伏变化的凹凸结构。应该使涂布后的第二阻挡层完全覆盖金属诱导层,优选地,第二阻挡层与非晶硅层的接触平面为平坦的。在一个实施例中,凸起部分的截面为矩形,间距为30微米,该矩形的宽为1.5微米,高为2纳米;金属诱导层厚度为1纳米;第二阻挡层在第一阻挡层凸起处对应的厚度为1.5纳米。金属诱导层的这种凹凸结构有利于在金属诱导层和非晶硅层之间形成不一致的距离,从而更有助于控制诱导层中金属扩散的方向及速率。
根据本发明,提供一种制备上述多晶硅薄膜材料的方法,该方法包括以下步骤:
步骤1):利用等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、磁控溅射等方法在衬底沉积第一阻挡层。其主要作用是为了防止衬底中的杂质在后续加热过程中向涂布在该第一阻挡层上的薄膜中扩散,其还用于增加衬底的厚度及硬度,从而便于对其进行处理。衬底可以是玻璃、不锈钢、或诸如高温聚合物膜的常规柔性衬底。在一个实施例中,该衬底为康宁1737F、鹰2000等用于制备TFT的常用玻璃,厚度为0.3-1.5毫米。一般地,第一阻挡层可以由具有阻挡性能的金属、碳化硅、硅的氧化物或硅的氮化物来替代,厚度可以在0.1-1.0微米之间。在另一个实施例中,通过PECVD的方法在玻璃衬底上沉积厚度为1.0微米的低温氧化硅或氮氧化硅作为第一阻挡层。
步骤2):在第一阻挡层上依次形成金属诱导层、第二阻挡层和非晶硅薄膜。具体地说,首先通过电子束蒸发、离子注入、溅射、化学气相沉积、溶液浸泡或旋涂的方法在第一阻挡层上形成金属诱导层,该金属诱导层含有Ni、Ai、Ti、Ag、Au、Co、Sb、Pb、Cu中的任意一种或几种。在一个实施例中,采用溅射方法在第一阻挡层上形成一层可控量的镍源作为金属诱导层,该金属诱导层可以含有0.01%~0.1%的镍或含镍物质。然后,通过PECVD、LPCVD、磁控溅射等方法在该金属诱导层上形成第二阻挡层,所述第二阻挡层的材料及厚度与上面第一阻挡层可以相同。最后在该第二阻挡层上利用本领域公知的PECVD、LPCVD、热丝化学气相沉积(HWCVD)、电子回旋共振化学气相沉积(ECR CVD)、磁控溅射等方法沉积非晶硅薄膜,其厚度在1~100纳米之间。在一个实施例中,采用LPCVD的方法在第二阻挡层上沉积一层50纳米厚的非晶硅薄膜作为多晶硅薄膜的前驱物。
步骤3):将上述步骤2)所得结构进行第一退火处理。通常第一退火处理在诸如Ar、He、Ne等惰性气体或氮气气氛下进行,退火温度大约450~600℃,时间为1~2小时。在该退火过程中,金属从诱导层扩散到非晶硅层中,使非晶硅薄膜中形成离散的诱导晶核,并生长成尺度为10~20微米的多晶硅岛,在第一退火完成后形成部分晶化的薄膜。在一个实施例中,在590℃下退火1.5小时。
步骤4):通过电子束蒸发、离子注入、溅射、化学气相沉积、溶液浸泡或旋涂的方法将该金属吸附层沉积到上述已部分晶化的薄膜上,金属吸附层包括但不限于磷硅玻璃(PSG)、硅的氧化物或硅的氮化物,厚度在100~900纳米之间。
步骤5):将上述步骤4)所得结构进行第二退火处理,该第二退火处理也在诸如Ar、He、Ne等惰性气体或氮气气氛下进行,退火温度大约450~600℃,时间为2~3小时。在该第二退火处理中,诱导金属被PSG逐渐吸除,同时金属诱导多晶硅前沿推进,随着诱导峰中的金属不断地被吸除到PSG中,两边的晶粒将对撞在一起。这样的对撞晶粒中含镍量较小,镍吸除后,该处的缺陷态密度较低。在一个实施例中,该第二退火处理在590℃下进行3小时。
步骤6):利用刻蚀或诸如用氢氟酸或BOE等酸洗的方法去除经所述第二退火处理后的金属吸附层,从而得到最终的多晶硅薄膜材料。
在本发明一优选实施例中,所述步骤1)还包括将第一阻挡层刻蚀成具有凹槽结构。具体地,在第一阻挡层的与衬底相对的表面上刻蚀出多个凹槽。图2为根据本发明一优选实施例在刻蚀第一阻挡层后的多层膜横截面示意图。如图2所示,包括衬底101和涂布在衬底101上的第一阻挡层102。该第一阻挡层102包括多个凹槽和位于凹槽之间的凸起部分。其中,相邻两个凸起部分之间的间距可以为10~100微米,凸起的高度为1~5纳米。凸起部分的截面优选为矩形或梯形形状,当截面为矩形时,优选宽为1.5~3.0微米;当截面为梯形时,该梯形的上底宽度为0.5-3.0微米,下底宽度为0.5-6.0微米。例如凸起部分的间距为30微米,凸起部分的截面为矩形,该矩形的宽为1.5微米,高为2纳米。
图3a为根据本发明一优选实施例,在衬底上形成第一阻挡层、诱导金属层、第二阻挡层、非晶硅层及金属吸收层之后的多层膜横截面示意图。其中,由于金属诱导层103厚度较薄,大约为1~2纳米,其也具有沿第一阻挡层102的凹凸结构。在该实施例中,第二阻挡层104的厚度足以覆盖掉诱导层103的凹凸结构,优选地,第二阻挡层与非晶硅层的接触平面为平坦的。如图3b所示,将从金属诱导层103的凹槽到第二阻挡层104的上表面(即与非晶硅膜接触的那个表面)的距离定义为a,将从金属诱导层103的凸起部分到第二阻挡层104的上表面的距离定义为b。在一个实施例中,a大约为3.0~4.0微米,b大约为1.0~2.0微米。
然后对上述多层膜进行退火处理,退火处理条件如前所述,所不同的是时间为1~2小时。图4为图3a所示的多层膜在退火过程中的非晶硅进化为多晶硅的横截面示意图。从图中可以看出,在退火过程中金属诱导层中诸如镍源的金属不断向非晶硅薄膜中扩散(如黑色箭头所示),如前面所述,由于在金属诱导层103和非晶硅层105之间存在不一致的间距,在第一阻挡层102凸起部分的镍首先到达非晶硅层,形成多晶硅晶核并在该处形成诱导多晶硅区(即非晶硅层105中的深色区域),然后以该处为中心向与第一阻挡层凹处对应的非晶硅横向晶化(如白色较粗箭头所示)形成横向晶化区。最后镍源层逐渐消耗,从阻挡层扩散到非晶硅层中,而作为多晶硅诱导源的镍则不断作为诱导前锋推进至诸如磷硅玻璃的金属吸收层被吸附。因为在该实施例中金属吸收层在退火处理前即被涂布在非晶硅层上,所以仅仅需要一次退火处理即可完成晶化及金属吸附的过程,从而缩短了整个方法的操作时间。最终,去除金属吸附层后的产物横截面示意图如图4所示。图5b是多晶硅薄膜的晶粒结构微观显示图,图中示出了对撞晶界、横向晶化区、成核位置,其晶粒尺寸可达70纳米。其中,第一阻挡层凸起对应的地方为成核位置,而碰撞晶界落在第一阻挡层凹处对应的区域。
下面是根据本发明的多晶硅薄膜材料的示例。
根据本发明的一个示例(以示例6为例),制备多晶硅薄膜材料的方法包括以下步骤:
(1)选定玻璃衬底,采用PECVD方法在玻璃衬底上沉积1.0微米的低温氧化硅作为阻挡层;
(2)将阻挡层刻蚀成槽形结构,其中凸起截面为矩形,宽为3纳米,高为3纳米(D=3.0nm),凸起间距为60微米;
(3)采用溅射方法在第一隔离层上形成一层可控量的镍源作为金属诱导层,表面镍浓度为5×1013cm-2;
(4)采用PECVD方法在诱导层上沉积一层阻挡层作为第二阻挡层,第二阻挡层在第一阻挡层凸起处对应的厚度为1.5纳米;
(5)采用LPCVD的方法在第二阻挡层上沉积一层50纳米厚的非晶硅薄膜作为多晶硅薄膜的前驱物;
(6)采用涂布的方法在非晶硅薄膜上制备一层100纳米厚的磷硅玻璃作为金属吸附层;
(7)将衬底放入590℃退火炉中进行1.5小时的退火;
(8)采用氢氟酸将金属吸附层去除。
图6为根据示例6制备的多晶硅薄膜的晶体结构,由于晶体的晶化过程是从镍源处开始的,在靠近镍源层的部分,晶体生长的最好,因此用本发明制成的多晶硅非常适合于做底栅结构的薄膜晶体管。
按以上示例的方法制备示例1~24(凸起结构的具体尺寸及退火时间参见下面列表),其中表1列举了示例1~9的凸起结构的尺寸及所得到的晶粒尺寸。
表1
示例 | 凸起高度(nm) | 凸起宽度(nm) | 凸起间距(μm) | 晶粒尺寸(μm) |
1 | 3 | 3 | 10 | 10 |
2 | 3 | 3 | 20 | 20 |
3 | 3 | 3 | 30 | 30 |
4 | 3 | 3 | 40 | 40 |
5 | 3 | 3 | 50 | 50 |
6 | 3 | 3 | 60 | 60 |
7 | 3 | 3 | 70 | 70 |
8 | 3 | 3 | 80 | 80 |
9 | 3 | 3 | 90 | 90 |
图7示出了这些示例的凸起间距与晶粒尺寸之间的关系。从图中可以看出,随着凸起间距的增加晶粒尺寸大体上呈正比例递增。用现有方法制备多晶硅材料的过程中,镍源过于丰富,晶核比较密集,限制了晶体的长大,所制得的晶体晶粒尺寸约为10纳米大小,本发明方法制备的晶体晶粒尺寸取决于于凸起间的距离且成正比关系,完全可以根据凸起间距的设计制备范围内任何尺寸的晶粒,这样完全可以把薄膜晶体管制备在晶粒中,相当于单晶体的性能,极大的改善漏电流、载流子迁移率等性能。
表2列举了示例6、11~14凸起结构的尺寸及晶化时间。图8a至图8d分别为当晶化时间为1.5小时时根据示例6、11~13制备的多晶硅薄膜的晶体结构。从图中可以看出同样是晶化1.5小时,凸起高度为3纳米对应的晶化已经完成,而凸起高度为4、5或6纳米对应的晶化还有部分没有晶化的非晶硅(白色部分)。随着凸起高度的增加,非晶硅晶化速率逐渐减小,当突起高度高于5纳米时,严重影响到诱导金属源的补充,晶化时间迅速增加。图9示出了这些示例的凸起高度与晶化时间之间的关系。可以看出,随着凸起高度的增加,完全晶化所需的时间也随之升高。由于在现有技术中诱导金属随机分布,完全晶化时间无法控制,而本发明方法中完全晶化的时间取决于凸起的高度,因此能较好地控制晶化时间。
表2
示例 | 凸起高度(nm) | 凸起宽度(nm) | 凸起间距(μm) | 晶化时间(h) |
6 | 3 | 3 | 60 | 2 |
11 | 4 | 3 | 60 | 2.5 |
12 | 5 | 3 | 60 | 7 |
13 | 6 | 3 | 60 | 18 |
14 | 7 | 3 | 60 | 42 |
表3列举了示例15~24凸起结构的尺寸及晶化时间。图10示出了这些示例的凸起间距与晶化时间之间的关系。从图中可以看出(1)在用本发明方法制备多晶硅材料,尤其是制备晶粒尺寸在80微米以下的多晶硅材料时,晶化时间非常短;(2)晶化时间与凸起间距对应,可以根据凸起间距来控制晶化时间;(3)晶化时间与凸起间距成指数关系,在100微米晶粒尺寸内非常有产业化价值。
表3
示例 | 凸起高度(nm) | 凸起宽度(nm) | 凸起间距(μm) | 晶化时间(h) |
15 | 1 | 3 | 10 | 1 |
16 | 1 | 3 | 20 | 1 |
17 | 1 | 3 | 30 | 1.1 |
18 | 1 | 3 | 40 | 1.2 |
19 | 1 | 3 | 50 | 1.3 |
20 | 1 | 3 | 60 | 1.5 |
21 | 1 | 3 | 70 | 2 |
22 | 1 | 3 | 80 | 3.8 |
23 | 1 | 3 | 90 | 7 |
24 | 1 | 3 | 100 | 15 |
图11a至图11c为根据示例15的制备多晶硅过程中随退火时间的镍金属分布效果图。当退火时间为10分钟时,镍金属的分布较为分散,随着不断运动扩散,当退火时间为1小时时,能够明显看出镍在凸起附近的聚集。图12a至图12c进一步详细示出了当退火时间为1小时时,镍残留的平面及三维分布。众所周知,残余金属的存在会极大的增加漏电流,特别是对于薄膜晶体管TFT来说,其有源沟道区不能存在大量的金属残余,否则会严重影响器件的稳定性。因此必须设法降低多晶硅的金属残余量,并控制其存在的区域。本方法制备多晶硅过程中,只有在凸起处的镍源最先扩散形成晶核,其它区域只在补充用,因此可以降低镍量的使用,并且,随着晶化过程的完成,镍源都随诱导峰推移至对撞晶界处,避开了器件材料区域镍残余的堆积。
在本发明中,由于金属诱导层位于非晶硅层之下并位于两层阻挡层间,这对于缩短热处理时间、提高晶粒尺寸、控制诱导金属往非晶硅层扩散启到了关键作用,同时避免了金属诱导层暴露在空气中被污染的可能,提高了多晶硅薄膜的质量。在本发明的优选方案中,由于制备的阻挡层上刻有槽型结构而与非晶硅层的距离不一致且非常小,从而更有助于控制诱导进说向非晶硅层的扩散速度及方向;此外,因为在先沉积了金属吸附层,所以在制备过程中仅仅需要一次退火处理便可完成整个晶化及吸附过程,这大大缩短了晶化时间,同时降低了制造成本,有效减少了多晶硅薄膜中的金属残余。
尽管参照上述的实施例已对本发明作出具体描述,但是对于本领域的普通技术人员来说,应该理解可以在不脱离本发明的精神以及范围之内基于本发明公开的内容进行修改或改进,这些修改和改进都在本发明的精神以及范围之内。
Claims (8)
1.一种低温多晶硅薄膜材料,其特征在于,其自下而上顺序地包括:
衬底;
具有凹槽结构的第一阻挡层,包括多个凹槽和位于凹槽之间的凸起部分,其中相邻两个凸起部分之间的间距为10~100微米,凸起的高度为1~5纳米;
金属诱导层;
第二阻挡层;和
多晶硅层。
2.根据权利要求1所述的低温多晶硅薄膜材料,其特征在于,所述凸起部分的截面为矩形或梯形。
3.根据权利要求2所述的低温多晶硅薄膜材料,其特征在于,所述矩形宽为1.5~3.0微米。
4.根据权利要求2所述的低温多晶硅薄膜材料,其特征在于,所述梯形的上底宽度为0.5-3.0微米,下底宽度为0.5-6.0微米。
5.根据权利要求1~4中任一项所述的低温多晶硅薄膜材料,其特征在于,所述金属诱导层具有沿第一阻挡层的凹凸结构。
6.根据权利要求5所述的低温多晶硅薄膜材料,其特征在于,所述第二阻挡层的厚度足以使第二阻挡层覆盖所述金属诱导层的凹凸结构。
7.根据权利要求6所述的低温多晶硅薄膜材料,其特征在于,所述第二阻挡层与非晶硅层的接触平面为平坦的。
8.根据权利要求7所述的低温多晶硅薄膜材料,其特征在于,从金属诱导层的凹槽到第二阻挡层的上表面的距离为3.0~4.0微米;从金属诱导层的凸起部分到第二阻挡层的上表面的距离为1.0~2.0微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010112041 CN101834126B (zh) | 2010-02-09 | 2010-02-09 | 一种低温多晶硅薄膜材料 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010112041 CN101834126B (zh) | 2010-02-09 | 2010-02-09 | 一种低温多晶硅薄膜材料 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101834126A CN101834126A (zh) | 2010-09-15 |
CN101834126B true CN101834126B (zh) | 2012-07-04 |
Family
ID=42718156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010112041 Expired - Fee Related CN101834126B (zh) | 2010-02-09 | 2010-02-09 | 一种低温多晶硅薄膜材料 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101834126B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1719615A (zh) * | 2004-07-07 | 2006-01-11 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法 |
CN1727525A (zh) * | 2005-03-04 | 2006-02-01 | 中国科学院长春光学精密机械与物理研究所 | 一种制备多晶硅的方法 |
WO2008084974A1 (en) * | 2007-01-09 | 2008-07-17 | Lg Electronics Inc. | Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization |
WO2009018472A1 (en) * | 2007-07-31 | 2009-02-05 | The Regents Of The University Of California | Low-temperature formation of polycrystalline semiconductor films via enhanced metal-induced crystallization |
-
2010
- 2010-02-09 CN CN 201010112041 patent/CN101834126B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1719615A (zh) * | 2004-07-07 | 2006-01-11 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法 |
CN1727525A (zh) * | 2005-03-04 | 2006-02-01 | 中国科学院长春光学精密机械与物理研究所 | 一种制备多晶硅的方法 |
WO2008084974A1 (en) * | 2007-01-09 | 2008-07-17 | Lg Electronics Inc. | Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization |
WO2009018472A1 (en) * | 2007-07-31 | 2009-02-05 | The Regents Of The University Of California | Low-temperature formation of polycrystalline semiconductor films via enhanced metal-induced crystallization |
Also Published As
Publication number | Publication date |
---|---|
CN101834126A (zh) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101315883B (zh) | 多晶硅层的制法、tft及其制法及oled显示装置 | |
US8088676B2 (en) | Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom | |
US20020056839A1 (en) | Method of crystallizing a silicon thin film and semiconductor device fabricated thereby | |
TWI416588B (zh) | 用於製造結晶矽膜及薄膜電晶體的方法 | |
CN100474628C (zh) | 硅薄膜退火方法和由该方法制造的多晶硅薄膜 | |
Theiss et al. | Polysilicon thin film transistors fabricated at 100/spl deg/C on a flexible plastic substrate | |
CN101834138A (zh) | 一种晶化薄膜的晶体管器件的制备方法 | |
CN107275390A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
EP1775775A1 (en) | Field effect transistor and manufacturing method thereof | |
CN1501449A (zh) | 多晶硅层的制作方法 | |
CN101834122B (zh) | 一种多晶硅薄膜材料的制造方法 | |
CN101834124B (zh) | 一种基于退火工艺的多晶硅薄膜材料的制造方法 | |
US20020115245A1 (en) | Method for forming thin film transistor with lateral crystallization | |
US6830965B1 (en) | Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization | |
CN101834123B (zh) | 一种基于退火工艺的低温多晶硅薄膜材料的制造方法 | |
CN101834126B (zh) | 一种低温多晶硅薄膜材料 | |
KR100859761B1 (ko) | 다결정 실리콘 박막 및 그 제조방법 | |
CN101834125B (zh) | 一种低温多晶硅薄膜材料的制造方法 | |
CN1331194C (zh) | 一种具有金属上扩散层的金属诱导多晶硅薄膜制造方法 | |
CN101840923A (zh) | 一种多晶硅薄膜材料 | |
CN101853784B (zh) | 一种横向诱导晶化低温多晶硅薄膜的方法 | |
US20100093126A1 (en) | Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization | |
KR100712176B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
CN106373922A (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法 | |
US7749873B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20130209 |