CN101819553A - 微码指令执行次数的计数装置以及计数方法 - Google Patents

Abstract

一种微码指令执行次数的计数装置以及计数方法，其中该微码指令执行次数的计数装置适用于微处理器，包括第一暂存器、第二暂存器、比较器以及计数器。第一暂存器储存微码指令的地址，微码指令则储存于微处理器的微码存储器中，第二暂存器储存微处理器的引退单元下一个所要引退的微码指令的地址，比较器比较第一暂存器与第二暂存器所储存的地址并指出它们之间的地址吻合，计数器计数比较器指出第一暂存器与第二暂存器所储存的地址之间的地址吻合的次数。本发明不需要专业的外部工具或能深入微处理器内部的探测器，仅通过少量的控制暂存器写出、写入、读出或读取的操作便能进行微码指令的调试与效能测量。

Description

微码指令执行次数的计数装置以及计数方法

技术领域

本发明主要关于一种微处理器，特别是有关于一种在微处理器中计数微码指令执行次数的技术。

背景技术

许多现代的微处理器都包括了实行微处理器指令集中复杂且/或鲜少被执行的微码指令序列或微码。位于微处理器中的微码存储器包括多个微码指令序列，当微处理器将指令集中以微码实行的指令的其中之一解码时，微处理器不直接将该指令送到微处理器中的执行单元去执行，而是把控制权移交给微码只读存储器中适当的微码程序。然后，微处理器再把微码指令送到执行单元去执行以实行上述复杂且/或鲜少被执行的微码指令，如此一来，就能使执行单元或其它微处理器中的单元，例如相依性监测单元(dependency checking unit)或引退单元(retire unit)，相较于能够执行所有微处理器指令集中的指令(包括上述复杂且/或鲜少被执行的微码指令)的执行单元具有较低的复杂度。

如同一般程序，微码也必须要经过调试(debugging)的程序，此外，微码的效率也被要求达到最佳化，尤其是效率佳的微码很有可能将包括有微处理器指令集中由微码所实行的指令的程序的整体效率提升。然而，由于微码直接位于微处理器内，不像使用者定义的程序指令一般，微码的取得并无法直接从微处理器的外接脚(external pins)处观察的到，因此在调试与效率测量上，微码较使用者定义的程序要来的困难。再者，虽然微处理器通常提供给使用者定义的程序有调试与效率测量的功能(请参见例如英特尔32位处理器架构的软件开发者手册第3B册：系统程序设计指南第二部分，2006六月版，第18章)，但是却没有提供相同的功能给微码使用。

因此，需要提供一种关于微码的调试与效率测量的装置和方法。

发明内容

本发明提供了一种微码指令执行次数的计数装置，适用于一微处理器，包括一第一暂存器，用以储存一微码指令的地址，上述微码指令则储存于上述微处理器的一微码存储器中；上述计数装置还包括一第二暂存器，用以储存上述微处理器的一引退单元下一个所要引退的微码指令的地址；上述计数装置包括一比较器，耦接于上述第一暂存器与上述第二暂存器，并且用以指出上述第一暂存器与上述第二暂存器所储存的地址之间的一地址吻合(match)；上述计数装置包括一计数器，耦接于上述比较器，并且用以计数上述比较器指出上述第一暂存器与上述第二暂存器所储存的地址之间的上述地址吻合的次数。

本发明还提供了一种微码指令执行次数的计数方法，适用于一微处理器，包括将储存于上述微处理器的一微码存储器中的一微码指令的地址储存至一第一暂存器；上述方法亦包括将上述微处理器的一引退单元下一个所要引退的微码指令的地址储存至一第二暂存器；上述方法亦包括比较储存于上述第一暂存器与上述第二暂存器的地址以决定储存于上述第一暂存器与上述第二暂存器的地址之间是否有一地址吻合；上述方法亦包括计数上述地址吻合发生的次数。

本发明的优点之一是提供了一种即时计数微码指令执行次数的手段，而不需要专业的外部工具或能深入微处理器的内部功能的探测器，因此，微码指令执行次数的测量就可以在实验室环境之外，例如安装于用户端以进行调试或效能测量。

本发明的优点之二是在不影响包括由微码所操作的指令的使用者程序实际执行于微处理器的条件下，提供了一种测量微码指令执行次数的方法，且此方法于测量微码指令执行次数与接连取得测量结果时，仅需要少量的控制暂存器写出、写入、读出、或读取的操作。

附图说明

图1是显示根据本发明所述的微处理器的框图。

图2是显示根据本发明所述如图1的微处理器的操作流程图。

图3是显示根据本发明另一实施例所述的微处理器的框图。

附图中符号的简单说明如下：

100：微处理器

104：微码存储器

108：微码指令

112：执行单元

114：更新已执行微码指令的状态

118：微码指令地址

122：重排序缓冲器

124：项目

126：项目

128：微码指令地址暂存器

134：引退地址

136：比较地址

138：比较器

142：地址吻合信号

144：地址吻合计数器

146：地址吻合的计数值

304：微码指令遮罩值

308：微码指令遮罩暂存器

AND1、AND2：与门。

具体实施方式

参照图1，所示为根据本发明所述的一微处理器100的框图。因应微处理器100接收到使用者程序指令，微码存储器104将其所提供的多个微码指令108储存至多个执行单元112，另外，虽然未标示于图1中，其它来源的微码指令，例如来自微处理器100的一指令转译器或指令快取器(未绘示)的微码指令，也被提供至多个执行单元112去执行。在本发明一实施例中，多个执行单元112以乱序(out of order)方式执行微码指令。

微处理器100也包括耦接于多个执行单元112的一重排序缓冲器122，微处理器100于重排序缓冲器122中为每个被送往多个执行单元112的微码指令(例如多个微码指令108)分配一项目(entry)124或126，在多个微码指令108被送往多个执行单元112的同时，微处理器100将多个微码指令108位于微码存储器104的地址以及一指出多个微码指令108是由微码存储器104而非由其它指令来源所提供的指示信息，提供给重排序缓冲器122。在多个执行单元112执行完微码指令后，多个执行单元112更新储存于重排序缓冲器122中的已执行微码指令的状态114，如此一来，重排序缓冲器122就能确保依照程序顺序引退其所储存的微码指令。特别是在每个时脉周期，重排序缓冲器122会检查其中最老旧的微码指令是否已执行完毕而可以被引退了，如图1中所示位于项目126的被引退微码指令。

重排序缓冲器122也包括有一微码指令地址暂存器128，微码指令地址暂存器128储存欲测量的微码指令位于微码存储器104中的地址，以根据该地址测量该微码指令被执行的次数，微码指令地址暂存器128由使用者程序所写入。在本发明一实施例中，当一程序执行写模式指定暂存器(write model-specificregister，WRMSR)指令时，多个执行单元112会把由写模式指定暂存器指令所指明的微码指令地址118写入微码指令地址暂存器128。

比较器138比较一由微码指令地址暂存器128所提供的比较地址136与另一由被引退微码指令的项目126所提供的引退地址134，以决定要被引退的微码指令的地址是否与被编程(programmed)写入微码指令地址暂存器128的微码指令地址118(亦即比较地址136)互相吻合(match)。若比较地址136与引退地址134相同，则比较器138产生一肯定的地址吻合信号142，反之，若比较地址136与引退地址134不相同，则比较器138产生一否定的地址吻合信号142。每当收到一肯定的地址吻合信号142，地址吻合计数器144就把其所储存的计数值往上递增，如此一来，地址吻合计数器144中所储存的计数值就等于由比较地址136所指明的位于微码存储器104中欲测量的微码指令被引退的次数。在本发明一实施例中，只有在上述指示信息指出位于项目126的被引退微码指令是来自于微码存储器104时，地址吻合计数器144才会在收到肯定的地址吻合信号142的状况下被往上递增。在本发明一实施例中，重排序缓冲器122能够将其所储存的N个最老旧的微码指令引退，其中N的值可依设计的需要而决定。在本发明一实施例中，同时最多有3个微码指令被引退。然后产生N个引退地址134，在此实施例中，微处理器100包括有N个比较器138，每个比较器138用以分别比较一引退地址134与上述比较地址136，当任何一个比较器138产生一肯定数值，则地址吻合计数器144将其计数值递增。

地址吻合计数器144将其计数值提供给多个执行单元112。在本发明一实施例中，一使用者程序执行一读模式指定暂存器(read MSR，RDMSR)指令，以从地址吻合计数器144读取出地址吻合的计数值146。在本发明一实施例中，当微码指令地址118被编程写入至微码指令地址暂存器128中时，地址吻合计数器144的计数值则被初始化为零。

参照图2，所示为根据本发明所述如图1的微处理器100的操作流程图。流程开始于步骤204。

在步骤204中，一写模式指定暂存器指令将一微码指令地址118写入微码指令地址暂存器128，此微码指令地址118所记录的即为微码存储器104中欲测量的一微码指令的地址，而位于微码指令地址118的微码指令在微处理器100中的执行次数会需要被记录下来。写模式指定暂存器指令可为一使用者程序的一部分。流程继续往下一步骤208前进。

在步骤208中，因应如步骤204所述的写模式指定暂存器指令将一微码指令地址118写入微码指令地址暂存器128，则微处理器100清除地址吻合计数器144使其计数值初始化为零。流程继续往下一步骤212前进。

在步骤212中，微处理器100的一微码单元的一微序列器(未绘示)从微码存储器104中提取(fetch)多个微码指令108，并将多个微码指令108送往多个执行单元112。流程继续往下一步骤216前进。

在步骤216中，多个执行单元112执行多个微码指令108并依序更新已执行的微码指令记录于重排序缓冲器122中对应项目124或126的状态。流程继续往下一步骤218前进。

在步骤218中，重排序缓冲器122将其所储存于项目126的最老旧的微码指令引退。在本发明一实施例中，重排序缓冲器122可同时引退多个微码指令，如前所述。流程继续往下一步骤224前进。

在步骤224中，比较器138比较位于项目126的被引退的微码指令的引退地址134与微码指令地址暂存器128中的比较地址136，以产生地址吻合信号142，该地址吻合信号142指出位于项目126的被引退的微码指令的引退地址134是否与微码指令地址暂存器128中的比较地址136相同。流程继续往下一步骤228前进。

在步骤228中，若步骤224中的比较结果是相同的，则流程继续往下一步骤232前进；反之，则流程回到步骤212以重复本流程。

在步骤232中，因应接收到来自比较器138的一肯定地址吻合信号142，微处理器100将地址吻合计数器144的计数值往上递增。流程回到步骤212以重复本流程。

参照图3，所示为根据本发明另一实施例所述的一微处理器300的框图。图3所示的实施例类似于如图1所示的实施例，且图中相同标号的元件具有类似的功能，惟图3与图1所示实施例的差别如下所述。

在图3所示的实施例中，重排序缓冲器122包括一微码指令遮罩暂存器308，此微码指令遮罩暂存器308储存一微码指令遮罩值304，用以在比较器138将比较地址136与引退地址134进行比较之前遮蔽(mask)比较地址136与引退地址134的部分位，如此一来，若被引退的微码指令108位于微码存储器104的地址(亦即引退地址134)是在结合微码指令遮罩值304与比较地址136所指明的地址范围内时，就会产生一肯定地址吻合信号142，而非如图1的实施例所示：此肯定地址吻合信号142是指示此被引退的微码指令108位于微码存储器104的地址符合微码存储器104中的某特定地址。举例来说，假设微码存储器104的地址是为32位，比较地址136为0x12345678，且由一使用者程序所写入的微码指令遮罩值304为0xFFFFFF00。比较地址136和微码指令遮罩值304经过与门AND1的运算后，会使得比较地址136较低位的8个位被遮蔽为0，亦即比较地址136经微码指令遮罩值304遮蔽后变为0x12345600。类似的，引退地址134和微码指令遮罩值304经过与门AND2的运算后，会使得引退地址134较低位的8个位被遮蔽为0。所以若引退地址134是在地址范围0x12345600至0x123456FF之内，引退地址134经微码指令遮罩值304遮蔽后亦变为0x12345600，则经比较器138比较后会产生肯定的地址吻合信号142。

微码指令遮罩暂存器308可由一使用者程序所写入。在本发明一实施例中，当一程序执行一写模式指定暂存器指令时，多个执行单元112会把由该写模式指定暂存器指令所指明的一微码指令遮罩值304写入微码指令遮罩暂存器308。

虽然在上述所述的实施例中，计数器会测量微码指令的实际执行次数，然而在其它经思忖可得的实施例中，例如于微处理器100的预测执行(speculative execution)时，计数器144可测量从微码存储器104中提取微码指令108的次数，而此与测量微码指令的实际执行次数有所不同。此外，虽然上述所述的实施例包括有单一微码指令地址暂存器128、比较器138以及地址吻合计数器144，然而在其它经思忖可得的实施例中，微处理器100包括有多个上述元件，用以计数在微码存储器104中多个欲测量的微码指令的执行次数。

本发明虽以各种实施例揭露如上，然而其仅为范例参考而非用以限定本发明的范围，任何熟习本项技术的人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。例如，可通过软件实现上述装置与方法的功能、制造、模块、模拟、描述、以及/或测试，该软件可使用一般程序语言(例如：C、C++)、或硬件描述语言(Hardware Description Language，HDL)，如：Verilog HDL、VHDL等、或其它可取得的程序来实现，且该软件可配置于任何计算机可使用的介质，如：半导体、磁盘或光盘，例如：只读存储密集光盘(CD-ROM)、只读数字多功能光盘(DVD-ROM)等。上述实施例所述的装置与方法可包括于一半导体知识产权核心(intellectual property core)，例如一微处理器核心(例如以硬件描述语言实现)，并且转化为集成电路的硬件产品。此外，上述实施例所述的装置与方法亦可以硬件结合软件的方式实现。因此上述实施例并非用以限定本发明的范围，本发明的保护范围当视权利要求为准。特别是，本发明可操作于一般用途计算机的微处理器。最后，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，当可以本发明所揭露的概念与实施例为基础进一步设计或修改其它现行的架构以获得与本发明相同的效果。

Claims (14)

1.一种微码指令执行次数的计数装置，其特征在于，适用于一微处理器，上述计数装置包括：

一第一暂存器，用以储存在上述微处理器的一微码存储器中所储存的一微码指令的地址；

一第二暂存器，用以储存上述微处理器的一引退单元下一个所要引退的微码指令的地址；

一比较器，耦接于上述第一暂存器与上述第二暂存器，用以指出上述第一暂存器所储存的地址与上述第二暂存器所储存的地址之间的一地址吻合；以及

一计数器，耦接于上述比较器，用以计数上述比较器指出上述第一暂存器所储存的地址与上述第二暂存器所储存的地址之间的上述地址吻合的次数。

2.根据权利要求1所述的微码指令执行次数的计数装置，其特征在于，上述第一暂存器由一写模式指定暂存器指令所编程。

3.根据权利要求1所述的微码指令执行次数的计数装置，其特征在于，上述计数器由一读模式指定暂存器指令所读取。

4.根据权利要求1所述的微码指令执行次数的计数装置，其特征在于，上述微码指令为一非使用者程序指令，以及上述微码存储器位于一非使用者程序可存取的地址空间。

5.根据权利要求1所述的微码指令执行次数的计数装置，其特征在于，上述计数器仅当下一个所要引退的上述微码指令指出其来自于上述微码存储器时计数。

6.根据权利要求1所述的微码指令执行次数的计数装置，其特征在于，上述计数装置还包括：

一遮罩暂存器，耦接于上述第一暂存器与上述第二暂存器，用以储存一遮罩值，其中上述遮罩值用以结合储存于上述第一暂存器的地址以指明上述微码存储器中的地址的一范围；

其中上述比较器用以于下一个所要引退的上述微码指令的地址落在上述范围内时，指出一地址吻合。

7.根据权利要求1所述的微码指令执行次数的计数装置，其特征在于，上述计数器于上述微码指令的地址存入至上述第一暂存器时归零。

8.一种微码指令执行次数的计数方法，其特征在于，适用于一微处理器，上述计数方法包括：

将储存于上述微处理器的一微码存储器中的一微码指令的地址储存至一第一暂存器；

将上述微处理器的一引退单元下一个所要引退的微码指令的地址储存至一第二暂存器；

比较储存于上述第一暂存器的地址与储存于上述第二暂存器的地址以判断储存于上述第一暂存器的地址与储存于上述第二暂存器的地址之间是否有一地址吻合；以及

计数上述地址吻合发生的次数。

9.根据权利要求8所述的微码指令执行次数的计数方法，其特征在于，上述第一暂存器由一写模式指定暂存器指令所编程。

10.根据权利要求8所述的微码指令执行次数的计数方法，其特征在于，上述地址吻合发生的次数由一读模式指定暂存器指令所读取。

11.根据权利要求8所述的微码指令执行次数的计数方法，其特征在于，上述微码指令为一非使用者程序指令，以及上述微码存储器位于一非使用者程序可存取的地址空间。

12.根据权利要求8所述的微码指令执行次数的计数方法，其特征在于，上述计数的步骤仅执行于下一个要引退的上述微码指令指出其来自于上述微码存储器时。

13.根据权利要求8所述的微码指令执行次数的计数方法，其特征在于，上述计数方法还包括：

将一遮罩值储存至一遮罩暂存器；

使用上述遮罩值结合储存于上述第一暂存器的地址以指明上述微码存储器中的地址的一范围；

判断下一个要引退的上述微码指令的地址是否落在上述范围内；以及

计数下一个要引退的上述微码指令的地址落在上述范围内的次数。

14.根据权利要求8所述的微码指令执行次数的计数方法，其特征在于，上述计数方法还包括：

因应上述将微码指令的地址储存至上述第一暂存器的步骤，将上述地址吻合发生的次数归零。

Images