CN101819516B

CN101819516B - 能够复用浮点操作用构件和向量操作用构件的处理器

Info

Publication number: CN101819516B
Application number: CN201010100260.8A
Authority: CN
Inventors: 郇丹丹; 胡伟武
Original assignee: Loongson Technology Corp Ltd
Current assignee: Loongson Technology Corp Ltd
Priority date: 2010-01-22
Filing date: 2010-01-22
Publication date: 2014-04-16
Anticipated expiration: 2030-01-22
Also published as: CN101819516A

Abstract

能够复用浮点操作用构件和向量操作用构件的处理器，其包括：兼容了浮点操作用功能部件的全部功能的向量操作用功能部件，其将浮点操作作为标量操作处理；既可用作向量操作用寄存器又可用作浮点操作用寄存器的向量操作用寄存器堆，其中具有相同的寄存器号使得浮点操作用寄存器与向量操作用寄存器相互关联。通过在向量操作用功能部件处执行浮点操作，降低了实现复杂度、减少了处理器面积、节省了硬件资源，从而降低了处理器的实现成本。此外，通过基于寄存器号使得向量操作用寄存器堆被部分复用作为浮点操作用寄存器，能够节省用以在浮点操作用寄存器与向量操作用寄存器之间移动数据的指令操作，从而有效提高了处理器的指令执行效率。

Description

能够复用浮点操作用构件和向量操作用构件的处理器

技术领域

本发明涉及微处理器的体系结构，特别涉及能够复用浮点操作用构件和向量操作用构件的处理器。

背景技术

随着科学计算、多媒体、网络通讯及数字信号处理等高计算密集应用领域的快速发展，对处理器的数据处理能力提出了越来越高的要求。向量计算是提高数据并行处理能力的行之有效的方法，因此处理器普遍引入了向量计算指令。传统的处理器为向量处理单元与浮点和定点处理单元并列的结构，即在用于定点和浮点操作的寄存器和功能部件之外，还具有独立的寄存器和功能部件用于进行向量操作。

对于上述传统结构，必须通过移数指令来进行向量操作与浮点操作之间的数据传递，而移数指令一般在访存部件执行，因此存在执行速度慢、数据效率低的缺点。

另外，由于浮点操作用寄存器和向量操作用寄存器以及浮点操作用功能部件和向量操作用功能部件各成一套，上述传统结构还存在处理器面积大、硬件实现成本高的缺点。

发明内容

有鉴于此，本发明目的在于提供一种处理器，其能够对浮点操作用构件和向量操作用构件进行复用，其中浮点操作用构件包括浮点操作用寄存器和浮点操作用功能部件等，而向量操作用构件包括向量操作用寄存器和向量操作用功能部件等。

为了实现上述目的，本发明提供了一种处理器，其包括兼容了浮点操作用功能部件的全部功能的向量操作用功能部件，以在所述向量操作用功能部件处执行所述浮点操作，所述向量操作用功能部件为协处理器。

对于上述处理器，优选地，所述向量操作用功能部件通过指令操作码来识别是标量操作还是所述向量操作，并将所述浮点操作视为所述标量操作进行处理。

为了实现上述目的，本发明提供了另一种处理器，其中向量操作和浮点操作共用向量操作用寄存器堆。从而使得具有相同的寄存器号的寄存器既可被用作为向量操作用寄存器，又可被用作为浮点操作用寄存器。进而使得针对浮点操作用寄存器的指令操作相当于直接对具有相同寄存器号的向量操作用寄存器进行操作，以及针对向量操作用寄存器的指令操作相当于直接对具有相同寄存器号的浮点操作用寄存器进行操作。

对于上述处理器，优选地，所述浮点操作使用所述向量操作用寄存器堆的低64位，而所述向量操作使用所述向量操作用寄存器堆的全部256位。

根据本发明处理器的上述技术方案，一方面，通过在向量操作用功能部件处执行浮点操作，降低了实现复杂度、减少了处理器面积、节省了硬件资源，从而降低了处理器的实现成本；另一方面，通过基于寄存器号使得向量操作用寄存器堆被部分复用作为浮点操作用寄存器，能够节省用以在浮点操作用寄存器与向量操作用寄存器之间移动数据的指令操作，从而有效提高了处理器的指令执行效率。

附图说明

图1示出了MIPS浮点控制寄存器FCSR的结构；以及

图2示出了本发明实施例的寄存器堆存储结构。

具体实施方式

如上所述，本发明旨在克服现有技术中浮点操作用构件(包括浮点操作用寄存器和浮点操作用功能部件)与向量操作用构件(包括向量操作用寄存器和向量操作用功能部件)相互独立所导致的种种不足，并提供了一种能够复用浮点操作用构件和向量操作用构件的处理器，其不仅能够降低硬件实现复杂度和成本，还能够有效提高指令的执行效率。

本发明的上述及其他技术特征和有益效果，将通过参照附图进行的优选实施例介绍得到更充分的阐述。

一方面，利用向量操作用功能部件来实现浮点操作功能，从而使得向量操作用功能部件与浮点操作用功能部件作为同一个处理器而存在。例如，在图1所示的MIPS架构下，向量操作用功能部件可以与浮点操作用功能部件复用为同一个处理器，共称为处理器1。

其中，由于向量操作用功能部件兼容了现有技术中的浮点操作用功能部件的全部功能，并且不需要额外的控制寄存器。因此，仍可以将向量操作用功能部件设计成协处理器1(即CP1)，并使用与CP1完全相同的控制寄存器以及用以访问CP1的控制寄存器的指令，例如，用以将值从CP1的控制寄存器移动到通用寄存器的指令CFC1、用以将值从CP1的通用寄存器移动到CP1的控制寄存器的指令CTC1等。

通过将浮点操作复用至向量操作用功能部件，也即，在向量操作用功能部件处执行浮点操作，降低了实现复杂度、节省了硬件资源、减少了处理器面积，从而降低了处理器的实现成本。

更具体地，假定向量功能部件的模块都采用256位宽，浮点为32位宽。并且，对于浮点，可以一次实现8个单精度操作或者4个双精度操作；对于定点，可以实现32个字节操作、16个半字操作、8个字操作、4个双字操作或者2个四字操作，当然也可以256位一起操作。向量操作用功能部件基本为4个64位浮点操作用功能部件并列而成。因此，浮点操作可以直接复用向量操作用功能部件中的一个浮点功能部件。

例如，向量操作模块中的向量乘加模块(VFMAF)、向量转化模块(VFCVT)、向量浮点单拍模块(VFONE)、向量浮点开方模块(VFDIV_SQRT)等都是将浮点相同功能的模块复制4份，其中既执行普通的标量浮点操作也执行向量操作，并通过指令操作码来识别是标量操作还是向量操作。

另一方面，浮点操作用寄存器和向量操作用寄存器还共用向量操作用寄存器堆。并且，具有相同的寄存器号使得浮点操作用寄存器与向量操作用寄存器之间存在相关关系。也即，具有相同的寄存器号的寄存器既可被用作为向量操作用寄存器，又可被用作为浮点操作用寄存器。如图2所示，浮点数据使用寄存器堆的低64位，即只用A0、A1、A2、A3…A63，而向量数据使用寄存器堆的全部256位。

由于针对浮点操作用寄存器的指令操作相当于直接对具有相同寄存器号的向量操作用寄存器进行操作，以及针对向量操作用寄存器的指令操作相当于直接对具有相同寄存器号的浮点操作用寄存器进行操作。由此使得，通过基于寄存器号来使得向量操作用寄存器被部分复用作为浮点操作用寄存器，能够节省用以将数据从浮点操作用寄存器移动到向量操作用寄存器的指令操作以及用以将数据从向量操作用寄存器移动到浮点操作用寄存器的指令操作，从而有效提高了处理器的指令执行效率。

接下来，列举两个具体的应用例，一条扩展向量指令和一条浮点指令，以更形象地说明通过本申请所提供的能够复用浮点操作用构件和向量操作用构件的处理器的工作原理。

首先，增加一条向量加指令VPAND vr2vr0vrl，该指令用于将两个源操作数vr0和vrl中的256位操作数分别按位相与，并将结果存入vr2中。其中，两个源操作数为：

vr0=0xfl7df2e24103d82-90828821e004d4c02f871f5f7f096bfece8bb69d1e0e013c：

vr1=0x0c94e3195c172fb8ab997857fb1bc4f64a9e0f959a205a34e9a2a6d33924f172。

运算结果为：

vr2=0x0014e20040002d8080800801e000c4c00a860f151a004a34c882a69118040130。

其次，执行浮点指令SUB.D vr2vr3vr2，该指令用于将上面vr2的结果与另一个寄存器vr3相减，并将结果存入vr2中，其中，两个源操作数分别为：

vr2=0x0014e20040002d8080800801e000c4c00a860f151a004a34c882a69118040130：

vr3=c882a69118040130。

运算结果为：

vr2=0x0014e20040002d8080800801e000c4c00a860fl51a004a340000000000000000。

如果按照传统方法完成上面两条指令相同的功能，则需要：

1、首先，在向量功能部件执行第一条指令VPAND，并将运算结果存入向量寄存器；

2、接着，经由指令MTC1将第一条指令VPAND的运算结果的最低64位0xc882a69118040130从向量寄存器移动到浮点寄存器；

3、然后，在浮点功能部件执行指令第二条SUB.D，并将所得到结果0x0000000000000000存入浮点寄存器；

4、继续，经由指令MFC1将0x0000000000000000从浮点寄存器移动到向量寄存器；

5、最后，在向量功能部件执行一条混合指令，以将第一条指令VPAND结果的高192位与从浮点寄存器移动到向量寄存器的低64位进行拼接，从而得到最终结果

0x0014e20040002d8080800801e000c4c00a860f151a004a340000000000000000。

由此可见，如果不采用本发明所提供的处理器，需要采用5条指令才能完成上面2条指令的功能。因此，毋庸置疑，本发明确实能够有效提高处理器的指令执行效率。

需要声明的是，上述发明内容及具体实施方式仅旨在证明本发明所提供技术方案的实际应用，不应解释为对本发明保护范围的限定。本领域技术人员在本发明的精神和原理内，当可作各种修改、等同替换、或改进。本发明的保护范围以所附权利要求书为准。

Claims

1.一种处理器，其特征在于，包括兼容了浮点操作用功能部件的全部功能的向量操作用功能部件，以在所述向量操作用功能部件处执行所述浮点操作，所述向量操作用功能部件为协处理器；所述向量操作和所述浮点操作共用向量操作用寄存器堆，从而使得具有相同的寄存器号的寄存器既可被用作为向量操作用寄存器，又可被用作为浮点操作用寄存器，进而使得针对浮点操作用寄存器的指令操作相当于直接对具有相同寄存器号的向量操作用寄存器进行操作，以及针对向量操作用寄存器的指令操作相当于直接对具有相同寄存器号的浮点操作用寄存器进行操作。

2.根据权利要求1所述的处理器，其特征在于：

所述向量操作用功能部件通过指令操作码来识别是标量操作还是所述向量操作，并将所述浮点操作视为所述标量操作进行处理。

3.根据权利要求1所述的处理器，其特征在于，所述浮点操作使用所述向量操作用寄存器堆的低64位，而所述向量操作使用所述向量操作用寄存器堆的全部256位。