CN101814316B

CN101814316B - 一种静态存储型现场可编程逻辑门阵列的配置方法

Info

Publication number: CN101814316B
Application number: CN201010157144XA
Authority: CN
Inventors: 童亚钦; 辛明瑞; 曲志超; 牟文秀
Original assignee: 513 Research Institute of 5th Academy of CASC
Current assignee: 513 Research Institute of 5th Academy of CASC
Priority date: 2010-04-28
Filing date: 2010-04-28
Publication date: 2012-05-30
Anticipated expiration: 2030-04-28
Also published as: CN101814316A

Abstract

本发明公开了一种静态存储型现场可编程逻辑门阵列的配置方法，该方法在配置文件中存储包括配置帧数据、对应的屏蔽信息和数据类型的数据帧。在进行动态刷新操作时，逻辑控制电路从所述新配置文件中逐帧读入数据帧，根据数据帧中的屏蔽信息过滤掉禁止重复写入的数据帧，仅将允许重复写入的数据帧还原为原始的FPGA配置帧数据，并写入FPGA配置区；在写入时，如果数据帧所含数据类型为指令，则直接写入，如果数据帧所含数据类型为数据，则在写入数据后，进一步向FPGA填充冗余数据。使用本发明能够在循环重复刷新配置区数据时，避免FPGA嵌入逻辑工作状态被改变。

Description

一种静态存储型现场可编程逻辑门阵列的配置方法

技术领域

本发明涉及现场可编程逻辑门阵列(FPGA)技术领域，尤其涉及一种静态存储型FPGA的配置方法。

背景技术

Xilinx公司出产的静态存储(SRAM)型FPGA器件(以下称为XilinxFPGA)运行时的逻辑状态由配置区的数据决定。但是Xilinx FPGA器件在实际工作过程中可能因外部工作环境的干扰(如电压突变、无线脉冲干扰、高能粒子撞击等)而使FPGA的配置区数据发生改变，从而影响FPGA嵌入逻辑的正常运行。

目前一种保证配置区数据正确性的解决方式为：如图1所示，使用外部控制电路将存储于程序存储器(PROM)的配置文件中的配置数据循环重配置到FPGA的配置区，从而实现FPGA配置区数据的动态刷新。该方法可以在不中断FPGA正常工作的情况下，反复向FPGA配置区写入正确的配置数据，确保发生错误的配置区数据能得到及时更新，从而增强FPGA工作的可靠性。

Xilinx FPGA的全部配置数据中既包括对FPGA的工作模式进行设置的指令，也包括将要写入FPGA的配置区的数据。当对FPGA的配置区进行循环重配置时，有部分指令和数据是不能被反复写入的，需要在重配置过程中屏蔽掉这部分不允许反复写入的数据，如果这些不允许反复写入的数据在FPGA工作过程中被重复写入，可能会改变FPGA嵌入逻辑的工作状态，导致FPGA不能正常工作。

Xilinx公司的FPGA开发软件ISE在生成配置文件*.bit时，也会生成一个数据屏蔽文件*.ll，在该数据屏蔽文件*.ll中列出了不允许反复写入的配置数据在配置文件*.bit中的位置。因此另一种动态刷新方法为，在动态刷新时，读取配置文件*.bit和屏蔽文件*.ll，根据两个文件进行数据分析，从而避免写入屏蔽字。

然而，第一种解决方法只支持每次对所有配置区数据进行全部重配置，无法保证不中断FPGA的正常工作。第二种解决方法需要将配置信息和不允许重复写入的信息分别存放在2个不同的数据文件中，需要2块ROM芯片保存这2个数据文件，增加了硬件的使用，而且分析过程需要对两个文件中的信息进行解析，过程复杂。

发明内容

有鉴于此，本发明针对Xilinx FPGA的配置区数据在受到外部环境干扰的情况，提供一种SRAM型FPGA的配置方法，在循环重复刷新配置区数据时，区分配置数据中允许反复写入FPGA的数据和不允许反复写入FPGA的数据，从而循环重复刷新配置区数据时，避免FPGA嵌入逻辑工作状态被改变。

为此，本发明提供了一种SRAM型FPGA的配置方法，该方法包括：

读取FPGA配置文件中的配置信息和FPGA屏蔽数据文件中的屏蔽信息；屏蔽信息指示出禁止在FPGA嵌入逻辑工作状态下被重复写入的配置信息在配置文件中的位置；

将读取的配置信息分解为多个数据帧，每个数据帧中包括一个FPGA配置帧数据、对应的屏蔽信息和数据帧所含数据类型；所述屏蔽信息表示数据帧是否允许在FPGA内部逻辑运行过程中被重复写入，数据帧所含数据类型包括指令和数据两种；

将所有分解后的数据帧存放到一个新配置文件中，并写入存储介质；

在进行动态刷新操作时，逻辑控制电路从所述新配置文件中逐帧读入数据帧，根据数据帧中的屏蔽信息过滤掉禁止重复写入的数据帧，仅将允许重复写入的数据帧还原为原始的FPGA配置帧数据，并写入FPGA配置区；在写入时，如果数据帧所含数据类型为指令，则直接写入，如果数据帧所含数据类型为数据，则在写入数据后，进一步向FPGA填充冗余数据；

当全部新配置文件的数据帧全部被读入后，逻辑控制电路重复执行逐帧读入、写入FPGA的操作。

在进行全局配置时，逻辑控制电路从新配置文件中逐帧读入数据帧，将所有读取的数据帧还原为原始的Xilinx FPGA配置帧数据，并写入XilinxFPGA配置区；在写入时，如果数据帧所含数据类型为指令，则直接写入，如果数据帧所含数据类型为数据，则在写入数据后，进一步向Xilinx FPGA填充冗余数据。

较佳地，所述数据帧的帧格式包括：同步域、帧类型域、帧长度域和数据域；

所述同步域，用于记载帧同步标记；

所述帧类型域，用于记载屏蔽信息和数据帧所含数据类型；所述帧类型域包括4类数据类型；

第一类表示该数据帧所含内容为命令且不需要屏蔽；逻辑控制电路接收到该类数据帧时，无论是对FPGA进行全局配置还是动态刷新，都将该数据帧转换为原始的FPGA配置帧数据，写入FPGA配置区；

第二类表示该数据帧所含内容为命令且需要屏蔽；逻辑控制电路接收到该类数据帧时，当正在进行全局配置时，则将该数据帧转换为原始的FPGA配置帧数据，写入FPGA配置区；而当正在进行动态刷新时，则不将该数据帧写入FPGA配置区；

第三类表示该数据帧所含内容为数据且不需要屏蔽；逻辑控制电路接收到该类数据帧时，无论是正在对FPGA进行全局配置还是动态刷新，都将该数据帧转换为原始的FPGA配置帧数据，写入FPGA配置区，且在写入完毕后，继续向FPGA配置区填充与当前配置帧长度相同的冗余数据；

第四类表示该数据帧所含内容为数据且需要屏蔽；逻辑控制电路接收到该类数据帧时，当正在进行全局配置时，则将该数据帧转换为原始的FPGA配置帧数据，写入FPGA配置区，且在写入完毕后，继续向FPGA配置区填充与当前配置帧长度相同的冗余数据；当正在进行动态刷新时，则不将该数据帧写入FPGA配置区；

较佳地，所述数据帧进一步包括帧长度域，用于记载本帧数据域的长度；所述数据域，用于记载有效数据。

通过技术方案的实施，达到了如下的效果：

1)FPGA的配置文件中包含了屏蔽数据相关信息，这样逻辑控制电路可以根据屏蔽数据相关信息过滤掉配置数据流中禁止反复刷新的部分配置数据，只向Xilinx FPGA的配置区写入允许动态刷新的数据，这样确保动态刷新过程不会破坏FPGA内部运行数据，动态刷新过程和FPGA的正常工作互相独立。

2)将配置文件*.bit和屏蔽数据文件*.ll合并到一个新配置文件*.bin，只需使用一块ROM元件存储*.bin文件，减少了存储元件的使用量。

3)配置文件结构简单，内部帧结构固定，易于对文件数据进行解析，简化了外部逻辑控制电路的逻辑设计。

附图说明

图1为现有技术中FPGA的重配置示意图。

图2为本发明动态刷新方案的流程示意图。

图3为本发明动态刷新方案的功能框图。

图4为本发明数据帧的结构示意图。

具体实施方式

本发明将Xilinx FPGA配置文件中的数据分为两种：

1)屏蔽数据。屏蔽数据是FPGA内部逻辑运行时不允许重复写入配置区的数据，其对应Xilinx FPGA配置指令或者Xilinx FPGA内部硬件结构的RAM资源。FPGA工作时，内部逻辑会操作这些RAM资源，动态刷新时对这些RAM资源进行写入将会改变内部逻辑的运行状态。

2)非屏蔽数据。非屏蔽数据是Xilinx FPGA内部逻辑运行时允许重复写入配置区的数据，其对应Xilinx FPGA内部硬件结构的可配置逻辑块(CLB)和布线资源，这些资源在Xilinx FPGA内部逻辑运行时不会改变状态，动态刷新可以对这些资源的配置区进行重复写入而不影响内部程序的正常运行。

基于上述数据划分，本发明提供了一种Xilinx FPGA配置方法，该方法为：读取Xilinx FPGA配置文件中的配置信息和Xilinx FPGA屏蔽数据文件中的屏蔽信息；屏蔽信息指示出禁止在Xilinx FPGA嵌入逻辑工作状态下被重复写入的配置信息在配置文件中的位置；

将读取的配置信息分解为多个数据帧，每个数据帧中包括一个FPGA配置帧数据、对应的屏蔽信息和数据帧所含数据类型；所述屏蔽信息表示数据帧是否允许在Xilinx FPGA内部逻辑运行过程中被重复写入，数据帧所含数据类型包括指令和数据两种；

在进行动态刷新操作时，逻辑控制电路从所述新配置文件中逐帧读入数据帧，根据数据帧中的屏蔽信息过滤掉禁止重复写入的数据帧，仅将允许重复写入的数据帧还原为原始的Xilinx FPGA配置帧数据，并写入Xilinx FPGA配置区；在写入时，如果数据帧所含数据类型为指令，则直接写入，如果数据帧所含数据类型为数据，则在写入数据后，进一步向Xilinx FPGA填充冗余数据，以保证后续数据的连续写入；

当全部新配置文件的数据帧全部被读入后，逻辑控制电路重复执行逐帧读入、写入Xilinx FPGA的操作，从而实现了持续的动态刷新。

然而，对于全局配置，不需要考虑是否允许重复写入的问题，将所有配置信息写入配置区。即在进行全局配置时，逻辑控制电路从所述新配置文件中逐帧读入数据帧，将所有读取的数据帧还原为原始的Xilinx FPGA配置帧数据，并写入Xilinx FPGA配置区；在写入时，如果数据帧所含数据类型为指令，则直接写入，如果数据帧所含数据类型为数据，则在写入数据后，进一步向Xilinx FPGA填充冗余数据。

下面结合附图对本发明技术方案进行详细描述。

在现有技术中，向Xilinx FPGA的配置区写入配置数据的最小单位是帧，帧长度与FPGA的硬件结构有关，如V2C3000器件的帧长度为166个双字，V2c1000器件的帧长度为106个双字，以下称这种Xilinx FPGA硬件对应的帧为配置帧。

Xilinx公司的FPGA开发软件ISE在生成配置文件*.bit时，也会生成一个数据屏蔽文件*.ll，在该数据屏蔽文件*.ll中列出了不允许反复写入的配置数据在配置文件*.bit中的位置。

参见图2和图3，本发明首先根据配置文件*.bit和数据屏蔽文件*.ll生成自定义二进制*.bin文件，该自定义二进制*.bin文件以固定数据帧的格式存储配置数据。具体来说，本步骤具体包括：

读取配置文件*.bit和数据屏蔽文件*.ll，根据数据屏蔽文件*.ll中记载的屏蔽数据在配置文件中的位置，识别配置文件中的屏蔽数据和非屏蔽数据；根据预先获知的数据位置和指令位置，识别配置文件中所记载数据的类型；根据Xilinx FPGA的硬件结构，将*.bit文件中的配置信息分解单个的数据帧，在每个数据帧中包括一个Xilinx FPGA配置帧数据、对应的屏蔽信息和数据帧所含数据类型；将所有分解后的数据帧存放到一个单独二进制文件*.bin中，在烧录到ROM中。这样，在实际的FPGA配置电路中只需使用一块诸如ROM的存储介质存储新产生的二进制文件，使得动态刷新过程的复杂性主要体现到计算机软件中，既简化了逻辑控制电路，又减少了ROM元件使用量。

本发明存储在新配置文件中的数据帧需要包括Xilinx FPGA配置帧数据，即有效数据，还需要包括该帧数据对应的屏蔽信息和该帧数据所含有效数据的类型。具体数据帧格式可以根据工程需要进行设计。本发明实施例中提供了一种帧格式。

如图4所示，本实施例中自定义二进制*.bin文件由若干如图4示出的格式固定的数据帧组成。数据帧划分为下述4个域：

1)同步域

同步域记载帧同步标记，例如可以为0x1acffc1d。

2)帧类型域

该域记载屏蔽信息和数据帧所含数据类型。例如，

0x000000ff——表示该帧所含内容为命令且不需要屏蔽。逻辑控制电路接收到该类数据帧时，无论是对Xilinx FPGA进行全局配置或动态刷新，该帧数据都需要转换为原始的FPGA配置帧数据，写入Xilinx FPGA配置区；

0x000000f0——表示该帧所含内容为命令且需要屏蔽。逻辑控制电路接收到该类数据帧时，当对Xilinx FPGA进行全局配置时，该帧数据需要被转换为原始的Xilinx FPGA配置帧数据，写入Xilinx FPGA配置区，而当对Xilinx FPGA进行动态刷新时，该帧数据不需要被写入Xilinx FPGA配置区；

0x0000000f——表示该帧所含内容为数据且不需要屏蔽。逻辑控制电路接收到该类数据帧时，无论是对Xilinx FPGA进行全局配置还是动态刷新，该帧数据都需要被转换为原始的Xilinx FPGA配置帧数据，被写入XilinxFPGA配置区，而且需要在完成写入该帧数据后，继续向Xilinx FPGA配置区填充与当前写入的配置帧长度相同的冗余数据；

0x00000000——表示该帧所含内容为数据且需要屏蔽。逻辑控制电路接收到该类数据帧时，当对Xilinx FPGA进行全局配置时，该帧数据需要被转换为原始的Xilinx FPGA配置帧数据，写入Xilinx FPGA配置区，而且需要在完成写入该帧数据后，继续向Xilinx FPGA配置区填充与当前写入的配置帧长度相同的冗余数据。当对Xilinx FPGA进行动态刷新时，该帧数据不需要被写入Xilinx FPGA。

本实施例将屏蔽信息和数据帧所含数据类型设置同一域中，从而减少帧长度，在实际中，也可以采用两个域分别表示屏蔽信息和数据帧所含数据类型。而且，这两个信息没有先后顺序。

3)帧长度域

该域记载本帧数据域的长度(单位：双字)。在实际中，该域可以省略，而采用下一帧的同步域识别本帧的结束点。

4)数据域

该帧包含有效数据。

当采用图4示出的格式时，使用计算机软件读入*.bit文件，根据XilinxFPGA的硬件结构，以资源列为单位划分出一个个数据帧，同时也读入*.ll文件，根据*.ll文件中的屏蔽指示信息和预先获知的数据和指令位置信息填充数据帧的类型域，组帧完毕后将所有数据帧集合在一起合成*.bin格式二进制文件，并将该文件烧入用以存储配置信息的ROM存储元件。

在初始载入配置信息时，逻辑控制电路检测到全局配置信号有效，此时，逻辑控制电路从ROM存储元件中逐一读入数据帧，分析数据帧的类型域和帧长度域，由于是全局配置，不考虑数据帧的屏蔽信息，因此当数据帧的类型域显示数据帧所含内容为命令时，将数据帧还原为Xilinx FPGA配置时需要的标准配置帧格式，然后将标准配置帧写入FPGA的配置区。如果所含内容为数据，则在将转换后的标准配置帧写入Xilinx FPGA后，进一步向XilinxFPGA填充冗余数据。

在写入配置帧时，由于FPGA配置区写入接口采用流水线结构，在写入了承载数据的配置帧数据之后，还需写入一个与配置帧数据同等数量的冗余数据，用以推动流水线继续运转，使得配置帧数据从配置接口流动到SRAM配置区。如果只写入配置帧数据，不写入冗余数据，这配置帧数据停留在接口处，没有真正到达配置区。冗余数据可以为全0或全F的数据。而承载命令的配置帧不需要流动到SRAM配置区，因此不需要填充冗余数据。

在动态刷新配置信息时，参见图2，逻辑控制电路检测到动态刷新控制信号有效，此时，逻辑控制电路从ROM存储元件中逐一读入数据帧，分析数据帧的类型域和帧长度域；如果类型域显示需要屏蔽，则该帧数据不写入Xilinx FPGA；如果类型域显示不需要屏蔽，则根据类型域判断数据帧所含内容为命令还是数据，如果是命令，将数据帧转换为Xilinx FPGA配置时需要的标准配置帧格式，然后将标准配置帧写入FPGA的配置区；如果是数据，则在将转换后的标准配置帧写入Xilinx FPGA后，进一步向Xilinx FPGA填充冗余数据。

由以上所述可以看出，本发明制定了一种专用二进制文件格式*.bin，该种文件格式由若干个有固定格式的数据帧组成。采用计算机软件将XilinxFPGA的配置数据文件*.bit和屏蔽字文件*.ll读入，合并成*.bin文件并将其写入ROM存储元件；在进行动态刷新操作时，逻辑控制电路按照*.bin文件的数据帧格式逐帧读入配置信息，还原出原始的Xilinx FPGA配置帧数据并过滤掉禁止重复写入的数据，将剩下的允许重复写入的数据写入FPGA配置区；当全部*.bin文件的数据都被读入后，逻辑控制电路又从ROM存储元件的起始地址开始重复读入配置信息、写入，从而实现了FPGA动态刷新，而且在动态刷新过程中避免了屏蔽数据的重复写入，从而保证FPGA的正常工作。

Claims

1.一种静态存储型现场可编程逻辑门阵列的配置方法，其特征在于，该方法包括：

2.如权利要求1所述的一种静态存储型现场可编程逻辑门阵列的配置方法，其特征在于，该方法进一步包括：在进行全局配置时，逻辑控制电路从所述新配置文件中逐帧读入数据帧，将所有读取的数据帧还原为原始的FPGA配置帧数据，并写入FPGA配置区；在写入时，如果数据帧所含数据类型为指令，则直接写入，如果数据帧所含数据类型为数据，则在写入数据后，进一步向FPGA填充冗余数据。

3.如权利要求1或2所述一种静态存储型现场可编程逻辑门阵列的配置方法，其特征在于，所述数据帧的帧格式包括：同步域、帧类型域、帧长度域和数据域；

所述同步域，用于记载帧同步标记；

第三类表示该数据帧所含内容为数据且不需要屏蔽；逻辑控制电路接收到该类数据帧时，无论是正在对FPGA进行全局配置还是动态刷新，都将该数据帧转换为原始的FPGA配置帧数据，写入FPGA配置区，且在写入完毕后，继续向FPGA配置区填充与当前写入的配置帧长度相同的冗余数据；

第四类表示该数据帧所含内容为数据且需要屏蔽；逻辑控制电路接收到该类数据帧时，当正在进行全局配置时，则将该数据帧转换为原始的FPGA配置帧数据，写入FPGA配置区，且在写入完毕后，继续向FPGA配置区填充与当前写入的配置帧长度相同的冗余数据；当正在进行动态刷新时，则不将该数据帧写入FPGA配置区；

所述帧长度域，用于记载数据帧数据域所包含数据量的长度。

所述数据域，用于记载有效数据。