CN101814060A - 在背靠背非透明桥中进行系统间协议交换的方法和装置 - Google Patents

在背靠背非透明桥中进行系统间协议交换的方法和装置 Download PDF

Info

Publication number
CN101814060A
CN101814060A CN200910253073A CN200910253073A CN101814060A CN 101814060 A CN101814060 A CN 101814060A CN 200910253073 A CN200910253073 A CN 200910253073A CN 200910253073 A CN200910253073 A CN 200910253073A CN 101814060 A CN101814060 A CN 101814060A
Authority
CN
China
Prior art keywords
transparent bridge
grouping
register
shadow register
agency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910253073A
Other languages
English (en)
Other versions
CN101814060B (zh
Inventor
K·戴维斯
M·沙利文
J·米切尔
P·泰米斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101814060A publication Critical patent/CN101814060A/zh
Application granted granted Critical
Publication of CN101814060B publication Critical patent/CN101814060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0709—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Bus Control (AREA)

Abstract

一种具有背靠背非透明桥和代理分组生成机构的双主机系统及方法。该代理分组生成机构使主机能够向彼此发送中断生成分组。

Description

在背靠背非透明桥中进行系统间协议交换的方法和装置
技术领域
本发明的实施例总体上涉及分布式多处理器架构，并且具体地，涉及具有背靠背非透明桥的双主机系统。
背景技术
外围组件互连(PCI)是1992年开发的第二代并行总线架构，用以替代工业标准架构(ISA)总线。在PCI标准中，所有设备共享同一双向32位(或64位)并行信号路径。相对于ISA总线，PCI总线具有许多优点，包括：处理器无关、缓冲隔离、总线控制以及真正的即插即用工作方式。PCI Express(PCIe)是第三代通用串行I/O互连，被设计来替代PCI总线。PCI Express围绕称为通道(lane)的点对点串行链路来构建，而并非一种总线。
PCI Express的点对点串行链路架构非常适合于通过分布式多处理器架构模型来进行分布式处理。分布式处理器通常被优化，以实现数据分组处理功能。与严重依赖高速缓存来提升性能的通用中央处理单元(CPU)不同，分布式处理器消除了分组处理的局部性(locality)以及对高性能I/O的需求，这种对高性能I/O的需求迫使设计者提出新颖的架构以减小处理时延而同时仍能以高数据率来对分组进行处理。
附图说明
通过参考用来说明本发明的实施例的以下描述和附图，可以最清楚地理解本发明。
图1是具有一个非透明桥的双主机系统的示意图(根联合体-NTB-根联合体)。
图2示意性地说明了图1的非透明桥的配置(NTB主要和次要配置空间)。
图3是具有两个背靠背非透明桥的双主机系统的示意图(背靠背：根联合体到NTB端点)。
图4示意性地说明了图3的非透明桥的配置(MMI/O背靠背通信)。
图5示出根据本发明的实施例的寄存器关系。
图6示出根据本发明的实施例的寄存器关系。
具体实施方式
如本说明书和权利要求书中所使用的，除非在上下文中清楚指出，否则单数形式的“一”、“一个”和“所述”包括复数形式的引用。“协议”是规定在至少两个NTB子系统之间交换的消息的格式、语法和顺序的一组规则。“根联合体(root complex)”(“RC”)是PCI Express设备，其将处理器(或中央处理单元(CPU))和存储器连接到PCI Express交换结构。根联合体代表处理器来生成事务请求。“门铃寄存器(doorbell register)”是通常为16位的普通寄存器，其可以被两个NTB子系统的控制软件用来定义一种协议。门铃寄存器用作中断生成机构，向双主机系统中的一个主机提醒相对的另一主机的操作。“便笺式寄存器”是一组通常为32位的普通寄存器，其可以用于跨系统的通信和存储与这些通信相关的数据。
PCI Express非透明桥(NTB)通过充当双主机系统之间的网关，来帮助实现分布式多处理器架构模型的扩展。图1是说明具有单个非透明桥104的双主机系统的布置的示意图。图2说明了图1的双主机系统的非透明桥104的配置。图1中说明的双主机系统包括通过单个非透明桥104连接的主要(primary)主机系统100A和备份(backup)主机系统100B。主要主机系统100A包括主要根联合体103A中的主要处理器102A，而备份主机系统100B包括次要(secondary)根联合体103B中的次要处理器102B。非透明桥104包括主要侧106、次要侧108，以及具有影子寄存器(shadowregister)112的存储器映射输入/输出(MMI/O)空间110。在枚举后，非透明桥104在每个主机系统100A、100B上表现为PCI Express端点(EP)。
主要主机系统100A和备份主机系统100B通常借助一协议来通过单个非透明桥104上的MMI/O空间110中的门铃寄存器(未示出)和一组便笺式寄存器(未示出)进行相互通信。主要主机系统100A和次要主机系统100B使用软件(通常为设备驱动程序)来向彼此发送消息。一种消息可以是心跳消息(heartbeat message)，其指示在主机系统100A、100B上运行的软件的良好状态。即，主机系统100A、100B之一未能成功接收心跳消息将指示在相对的另一主机系统100A、100B上发生灾难性故障。典型地，心跳消息通过设备驱动程序来传输，该设备驱动程序将心跳协议消息写入便笺式寄存器，并随后写入门铃寄存器，以引发将一中断传输给另一主机。即，该中断向主机系统100A、100B通知心跳消息的可用性。除了简单的心跳消息，该协议还可以包括其他类型的消息，例如：实现失效备援(failover)、移动窗口、加载软件等。
图3说明了根据本发明的一个实施例的具有背靠背配置(RC---NTB---NTB---RC)的两个非透明桥104A、104B的双主机系统。和图1中所说明的双主机系统相同，该双主机系统包括具有主要处理器102A与主要根联合体103A的主要主机100A，以及具有次要处理器102B与次要根联合体103B的备份主机100B。然而，图3中所说明的双主机系统包括两个非透明桥104A、104B。
图3的双主机系统的非透明桥104A、104B的配置在图4中说明。第一非透明桥104A包括第一主要侧106A、第一次要侧108A、以及具有第一影子寄存器112A的第一存储器映射输入/输出(MMI/O)空间110A。第二非透明桥104B包括第二主要侧106B、第二次要侧108B、以及具有第二影子寄存器112B的第二存储器映射输入/输出(MMI/O)空间110B。第一影子寄存器112A包括门铃寄存器114A和便笺式寄存器116A，而第二影子寄存器112B包括门铃寄存器114B和便笺式寄存器116B。本实施例还包括在第一影子寄存器112A与第二影子寄存器112B之间的代理分组生成机构120。下面更详细地解释代理分组生成机构120。
第一和第二非透明桥104A、104B的背靠背配置消除了当主要系统100A和备份系统100B未同时启动时出现的总线枚举问题。然而，当非透明桥104A、104B被背靠背地放置时，可能增加软件的复杂性。每个主机系统100A、100B的枚举软件在非透明桥端点处停止，导致在两个主机系统100A、100B的次要侧108A、108B之间创建一个不可访问的次要空间。因此，主要主机系统100A不知道次要主机系统100B的非透明桥的门铃寄存器114B和便笺式寄存器116B。反过来也是这样。尽管数据可以通过该PCIe的不可访问次要空间在主要主机系统100A和次要主机系统100B之间移动，但是中断无法从一个系统到达另一个系统。
本发明的实施例通过在两个主机系统100A、100B的次要侧108A、108B之间创建代理分组生成机构120来解决这个问题。代理分组生成机构120使主机系统100A、100B之一能够将PCIe中断生成分组经过MMI/O不可访问区域发送到相对的非透明桥104A、104B内，从而为每个主机系统100A、100B有效地给出进入另一系统的MMI/O空间110A、110B的隧道。可以通过对便笺式寄存器116A、116B以及中断生成门铃寄存器114A、114B进行访问和写入，来生成中断。
可以借助图4来解释根据本发明的一个实施例的一种方法。代理分组生成机构120使每个背靠背非透明桥104A、104B能够协商背靠背影子寄存器112A、112B的所有权。一旦看到第一非透明桥104A中的背靠背影子“设置(set)”门铃寄存器114A内状态的断言变化，第一非透明桥104A中的逻辑就创建邮寄(posted)存储器写分组(代理分组)，该邮寄存储器写分组在其有效载荷内包含有背靠背影子寄存器112A的内容。此外，第一非透明桥104A发送该邮寄存储器写分组，该分组跨过不可访问次要空间。第二非透明桥104B将该邮寄存储器写分组作为自己的分组来对其进行解码，并随后据此更新它的本地影子门铃寄存器114B。第二非透明桥104B感测背靠背影子“设置”门铃寄存器114B的状态变化，并根据所选的中断机制来生成上游中断(例如，MSI/MSI-X或INTx)。除了代理分组生成机构120之外，本发明的实施例还包括附加的寄存器。图5和6中说明了这些附加寄存器的实例，并在下面的实例中对它们进行更详细的解释。
实例
心跳协议
在本发明的实施例中，将心跳协议从主要主机系统100A传送到备份主机系统100B。典型的心跳协议允许主要主机系统100A向备份主机系统B通知其“在运行并且状态良好”。换言之，在它们之间存在正常的链路。尽管下面的实例说明的是从主要主机系统100A到备份主机系统100B的心跳，但是该心跳协议可以是双向的。即，该心跳协议可以被配置为向/从主要主机系统100A和备份主机系统100B发送/接收心跳消息。
在该方法的第一步骤中，主要主机系统100A设置第一门铃寄存器114A中的一个或更多商定位(agreed upon bit)。当主要主机系统100A上的硬件感测到已经设置了第一门铃寄存器114A时，它创建邮寄存储器写分组(中断代理分组)。第一非透明桥104A然后将该邮寄存储器写分组跨越不可访问次要空间发送到备份主机系统100B上的第二非透明桥104B。由第二非透明桥104B的次要侧106B通过主机系统100B中的第二非透明桥104B的SB01BASE窗口来接收该事务。
备份主机系统100B中的第二非透明桥104B内的硬件然后将该邮寄存储器写分组作为自己的分组来对其进行解码，并且设置备份主机系统100B的第二非透明桥104B中的主要门铃寄存器114B内的等同位(equivalentbits)。一旦看到主要门铃寄存器114B被设置，第二非透明桥104B就基于INTx或MSI或MSI-X是否有效并且未被屏蔽来生成上游中断。可以例如以预定周期率(例如每1秒)来设置该中断。
卸载协议
在卸载协议中，主要主机系统100A希望将一些分组处理卸载到备份主机系统100B。总的来说，卸载协议包括三个主要步骤，每个主要步骤通常包含多个子步骤。主要步骤包括：(1)把要继续处理的分组从主要主机系统100A发送到备份主机系统100B；(2)把包含关于这些分组的各种信息的消息从主要主机系统100A发送到备份主机系统100B，关于这些分组的信息例如有这些分组已经加载到存储器内的位置、分组长度、要进行的处理的类型等；以及(3)把中断代理分组从主要主机系统100A发送到备份主机系统100B，来向备份主机系统100B告知存在要进行的处理。
发送要继续处理的分组
首先，主要主机系统100A把卸载分组写入主要主机系统100A中的第一非透明桥的主要BAR 2/3窗口。第一非透明桥104A然后将这些分组转换到商定基地址PBAR2XLAT并发送这些分组。备份主机系统100B中的第二非透明桥104B在相同基地址SB23BASE(PBAR2XLAT＝SB23BASE)处接收这些分组。这些分组然后被使用SBAR2XLAT转换到备份主机系统100B的域中，并被发送给系统存储器。
发送详述了事务已经加载到存储器内的位置、事务长度、要进行的处理的类型等的消息
主要主机系统100A把商定消息写入主要主机系统100A的第一非透明桥104A中的第一便笺式寄存器116A内。一旦感测到对便笺式寄存器116A的写入，非透明桥104A中的硬件就通过背靠背BAR0XLAT来调度以备份主机系统100B中的便笺式寄存器116B为目标的邮寄存储器写分组。在不可访问次要空间的相对侧上的第二非透明桥104B的次要侧，通过备份主机系统100B中的第二非透明桥104B的SB01BASE窗口来接收该消息。备份主机系统100B的非透明桥104B中的硬件将该邮寄存储器写分组作为自己的分组来对其进行解码，并设置备份主机系统100B中的非透明桥104B内的期望的便笺式寄存器116B的位。
发送中断代理分组来向备份主机系统100B告知存在要进行的处理
主要主机系统100A设置背靠背门铃寄存器116A中的所选位。主要主机系统100A上的硬件感测到该背靠背门铃寄存器已经被设置，并创建邮寄存储器写分组，并将其跨越不可访问次要空间发送到备份主机系统100B上的第二非透明桥104B。非透明桥104B的次要侧108B通过备份主机系统100B中的非透明桥104B的SB01BASE窗口来接收该邮寄存储器写分组。第二非透明桥104B中的硬件将该邮寄存储器写分组作为自己的分组来对其进行解码，并设置主要门铃存储器114B中的等同位。一旦看到主要门铃寄存器104B的位被设置，第二非透明桥104B中的硬件就基于INTx或MSI或MSI-X是否有效并且未被屏蔽来生成上游中断。备份主机系统100B中的中断服务例程对该中断进行解码，并读取备份主机系统100B上的非透明桥104B中的便笺式寄存器116B内的消息。该消息包含诸如要继续处理的事务的位置和长度这样的信息，并且可以包含处理该请求所需的任何其他相关信息。可选地，当完成此操作时，可以将确认分组发送回主要主机系统100A。
本文所描述的本发明的各种实施例简化了具有背靠背非透明桥的双主机系统中的软件的许多问题。在没有代理分组生成机构120的情况下，围绕隧道问题的方案将包括一种高度专属的软件方案，即，复制每个系统的存储器中的门铃寄存器114A、114B和便笺式寄存器116A、116B组的原始功能和意图。驱动程序间的通信将需要复杂的协议。其结果是复杂性增加、出现异步通信问题、软件复用性和扩展性降低，以及调试周期更长。而在使用代理分组生成机构120的情况下，设备驱动程序的开发者能够更容易设计这样的协议，通过该协议，可以跨越背靠背非透明桥104A、104B来传送心跳消息和便笺式数据。示例性的协议消息有利地包括但不限于：主机失效备援应用、日志、检查点数据、以及卸载计算(例如，加密)。
尽管已经根据本发明的数个实施例描述了本发明，但是本领域技术人员将认识到，本发明并不限于所描述的本发明的这些实施例，而是可以用落入所附权利要求书的精神和范围内的修改与变化来实践本发明。因此，本说明书被认为是说明性而非限制性的。

Claims (20)

1.一种数据处理系统，包括：
第一主机，包括第一非透明桥；
第二主机，包括第二非透明桥，其中，所述第一非透明桥和所述第二非透明桥被背靠背地配置；以及
代理分组生成机构，位于所述第一非透明桥和所述第二非透明桥之间。
2.根据权利要求1所述的数据处理系统，其中，所述第一非透明桥包括第一主要侧和第一次要侧，所述第二非透明桥包括第二主要侧和第二次要侧，并且所述代理分组生成机构位于所述第一次要侧和所述第二次要侧之间。
3.根据权利要求2所述的系统，其中，所述代理分组生成机构使第一主要主机系统100和所述第二主机能够向彼此发送中断生成分组。
4.根据权利要求3所述的系统，其中，所述第一非透明桥包括第一存储器映射输入-输出(MMI/O)区域，并且所述第二非透明桥包括第二MMI/O区域，其中，所述中断生成分组在所述第一MMI/O区域和所述第二MMI/O区域之间传输。
5.根据权利要求4所述的系统，其中，所述第一MMI/O区域包括多个第一影子寄存器，所述第二MMI/O区域包括多个第二影子寄存器，并且所述中断生成分组在所述第一影子寄存器和所述第二影子寄存器之间传输。
6.根据权利要求1所述的系统，其中，所述代理分组生成机构用于发送心跳消息、日志消息或检查点数据消息。
7.根据权利要求5所述的系统，其中，所述第一影子寄存器包括第一门铃寄存器和第一便笺式寄存器中的至少一个，所述第二影子寄存器包括第二门铃寄存器和第二便笺式寄存器中的至少一个。
8.根据权利要求3所述的系统，其中，所述中断生成分组包括邮寄存储器写分组。
9.根据权利要求7所述的系统，其中，所述第一非透明桥用于一旦看到所述第一影子寄存器中的门铃寄存器内的状态的断言变化，就创建代理分组并将所述代理分组发送给所述第二非透明桥，其中所述代理分组包含邮寄存储器写分组的有效载荷。
10.根据权利要求9所述的系统，其中，所述第二非透明桥用于将所述邮寄存储器写分组作为自己的分组来对其进行解码，并更新所述第二影子寄存器。
11.根据权利要求10所述的系统，其中，所述第二非透明桥还用于感测所述第二影子寄存器中的第二门铃寄存器的状态变化，并生成上游中断。
12.一种连接多个主机的方法，包括：
用代理分组机构来连接第一主机的第一非透明桥和第二主机的第二非透明桥，
其中，所述第一非透明桥和所述第二非透明桥具有背靠背配置。
13.根据权利要求12所述的方法，还包括：将分组从所述第一主机发送到所述第二主机。
14.根据权利要求13所述的方法，其中，所述代理分组包括中断。
15.根据权利要求14所述的方法，其中，所述分组包括心跳消息、日志消息或检查点数据消息。
16.根据权利要求14所述的方法，其中，所述第一非透明桥包括包含第一影子寄存器的第一MMI/O，所述第二非透明桥包括包含第二影子寄存器的第二MMI/O，并且所述分组从所述第一影子寄存器传输到所述第二影子寄存器。
17.根据权利要求13所述的方法，还包括：发起协议。
18.根据权利要求16所述的方法，还包括：
设置所述第一影子寄存器中的设置寄存器的状态的断言变化；以及
写入包含所述第一影子寄存器中的有效载荷的邮寄写分组。
19.根据权利要求18所述的方法，还包括：在所述第二非透明桥中对所述邮寄存储器写分组进行解码，并更新所述第二影子寄存器。
20.根据权利要求19所述的方法，还包括：感测所述第二影子寄存器中的第二设置寄存器的状态变化，并生成上游中断。
CN200910253073.0A 2008-09-25 2009-09-25 在背靠背非透明桥中进行系统间协议交换的方法和装置 Expired - Fee Related CN101814060B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/238,427 2008-09-25
US12/238,427 US8244951B2 (en) 2008-09-25 2008-09-25 Method and apparatus to facilitate system to system protocol exchange in back to back non-transparent bridges

Publications (2)

Publication Number Publication Date
CN101814060A true CN101814060A (zh) 2010-08-25
CN101814060B CN101814060B (zh) 2014-03-05

Family

ID=42037622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910253073.0A Expired - Fee Related CN101814060B (zh) 2008-09-25 2009-09-25 在背靠背非透明桥中进行系统间协议交换的方法和装置

Country Status (3)

Country Link
US (3) US8244951B2 (zh)
CN (1) CN101814060B (zh)
DE (1) DE102009042868B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049566A (zh) * 2019-11-20 2020-04-21 中国航空工业集团公司西安航空计算技术研究所 信息传递方法和机载lrm模块
CN113342263A (zh) * 2020-03-02 2021-09-03 慧荣科技股份有限公司 全快闪存储器阵列伺服器的节点信息交换管理方法与设备
CN117743240A (zh) * 2024-02-19 2024-03-22 井芯微电子技术(天津)有限公司 一种具备透明和非透明双模式的PCIe桥设备

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8589613B2 (en) * 2010-06-02 2013-11-19 Intel Corporation Method and system to improve the operations of an integrated non-transparent bridge device
JP5930046B2 (ja) * 2012-08-17 2016-06-08 富士通株式会社 情報処理装置、及び情報処理装置の制御方法
JP6052089B2 (ja) * 2013-07-22 2016-12-27 富士ゼロックス株式会社 複合型コンピュータシステム
US9465760B2 (en) 2013-11-18 2016-10-11 Futurewei Technologies, Inc. Method and apparatus for delivering MSI-X interrupts through non-transparent bridges to computing resources in PCI-express clusters
US9336173B1 (en) 2013-12-20 2016-05-10 Microsemi Storage Solutions (U.S.), Inc. Method and switch for transferring transactions between switch domains
US10031933B2 (en) * 2014-03-02 2018-07-24 Netapp, Inc. Peer to peer ownership negotiation
MY175303A (en) * 2014-09-11 2020-06-18 Intel Corp Apparatus for sideband signaling, method for sideband signaling and system for sideband signaling
US10572426B2 (en) * 2015-06-02 2020-02-25 Nxp Usa, Inc. System-level redundancy in PCI express equipment
US10599510B2 (en) * 2015-07-08 2020-03-24 Hitachi, Ltd. Computer system and error isolation method
US9860113B2 (en) 2015-10-21 2018-01-02 International Business Machines Corporation Using an out-of-band network to reconfigure a bus interface port
US10817447B2 (en) * 2016-11-14 2020-10-27 Intel Corporation Input/output translation lookaside buffer (IOTLB) quality of service (QoS)
CN113168389B (zh) 2018-12-28 2023-03-31 华为技术有限公司 用于锁定具有非透明桥接的PCIe网络的装置和方法
CN111988191B (zh) * 2019-05-22 2022-03-29 北京华为数字技术有限公司 一种分布式通信网络的故障检测方法及装置
US11216348B2 (en) * 2020-03-02 2022-01-04 Silicon Motion, Inc. All flash array server and control method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954988A (en) 1988-10-28 1990-09-04 Rockwell International Corporation Memory device wherein a shadow register corresponds to each memory cell
US6175888B1 (en) 1996-04-10 2001-01-16 International Business Machines Corporation Dual host bridge with peer to peer support
US6006301A (en) 1997-09-30 1999-12-21 Intel Corporation Multi-delivery scheme interrupt router
JP2001154982A (ja) 1999-11-24 2001-06-08 Toshiba Corp コンピュータシステム
US6621293B2 (en) 2001-05-31 2003-09-16 Koninklijke Philips Electronics N.V. Integrated circuit arrangement with feature control
US6728818B2 (en) 2001-06-27 2004-04-27 International Business Machines Corporation Dual storage adapters utilizing clustered adapters supporting fast write caches
KR100441712B1 (ko) * 2001-12-29 2004-07-27 엘지전자 주식회사 확장 가능형 다중 처리 시스템 및 그의 메모리 복제 방법
JP2005051473A (ja) 2003-07-28 2005-02-24 Sony Corp ネットワーク相互接続装置及びネットワーク相互接続方法、名前解決装置、並びにコンピュータ・プログラム
US7234004B2 (en) 2003-12-19 2007-06-19 International Business Machines Corporation Method, apparatus and program product for low latency I/O adapter queuing in a computer system
US7293129B2 (en) 2005-04-22 2007-11-06 Sun Microsystems, Inc. Flexible routing and addressing
US7694025B1 (en) * 2006-03-31 2010-04-06 Integrated Device Technology, Inc. Method and device for base address sorting and entry into base address registers
US7676625B2 (en) * 2006-08-23 2010-03-09 Sun Microsystems, Inc. Cross-coupled peripheral component interconnect express switch
US7657663B2 (en) * 2006-12-19 2010-02-02 International Business Machines Corporation Migrating stateless virtual functions from one virtual plane to another
US7864788B2 (en) * 2007-03-13 2011-01-04 Cymphonix Corporation System and method for bridging proxy traffic in an electronic network
CN101242371B (zh) * 2008-03-14 2010-11-10 杭州华三通信技术有限公司 基于PCIe交换架构路由器堆叠的方法、系统和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049566A (zh) * 2019-11-20 2020-04-21 中国航空工业集团公司西安航空计算技术研究所 信息传递方法和机载lrm模块
CN111049566B (zh) * 2019-11-20 2022-03-08 中国航空工业集团公司西安航空计算技术研究所 信息传递方法和机载lrm模块
CN113342263A (zh) * 2020-03-02 2021-09-03 慧荣科技股份有限公司 全快闪存储器阵列伺服器的节点信息交换管理方法与设备
CN117743240A (zh) * 2024-02-19 2024-03-22 井芯微电子技术(天津)有限公司 一种具备透明和非透明双模式的PCIe桥设备
CN117743240B (zh) * 2024-02-19 2024-04-19 井芯微电子技术(天津)有限公司 一种具备透明和非透明双模式的PCIe桥设备

Also Published As

Publication number Publication date
DE102009042868B4 (de) 2021-12-23
US20150199294A1 (en) 2015-07-16
US8244951B2 (en) 2012-08-14
US8996780B2 (en) 2015-03-31
US20100074264A1 (en) 2010-03-25
US9594717B2 (en) 2017-03-14
CN101814060B (zh) 2014-03-05
US20130042045A1 (en) 2013-02-14
DE102009042868A1 (de) 2010-05-06

Similar Documents

Publication Publication Date Title
CN101814060B (zh) 在背靠背非透明桥中进行系统间协议交换的方法和装置
US8589723B2 (en) Method and apparatus to provide a high availability solid state drive
US8489792B2 (en) Transaction performance monitoring in a processor bus bridge
CN108363670B (zh) 一种数据传输的方法、装置、设备和系统
US7062591B2 (en) Controller data sharing using a modular DMA architecture
US7437493B2 (en) Modular architecture for a network storage controller
TWI264904B (en) Method and apparatus for separating transactions
US9430432B2 (en) Optimized multi-root input output virtualization aware switch
US8751714B2 (en) Implementing quickpath interconnect protocol over a PCIe interface
US6044207A (en) Enhanced dual port I/O bus bridge
CN101765838B (zh) 用于改善可路由架构的性能的系统和方法
US7240141B2 (en) Programmable inter-virtual channel and intra-virtual channel instructions issuing rules for an I/O bus of a system-on-a-chip processor
US20110072172A1 (en) Input/output device including a mechanism for transaction layer packet processing in multiple processor systems
KR20040037215A (ko) 가상 채널 설정을 위한 강화된 일반 입출력 아키텍처 및관련 방법
US7962676B2 (en) Debugging multi-port bridge system conforming to serial advanced technology attachment (SATA) or serial attached small computer system interface (SCSI) (SAS) standards using idle/scrambled dwords
CN100421424C (zh) 一种基于PCI Express总线的集中式路由器
TW571223B (en) Mechanism for preserving producer-consumer ordering across an unordered interface
CN206807466U (zh) 一种基于pcie非透明桥的高可用冗余加密终端
US7346725B2 (en) Method and apparatus for generating traffic in an electronic bridge via a local controller
US7131020B2 (en) Distributed copies of configuration information using token ring
CN104094241A (zh) 三信道高速缓存相干性套接字协议
US20170031841A1 (en) Peripheral Device Connection to Multiple Peripheral Hosts
JP2006513492A (ja) インタリーブされたメモリコントローラとともに用いるために再構成可能な処理要素を１つ以上のマイクロプロセッサに結合するスイッチ／ネットワークアダプタポート
US7013360B2 (en) Efficient use of multiple buses for a scalable and reliable high-bandwidth connection
US7549091B2 (en) Hypertransport exception detection and processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140305

Termination date: 20190925

CF01 Termination of patent right due to non-payment of annual fee