CN101800177A - 一种调节金属和硅形成的肖特基二极管势垒的方法 - Google Patents
一种调节金属和硅形成的肖特基二极管势垒的方法 Download PDFInfo
- Publication number
- CN101800177A CN101800177A CN200910077622A CN200910077622A CN101800177A CN 101800177 A CN101800177 A CN 101800177A CN 200910077622 A CN200910077622 A CN 200910077622A CN 200910077622 A CN200910077622 A CN 200910077622A CN 101800177 A CN101800177 A CN 101800177A
- Authority
- CN
- China
- Prior art keywords
- silicon
- schottky barrier
- barrier diode
- silicon chip
- atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种调节金属和硅形成的肖特基二极管势垒的方法，该方法包括：清洗硅片；对清洗后的硅片进行氧化和刻蚀，形成有源区；在有源区内形成超薄二氧化硅膜；对形成超薄二氧化硅膜的硅片进行钝化处理，使硅片表面的硅原子和硫原子形成化学键；对钝化后的硅片进行金属电极材料淀积，形成金属电极。利用本发明，解决了金属和硅形成的肖特基二极管势垒主要受半导体硅表面态影响的问题。
Description
技术领域
本发明涉及金属和半导体硅形成肖特基接触和欧姆接触的半导体器件制备技术领域，尤其涉及一种通过硫原子钝化硅表面原子悬挂键来调节金属和硅形成的肖特基二极管势垒的方法。
背景技术
肖特基势垒是金属和半导体接触的重要参数。理想的情况下，金属与半导体形成的肖特基势垒高度由金属的功函数和半导体的电子亲和能决定。实际情况下，在金属和半导体界面处半导体的表面态导致界面处费米能级的钉扎，进而导致肖特基势垒受金属功函数的影响变弱。
图1(a)给出了真空中硅(100)面原子的结构示意图。由于晶格在表面的不连续，表面原子发生重构以降低系统的结合能。每一个表面硅原子和相邻的原子形成聚合键(Dimer Bond)，同时存在一个悬挂键(DanglingBond)，该悬挂键会在硅的禁带中产生表面态。当把硅(100)面放置在空气中或水中时，表面会吸附一层杂质原子，硅原子的悬挂键会和杂质原子形成化学键。
Kaxiras从理论上【1】提出了价键修复的方法来钝化表面原子的悬挂键。如图1(b)所示，对于硅(100)面，硫(S)原子或者硒(Se)原子可以占据相邻的硅原子之间的位置并与之形成化学键。理论的计算表明采用此方法可以使应变的聚合键弛豫并消除悬挂键，使表面原子的晶格排列接近体内原子的晶格排列。Kaxiras并没有给出采用何种方法来钝化硅原子的表面悬挂键。
M.Tao【2】采用分子束外延的方法通过在硅原子表面外延一层硒原子，获得了理想的镁和硅的欧姆接触。该方法需要复杂的设备，而且不兼容目前广泛采用的互补的金属氧化物半导体(CMOS)工艺。
本发明提供了一种采用硫化铵基溶液钝化硅(100)面悬挂键的方法，并借此调节金属和硅的肖特基二极管的势垒。该方法操作简单，并且和标准CMOS工艺兼容。
【1】Kaxiras E.，Semiconductor-surface restoration by valence-mendingadsorbates：application to Si(100)：S and Si(100)：Se，Phys.Rev.B，1991，43(8)：6824
【2】Tao M.，Udeshi D.，Basit N.et al，Removal of dangling bonds andsurface states on silicon(001)with a monolayer of selenium，Appl.Phys.Lett.，2003，82(10)：1559
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种与CMOS工艺兼容的钝化硅(100)面悬挂键并借此调节金属和硅的肖特基势垒的的方法，以解决肖特基势垒高度主要受半导体硅的表面态影响的问题。
(二)技术方案
为达到上述目的，本发明提供了一种调节金属和硅形成的肖特基二极管势垒的方法，该方法包括：
清洗硅片；
对清洗后的硅片进行氧化和刻蚀，形成有源区；
在有源区内形成超薄二氧化硅膜；
对形成超薄二氧化硅膜的硅片进行钝化处理，使硅片表面的硅原子和硫原子形成化学键；
对钝化后的硅片进行金属电极材料淀积，形成金属电极。
上述方案中，所述清洗硅片的步骤包括：在3#液中清洗10分钟，然后在1#液中清洗5分钟；所述3#液是体积比为4∶1至6∶1的H2SO4+H2O2溶液，所述1#液是体积比为0.5∶0.5∶5至1∶1.5∶5的NH4OH+H2O2+H2O溶液；然后去离子水冲洗，甩干。
上述方案中，所述对清洗后的硅片进行氧化和刻蚀形成有源区的步骤包括：采用氧化方法生长一层二氧化硅膜，厚度为300纳米到500纳米，然后曝光刻蚀，形成有源区。
上述方案中，所述在有源区内形成超薄二氧化硅膜的步骤包括：在氮气的气氛中800至1000℃温度下快速热退火60至120秒，利用腔体中微量的氧气氧化硅的表面，生成厚度为0.5纳米到1.5纳米的氧化层。
上述方案中，所述对形成超薄二氧化硅膜的硅片进行钝化处理，使硅片表面的硅原子和硫原子形成化学键的步骤包括：在硫化铵和氨水的混合溶液中，在50～70℃的条件下钝化5分钟到20分钟，然后采用去离子水冲洗，使硅片表面的硅原子和硫原子形成化学键。
上述方案中，所述硫化铵和氨水的混合溶液中，在典型的条件下，硫化铵的浓度为0.5％～5％；氨水的浓度为1％～10％；乙醇的浓度为0％～25％。
上述方案中，所述对钝化后的硅片进行金属电极材料淀积的步骤中，金属电极材料采用铝、钛、钽、钨、镍或铂，淀积方法采用蒸发或溅射，金属电极材料的厚度为50纳米到500纳米。
上述方案中，所述形成金属电极的步骤中，采用金属剥离、湿法腐蚀或干法刻蚀方法。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的这种调节金属和硅形成的肖特基二极管势垒的方法，是一种新颖的势垒调节方法，而且易于集成，实现了与CMOS工艺的良好兼容。
2、本发明提供的这种调节金属和硅形成的肖特基二极管势垒的方法，具有较大的势垒调节能力，而且调节后的势垒数值接近由金属功函数和硅的电子亲和能计算处的理论数值。
3、本发明提供的这种调节金属和硅形成的肖特基二极管势垒的方法，能够方便的调节金属和硅形成的肖特基二极管势垒高度，方法简单，而且降低了制备的难度和成本，具有很高的应用性。
附图说明
图1(a)是真空中硅(100)表面原子的结构示意图；图1(b)是硅(100)表面原子被硫原子或者硒原子钝化后的结构示意图；
图2是本发明提供的调节金属和硅形成的肖特基二级管势垒的方法流程图；
图3是硅表面采用硫化铵处理后的Si2p和S2p的X射线光电子能谱图；
图4是制备的未采用硫化铵处理(a)和采用硫化铵处理(b)的金属铝和n型硅(Al/n-Si)的肖特基二极管的电流-电压曲线；
图5是制备的未采用硫化铵处理(a)和采用硫化铵处理(b)的金属铝和p型硅(Al/p-Si)的肖特基二极管的电流-电压曲线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明利用钝化硅表面原子悬挂键来调节金属和硅形成肖特基二极管的势垒。如图2所示，图2是本发明提供的调节金属和硅形成的肖特基二级管势垒的方法流程图，该方法包括：
步骤201：清洗硅片；
步骤202：对清洗后的硅片进行氧化和刻蚀，形成有源区；
步骤203：在有源区内形成超薄二氧化硅膜；
步骤204：对形成超薄二氧化硅膜的硅片进行钝化处理，使硅片表面的硅原子和硫原子形成化学键；
步骤205：对钝化后的硅片进行金属电极材料淀积，形成金属电极。
以下结合具体实施例来详细说明本发明提供的调节金属和硅形成的肖特基二级管势垒的方法，本实施例的具体工艺步骤如下：
(1)硅片清洗：3#液清洗10分钟，1#液清洗5分钟，去离子水冲洗，甩干。所述3#液是体积比为5∶1的H2SO4+H2O2溶液，所述1#液是体积比为0.7∶1∶5的NH4OH+H2O2+H2O溶液。
(2)对清洗后的硅片进行氧化和刻蚀：采用常规的氧化方法生长300纳米二氧化硅层，然后曝光刻蚀，形成有源区。
(3)在有源区内形成超薄二氧化硅膜：在氮气的气氛中900℃温度下快速热退火60秒，利用腔体中残余的氧气氧化硅的表面，生成厚度约为1纳米的氧化层。
(4)采用硫化铵基溶液处理硅片使其表面的硅原子和硫原子形成化学键：在硫化铵和氨水的混合溶液中，在60℃的条件下钝化5分钟，然后采用去离子水冲洗。所述的硫化铵和氨水的混合溶液中，硫化铵的浓度为1％；氨水的浓度为5％；乙醇的浓度为0％。
(5)对钝化后的硅片进行金属电极材料的淀积：采用溅射的方法淀积约200纳米的金属铝，然后采用金属剥离的方法形成电极。
图3分别给出了硅表面采用硫化铵处理后的Si2p(a)和S2p(b)的X射线光电子能谱示意图。从S2p能谱可以看出，表面存在大量的硫元素；从Si2p能谱可以看出，表面存在Si-Si键，Si-S键和Si-O键，其结合能分别为99.4eV，102.6eV和103.2eV。
图4分别给出了未采用硫化铵处理(a)和采用硫化铵处理(b)的金属铝和n型硅的肖特基二极管的电流-电压曲线。图5分别给出了未采用硫化铵处理(a)和采用硫化铵处理(b)的金属铝和p型硅的肖特基二极管的电流-电压曲线。其中未采用硫化铵处理的硅片，采用在1％的HF溶液浸泡60秒的方法去除表面的自然氧化层。图4(a)和图5(b)中同时给出了采用热电子发射模型的拟和曲线，正向拟和电压范围为0.3伏特到0.5伏特。和图4(a)相比，图4(b)分别在正向和负向电压范围表现出明显的欧姆接触行为，由于我们采用低掺杂浓度的衬底(约为1016cm-3)，热电子发射仍然为主要的电流输运机制，因此图4(b)的肖特基势垒要小于图4(a)中的势垒。图5(a)为典型的欧姆接触行为，而经过硫化铵处理后，图5(b)表现出肖特基二极管行为，表明图5(b)的肖特基势垒要大于图5(a)中的势垒。
表1给出了采用电流-电压曲线拟和得到的未采用硫化铵处理和采用硫化铵处理的金属铝和硅的肖特基势垒高度和理论计算出的肖特基势垒高度。电子和空穴的肖特基势垒高度之和等于半导体硅的禁带宽度，为1.12电子伏特。理论计算中取金属铝的功函数为4.2电子伏特，半导体硅的电子亲和能为4.05电子伏特。和未采用硫化铵处理情况相比，采用硫化铵处理的金属铝和硅的肖特基势垒高度(包括电子和空穴的肖特基势垒高度)更接近理论值。表明采用本方法大大消除了半导体硅表面态对金属和硅的肖特基二极管势垒的影响。
| 肖特基势垒(电子伏特) | 未采用硫化铵处理 | 采用硫化铵处理 | 理论值 |
| Al/n-Si | 0.80 | 0.22 | 0.15 |
| Al/p-Si | 0.32 | 0.90 | 0.97 |
表1
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种调节金属和硅形成的肖特基二极管势垒的方法，其特征在于，该方法包括：
清洗硅片；
对清洗后的硅片进行氧化和刻蚀，形成有源区；
在有源区内形成超薄二氧化硅膜；
对形成超薄二氧化硅膜的硅片进行钝化处理，使硅片表面的硅原子和硫原子形成化学键；
对钝化后的硅片进行金属电极材料淀积，形成金属电极。
2.根据权利要求1所述的调节金属和硅形成的肖特基二极管势垒的方法，其特征在于，所述清洗硅片的步骤包括：
在3#液中清洗10分钟，然后在1#液中清洗5分钟；所述3#液是体积比为4∶1至6∶1的H2SO4+H2O2溶液，所述1#液是体积比为0.5∶0.5∶5至1∶1.5∶5的NH4OH+H2O2+H2O溶液；然后去离子水冲洗，甩干。
3.根据权利要求1所述的调节金属和硅形成的肖特基二极管势垒的方法，其特征在于，所述对清洗后的硅片进行氧化和刻蚀形成有源区的步骤包括：
采用氧化方法生长一层二氧化硅膜，厚度为300纳米到500纳米，然后曝光刻蚀，形成有源区。
4.根据权利要求1所述的的调节金属和硅形成的肖特基二极管势垒的方法，其特征在于，所述在有源区内形成超薄二氧化硅膜的步骤包括：
在氮气的气氛中800至1000℃温度下快速热退火60至120秒，利用腔体中微量的氧气氧化硅的表面，生成厚度为0.5纳米到1.5纳米的氧化层。
5.根据权利要求1所述的的调节金属和硅形成的肖特基二极管势垒的方法，其特征在于，所述对形成超薄二氧化硅膜的硅片进行钝化处理，使硅片表面的硅原子和硫原子形成化学键的步骤包括：
在硫化铵和氨水的混合溶液中，在50～70℃的条件下钝化5分钟到20分钟，然后采用去离子水冲洗，使硅片表面的硅原子和硫原子形成化学键。
6.根据权利要求5所述的调节金属和硅形成的肖特基二极管势垒的方法，其特征在于，所述硫化铵和氨水的混合溶液中，在典型的条件下，硫化铵的浓度为0.5％～5％；氨水的浓度为1％～10％；乙醇的浓度为0％～25％。
7.根据权利要求1所述的的调节金属和硅形成的肖特基二极管势垒的方法，其特征在于，所述对钝化后的硅片进行金属电极材料淀积的步骤中，金属电极材料采用铝、钛、钽、钨、镍或铂，淀积方法采用蒸发或溅射，金属电极材料的厚度为50纳米到500纳米。
8.根据权利要求1所述的的调节金属和硅形成的肖特基二极管势垒的方法，其特征在于，所述形成金属电极的步骤中，采用金属剥离、湿法腐蚀或干法刻蚀方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910077622A CN101800177A (zh) | 2009-02-09 | 2009-02-09 | 一种调节金属和硅形成的肖特基二极管势垒的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910077622A CN101800177A (zh) | 2009-02-09 | 2009-02-09 | 一种调节金属和硅形成的肖特基二极管势垒的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101800177A true CN101800177A (zh) | 2010-08-11 |
Family
ID=42595792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910077622A Pending CN101800177A (zh) | 2009-02-09 | 2009-02-09 | 一种调节金属和硅形成的肖特基二极管势垒的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101800177A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795321A (zh) * | 2015-03-02 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种改善多晶硅表面缺陷的方法 |
| CN105304765A (zh) * | 2015-11-13 | 2016-02-03 | 新奥光伏能源有限公司 | 一种硅异质结太阳能电池及其制作方法 |
| CN113054057A (zh) * | 2021-03-11 | 2021-06-29 | 中国科学院上海技术物理研究所 | 一种氮化镓及氮化镓三元合金的钝化工艺方法 |
-
2009
- 2009-02-09 CN CN200910077622A patent/CN101800177A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795321A (zh) * | 2015-03-02 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种改善多晶硅表面缺陷的方法 |
| CN105304765A (zh) * | 2015-11-13 | 2016-02-03 | 新奥光伏能源有限公司 | 一种硅异质结太阳能电池及其制作方法 |
| CN113054057A (zh) * | 2021-03-11 | 2021-06-29 | 中国科学院上海技术物理研究所 | 一种氮化镓及氮化镓三元合金的钝化工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8524562B2 (en) | Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device | |
| US20070262363A1 (en) | Low temperature fabrication of discrete silicon-containing substrates and devices | |
| US8053849B2 (en) | Replacement metal gate transistors with reduced gate oxide leakage | |
| KR100463948B1 (ko) | 전극금속층제조방법,전극제조방법및전극구조물 | |
| CN103367408B (zh) | 基于硅衬底高介电常数的栅介质材料及其制备方法 | |
| US10147603B2 (en) | Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment | |
| CN101800177A (zh) | 一种调节金属和硅形成的肖特基二极管势垒的方法 | |
| JP2016207789A (ja) | パッシベーション処理方法、半導体構造の形成方法及び半導体構造 | |
| CN101800178B (zh) | 一种铪硅铝氧氮高介电常数栅介质的制备方法 | |
| CN109728096B (zh) | 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法 | |
| CN103451611B (zh) | 适用于栅介质层的低漏电流HfO2薄膜的制备方法 | |
| Ding et al. | UV-Treated ZrO 2 Passivation for Transparent and High-Stability In 2 O 3 Thin Film Transistor | |
| CN107154338A (zh) | 一种提高GaN HEMT钝化效果、降低电流崩塌的表面处理技术 | |
| Liu et al. | Passivation of oxide traps in gallium arsenide (semiconductor) metal-oxide-semiconductor capacitor with high-k dielectric by using fluorine incorporation | |
| CN107248527A (zh) | 高K/AlN/低In组分InGaAs的MOS电容制备方法 | |
| CN103199013A (zh) | 提高pmos栅氧负偏压温度不稳定性的方法 | |
| CN205177850U (zh) | 一种锗基mos器件 | |
| US10541130B2 (en) | Indium gallium arsenide surface passivation by sulfur vapor treatment | |
| TWI247392B (en) | Fabrication of titanium oxide on InP by liquid phase deposition | |
| CN111554573A (zh) | 一种氟化石墨烯/高k介质复合结构的制备方法 | |
| CN101930915B (zh) | 一种钼铝氮金属栅的制备方法 | |
| TWI249841B (en) | Fabrication of high dielectric constant and low leakage current InP MOS capacitor | |
| RO131881B1 (ro) | Procedeu de pasivare a suprafeţelor semiconductoare din compuşi iii-v şi obţinerea unei structuri senzitive tip gacl-sbs/gasb | |
| CN105374689A (zh) | 一种锗基mos器件衬底的表面钝化方法及得到的锗基mos器件 | |
| CN108417488B (zh) | 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100811 |