CN101783585A - Emi减小系统 - Google Patents

Abstract

本发明涉及EMI减小系统。本发明包括电阻编码电路、控制信号产生电路、电压斜坡产生电路和比较整形电路。该电阻编码电路接收基准电压及来自控制信号产生电路的控制信号，利用电阻编码方式产生最低电压与该基准电压相关且抖动电压随控制信号周期性变化的抖动基准电压。该电压斜坡产生电路用于产生斜坡信号并基于输出信号控制该斜坡信号的峰值电压。比较整形电路用于比较抖动基准电压与斜坡信号电压大小，并基于该比较结果产生输出信号。控制信号产生电路接收输出信号，并根据该输出信号产生控制信号。本发明的EMI减小系统频率抖动精准度高，电路结构简单可靠且价格低廉，广泛适用于开关电源中。

Description

EMI减小系统

技术领域

本发明涉及开关电源，尤其涉及开关电源中的EMI(ElectromagneticInterference，电磁干扰)。

背景技术

EMI(Electromagnetic Interference，电磁干扰)是指具有干扰、降低和限制电子设备有效性能的电磁分布。在集成电路中，高频信号线、集成电路引脚、各类接插件等都可能成为干扰源，该干扰源发射的电磁波会影响其他系统或本系统内其他子系统正常工作。

电磁干扰强度由半导体器件工作频率、驱动设备能量、信号工作频率、负载阻抗、走线长度、旁路电容位置等因素决定。为了减小电磁干扰，通常采用增添电源线滤波器、增加地线面积、隔离噪声敏感器件、屏蔽噪声产生器件等方法滤除噪声，然而这些方法均会增加系统成本或系统设计复杂度。

为了解决以上问题，开发人员做出了大量工作以寻找一种价格低廉的抗电磁干扰方法，其中一种方法就是通过抖动频率以减小系统对外产生电磁干扰。该方法是通过使频率在小范围内变化而使系统频谱分布在一定范围内，以避免系统频谱能量集中在同一点，从而降低电磁能量辐射，减小电磁干扰。为了在减小电磁干扰的同时不影响系统正常工作，设定频率抖动范围通常在基准频率的±3％左右。

传统抖动频率方法(使频率在小范围内变化方法)通常通过对电流编码来实现，此种方法需要较大比例电流镜像，因此很难保证抖动频率的精准度。

发明内容

本发明提供了一种能解决以上问题的EMI减小系统。

在第一方面，本发明提供了一种EMI减小系统，该系统包括基准电压、输出信号，以及包括电阻编码电路、控制信号产生电路、电压斜坡产生电路和比较整形电路。

该电阻编码电路接收基准电压及来自控制信号产生电路的控制信号，利用电阻编码方式产生最低电压与该基准电压相关且抖动电压随控制信号周期性变化的抖动基准电压。

电压斜坡产生电路用于产生斜坡信号并基于输出信号控制该斜坡信号峰值电压。比较整形电路用于比较抖动基准电压与斜坡信号电压大小，并基于比较结果产生所述输出信号。控制信号产生电路接收该输出信号，并根据该输出信号产生所述控制信号。由此得到一个频率抖动的输出信号。

在本发明的一个实施例中，控制信号产生电路包括逻辑编码电路和计数器，该计数器用于对其接收到的输出信号分频。该逻辑编码电路接收由该计数器分频后的信号，并根据该信号产生所述控制信号。

在本发明的另一个实施例中，电阻编码电路包括误差放大器、第一电阻、第二电阻、第一晶体管、第二晶体管和电阻开关网络。该第一电阻与该第二电阻串联后连接至该电阻开关网络输入端。该误差放大器一端接收基准电压，另一端连接至第一电阻与第二电阻的连接点，从而使该连接点电压等于基准电压。

该第一晶体管与第一电阻串联，该第二晶体管与电阻开关网络串联，且该第一晶体管与第二晶体管构成电流镜，以便该第二晶体管成比例复制流经该第一晶体管电流。该电阻开关网络根据该控制信号周期性改变其电阻值，以便其输出电压随该控制信号周期性变化。

在本发明的又一个实施例中，电压斜坡产生电路包括第三晶体管、电容、第四晶体管。该第三晶体管与第一晶体管、第二晶体管构成电流镜，并与电容串联，以便该第三晶体管通过成比例复制该第一晶体管电流而对电容充电。该第四晶体管源极、漏极分别与该电容两端相连，用于控制该电容充电和放电，从而在该电压斜坡产生电路输出端产生周期性振荡的斜坡信号。

在本发明的还一个实施例中，该比较整形电路包括比较器，该比较器用于比较其接收到的斜坡信号电压与抖动基准电压大小，从而得到频率跟随抖动基准电压变化的输出信号。

本发明通过对较大电阻编码来产生抖动频率，且编码电阻和非编码电阻可为同型电阻，该方法频率抖动精准度高，电路结构简单可靠且价格低廉。

附图说明

下面将参照附图对本发明的具体实施方案进行更详细的说明，在附图中：

图1是本发明一个实施例的EMI减小系统框图；

图2是VRAMP、VREF1与FOUT波形关系示意图；

图3是本发明一个实施例的EM I减小系统实现电路图

图4是FOUT与Q₁......Q₉、Q₁......Q₉波形关系示意图；

图5是本发明一个实施例的逻辑编码输出序列示意图；

图6是本发明一个实施例的逻辑编码电路图；

图7是本发明一个实施例的电阻开关网络电路图。

具体实施方式

图1是本发明一个实施例的EMI减小系统框图。该EMI减小系统包括基准电压产生电路110、电阻编码电路120、控制信号产生电路130、比较整形电路140、电压斜坡产生电路150。其中，控制信号产生电路130包括逻辑编码电路131、计数器132。

基准电压产生电路110产生参考电压VBG，该电压与逻辑编码电路131产生的控制信号(数字信号S1……S4)一起输入到电阻编码电路120中，该电阻编码电路120根据该参考电压VBG和该控制信号(S1……S4)产生一个最低电压与VBG有关且抖动电压ΔV受控制信号(S1……S4)控制的抖动基准电压VREF1(参见图2中的VREF1波形图)，且该抖动基准电压VREF1等于其最低电压VBG1(该VBG1与VBG相关)加上其抖动电压ΔV，由于该抖动电压ΔV受控制信号(S1……S4)控制而周期性变化，因此该抖动基准电压VRER1也受控制信号控制而周期性变化。

电压斜坡产生电路150根据EMI减小系统的输出信号FOUT产生斜坡信号VRAMP，并将该斜坡信号VRAMP发送至比较整形电路140一个输入端，比较整形电路140另一个输入端接收来自电阻编码电路120的抖动基准电压VREF1，并实时比较VREF1与VRAMP大小，在VRAMP大于VREF1时产生高电平，在VRAMP小于VREF1时产生低电平，从而得到频率随VREF1周期性抖动的数字信号FOUT。

计数器132由若干触发器级联，用于对其接收到的系统输出信号FOUT分频，并选取某些触发器Q端(如Q₅......Q₉)及Q非端(如Q₅......Q₉)作为该计数器132输出端。以下仅以计数器132为9位计数器(即其包含9个触发器)且输出信号为Q₅......Q₉、Q₅......Q₉为例加以阐述。

逻辑编码电路131接收来自计数器132的输出信号Q₅......Q₉、Q₅......Q₉，并根据其接收到的信号Q₅......Q₉、Q₅......Q₉产生控制信号S4、S3、S2、S1，且该控制信号是十进制从15到0再从0到15循环变化的数字信号。下面详细阐述EMI减小系统各模块的功能和作用。

图3是本发明一个实施例的EMI减小系统实现电路图。

在该EMI减小系统中，电阻编码电路包括误差放大器EA1、晶体管M1、晶体管M2、电阻开关网络、电阻R1和电阻R2。

误差放大器EA1、电阻R1、晶体管M1构成负反馈环，以便误差放大器EA1同相端输入电压VN等于其反相端输入电压VBG，由于R1、R2串联，则VBG1电压等于晶体管M1、M2构成电流镜，设M1、M2宽长比之比等于K∶1，则流经M2电流为流经M1电流1/K，因此流经M2电流(即流经电阻开关网络电流)等于

电阻开关网络接收与该基准电压VBG成线性关系的VBG1(具体关系为

并接收来自逻辑编码电路140的控制信号(S1、S2、S3、S4)，根据该控制信号周期性改变该电阻开关网络的电阻值(具体如何通过控制信号周期性改变其电阻值将在以下内容中得到阐述)，从而得到与该可变电阻及电压VBG1相关的抖动基准电压VREF1，且该相关关系为VREF1＝VBG1+I₂R_X，其中I₂为流经M2电流即该电阻开关网络电流，R_X为该电阻开关网络的可变电阻。因此VREF1是一个最低电压为VBG1，抖动电压为I₂R_X的抖动基准电压。

图3中，电压斜坡产生电路包括晶体管M3、电容C1和晶体管M4。晶体管M3与晶体管M1、M2构成电流镜，并与电容C1串联，以便M3通过成比例复制M1电流对电容C1充电。

晶体管M4与电容C1构成充放电电路，且电容C1一端与地相连，另一端与晶体管M3相连，并该连接点为电压斜坡产生电路输出端VRAMP，因此输出端电压VRAMP等于电容C1两端电压。

初始时刻电容C1电压为零，电容C1被充电，C1电压VRAMP线性升高直到VRAMP达到电阻开关网络输出端电压VREF1后，晶体管M4开启，电容C1开始放电且迅速放电至零，而后晶体管M4关闭，电容C1开始充电，周而复始，从而形成周期性振荡斜坡信号(如图2中的VRAMP波形图)。根据电容充放电公式IT＝CV可知，系统振荡频率满足

其中电流I3通过成比例复制流经M1电流I1得到。因此系统输出的基准频率和叠加的抖动频率仅仅由电阻和电容确定，与其余参数无关，且系统最终输出频率为

其中基准频率为

抖动频率为 $f2=\frac{1}{\frac{\mathrm{Rx}}{R2}*\frac{1}{K}*C1}.$

晶体管M4被开启或被关闭由比较整形电路输出信号FOUT(同时也是该EMI减小系统输出信号)控制。比较整形电路包括比较器CMP，且该比较器CMP输出端为该EMI减小系统输出端FOUT。该比较器CMP同向端输入电压为电容C1电压VRAMP，其反向端输入电压为电阻开关网络输出电压VREF1，比较器CMP实时比较VRAMP与VREF1大小，当VRAMP电压高于VREF1电压时，比较器CPM输出高电平；当VRAMP电压低于VREF1电压时，比较器CPM输出低电平。因此比较器CPM通过比较VRAMP与VREF1大小而得到数字信号FOUT(如图2中的FOUT波形图)。

在本发明的一个实施例中，该比较整形电路包括偶数个相互串联的反相器，且该串联反相器输入端连接至该比较器CMP的输出端，该串联反相器输出端连接至该EMI减小系统的输出端FOUT，以便该相互串联的反相器对该比较器CMP输出信号进行整形。

计数器接收来自比较整形电路的输出信号FOUT，并对该FOUT信号进行分频。以9位计数器为例，该计数器输入为FOUT信号，输出为该FOUT信号的9个分频信号中的Q₅......Q₉信号及Q₅......Q₉信号(图4中未标示具体输出信号)。

图4是FOUT与Q₁......Q₉、Q₁......Q₉波形关系示意图。需要说明的是，图4仅示意性描述出FOUT、Q₁......Q₅、Q₁......Q₅波形关系，实际上，Q₆......Q₉产生原理与Q₁......Q₅相同，Q₆......Q₉产生原理与Q₁......Q₄相同。

图4中，1号触发器接收FOUT信号，并对该FOUT信号进行分频从而得到Q₁信号，该Q₁频率是FOUT频率一半，即Q₁周期为FOUT周期两倍；……；9号触发器接收Q₈信号，并对该Q₈信号进行分频从而得到Q₉信号，该Q₉频率是Q₈频率一半；Q₁......Q₉通过分别对Q₁......Q₉取非得到。

逻辑编码电路接收来自计数器的信号Q₅......Q₉、Q₅......Q₉，并依据该信号产生十进制从15到0再从0到15周期性变化的数字信号S4、S3、S2、S1。具体地，该数字信号S4、S3、S2、S1从1111、1110、1101、1100、1011、1010、1001、1000、0111、0110、0101、0100、0011、0010、0001、0000、再从0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111……周期性循环变化，如图5所示，图5是本发明一个实施例的逻辑编码输出序列示意图。

图6是本发明一个实施例的逻辑编码电路图，该逻辑编码电路由8个与门和4个或门组成，其中4个与门一端分别输入Q₅......Q₈，另一端输入Q₉；另外4个与门一端分别输入Q₅......Q₈，另一端输入Q₉；4个或门一端分别输入所述输入为Q₉与门的输出，另一端分别输入所述输入为Q₉与门的输出，该4个或门相或后输出控制信号S1、S2、S3、S4。

图6逻辑编码电路的输入输出关系满足，S1＝Q5·Q9+Q5·Q9，S2＝Q6·Q9+Q6·Q9，S3＝Q7·Q9+Q7·Q9，S4＝Q8·Q9+Q8·Q9。因此，当输入Q5、Q6、Q7、Q8、Q9从0、0、0、0、0到0、0、0、1、0……1、1、1、1、0……1、1、1、1、1周期性循环变化时，输出S4、S3、S2、S1从1、1、1、1到1、1、1、0……0、0、0、0……1、1、1、1周期性变化，如图5所示。

电阻编码电路中的电阻开关网络接收控制信号S1、S2、S3、S4，并根据该控制信号S1、S2、S3、S4周期性地变化该电阻开关网络的电阻，从而得到周期性变化的输出电压VREF1。在公式VREF1＝VBG1+I₂×R_X，由于VBG1、I 2不变，因此VREF1随电阻开关网络电阻Rx变化而变化。下面以一个具体实施例详细阐述如何通过控制信号S1、S2、S3、S4周期性改变电阻Rx。

图7是本发明一个实施例的电阻开关网络电路图，该电阻开关网络采用的是8421电阻编码方式。

图7中，电阻开关网络包括电阻8R、电阻4R、电阻2R、电阻1R及其相应控制开关K4、K3、K2、K1，其中，8R电阻为8个1R串联电阻，同理4R、2R电阻。电阻8R、4R、2R、1R相互串联，且8R一端接入VBG1，另一端与4R相连；1R一端与2R相连，另一端接入VREF1。

控制信号S1、S2、S3、S4输入至图7的电阻开关网络，分别控制K1、K2、K3、K4开启或关闭以便控制1R、2R、4R、8R接入到电阻开关网络，从而控制改变电阻开关网络的电阻值Rx。

具体地，输入控制信号S1、S2、S3、S4为1、1、1、1时，电阻开关网络输出电阻为0；输入控制信号S1、S2、S3、S4为0、1、1、1，输出电阻为1R；接着输入控制信号S1、S2、S3、S4为1、0、1、1，输出电阻为2R；……；输入控制信号S1、S2、S3、S4为0、0、0、0，输出电阻为15R；……；因此输出电阻随输入控制信号周期性循环变化。

根据电阻开关网络输出电压公式VREF1＝VBG1+I2×R_X可知，电阻开关网络电阻Rx从0R到15R再从15R到0R变化时，电压VREF1随Rx周期性变化，具体波形参见图2中的VREF1波形。

图2是VRAMP、VREF1与FOUT波形关系示意图。图2中，VREF1是从VBG1到VBG1+I2*15R变化，而后又由VBG1+I2*15R到VBG1周期性变化的振荡波形。VRAMP受VREF1控制，VRAMP从零开始上升直到上升到VREF1，再迅速下降，进而形成周期性斜坡信号。当VRAMP小于VREF1时，FOUT一直处于低电平，一旦VRAMP大于VREF1，FOUT就会产生一个脉冲，因此FOUT周期等于VREF1波形周期即FOUT频率等于VREF1频率，从而实现FOUT频率抖动对VREF1电压抖动的跟踪作用。

显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的范围仅由所述的权利要求书进行限定。

Claims (15)

1.一种EM I减小系统，包括基准电压(VBG)和输出信号(FOUT)，以及包括电阻编码电路、控制信号产生电路、电压斜坡产生电路和比较整形电路；

电阻编码电路接收基准电压(VBG)及来自控制信号产生电路的控制信号(S1、S2、S3、S4)，利用电阻编码方式产生最低电压与该基准电压(VBG)相关且抖动电压随控制信号(S1……S4)周期性变化的抖动基准电压(VREF1)；

电压斜坡产生电路用于产生斜坡信号并基于输出信号(FOUT)控制该斜坡信号的峰值电压；

比较整形电路用于比较所述抖动基准电压(VREF1)与所述斜坡信号(VRAMP)电压大小，并基于该比较结果产生所述输出信号(FOUT)；

控制信号产生电路接收所述输出信号(FOUT)，并根据该输出信号(FOUT)产生所述控制信号(S4、S3、S2、S1)；

由此得到一个频率抖动的输出信号(FOUT)。

2.如权利要求1所述的一种EM I减小系统，其特征在于，包括基准电压产生电路，该基准电压产生电路用于产生基准电压(VBG)。

3.如权利要求1所述的一种EM I减小系统，其特征在于，所述控制信号产生电路包括逻辑编码电路和计数器；

所述计数器用于对其接收到的所述输出信号(FOUT)分频；

所述逻辑编码电路接收由该计数器分频后的信号，并根据该信号产生所述控制信号(S4、S3、S2、S1)。

4.如权利要求3所述的一种EMI减小系统，其特征在于，所述逻辑编码电路由门电路构成。

5.如权利要求1所述的一种EMI减小系统，其特征在于，所述电阻编码电路包括误差比较器(EA1)、第一电阻(R1)、第二电阻(R2)、第一晶体管(M1)、第二晶体管(M2)和电阻开关网络；

该第一电阻(R1)与该第二电阻(R2)串联后连接至该电阻开关网络输入端(VBG1)；

该误差放大器(EA1)一端接收所述基准电压(EA1)，另一端连接至第一电阻(R1)与第二电阻(R2)的连接点，从而使该连接点电压等于所述基准电压(VBG)；

该第一晶体管(M1)与第一电阻(R1)串联，该第二晶体管(M2)与电阻开关网络串联，且该第一晶体管(M1)与第二晶体管(M2)构成电流镜，以便该第二晶体管(M2)成比例复制流经该第一晶体管(M1)电流；

该电阻开关网络根据该控制信号(S1、S2、S3、S4)周期性改变其电阻值，以便其输出电压(VREF1)随该控制信号周期性变化。

6.如权利要求5所述的一种EMI减小系统，其特征在于，所述抖动基准电压(VREF1)的最低电压(VBG1)与所述基准电压(VBG)相关关系为

$\mathrm{VBG}1=\mathrm{VBG}\frac{(R1+R2)}{R2}.$

7.如权利要求5所述的一种EMI减小系统，其特征在于，所述电阻开关网络采用8421电阻编码方法。

8.如权利要求1所述的一种EMI减小系统，其特征在于，所述电压斜坡产生电路包括第三晶体管(M3)、电容(C1)、第四晶体管(M4)；

该第三晶体管(M3)与第一晶体管(M1)、第二晶体管(M2)构成电流镜，并与电容(C1)串联，以便该第三晶体管(M3)通过成比例复制该第一晶体管(M1)电流而对电容(C1)充电；

该第四晶体管(M4)源极、漏极分别与该电容(C1)两端相连，用于控制该电容(C1)充电和放电，从而在该电压斜坡产生电路输出端产生周期性振荡的斜坡信号(VRAMP)。

9.如权利要求8所述的一种EM I减小系统，其特征在于，所述第四晶体管(M4)接收所述输出信号(FOUT)，并通过该输出信号(FOUT)控制该第四晶体管(M4)开启和关闭，从而完成对电容(C1)充放电。

10.如权利要求1所述的一种EM I减小系统，其特征在于，所述比较整形电路包括比较器(CMP)；

该比较器(CMP)用于比较其接收到的所述斜坡信号(VRAMP)电压与所述抖动基准电压(VREF1)大小，从而得到频率跟随抖动基准电压(VREF1)变化的输出信号(FOUT)。

11.如权利要求10所述的一种EM I减小系统，其特征在于，所述比较整形电路包括偶数个串联反相器，该偶数个串联反相器用于对所述比较器(CMP)输出信号进行整形。

12.一种EMI减小系统，包括基准电压(VBG)和输出信号(FOUT)，并包括第二晶体管(M2)、电阻开关网络、第三晶体管(M3)、充放电电路、比较器(CMP)、控制信号产生电路；

该电阻开关网络接收与所述基准电压(VBG)相关的电压(VBG1)及来自控制信号产生电路的控制信号(S1、S2、S3、S4)，并根据该控制信号对该电阻开关网络的电阻编码，从而得到最低电压与基准电压(VBG)有关且抖动电压随控制信号周期性变化的抖动基准电压(VREF1)；

该控制信号产生电路接收所述输出信号(FOUT)，并根据该输出信号(FOUT)产生所述控制信号(S1、S2、S3、S4)；

该第二晶体管(M2)与该第三晶体管(M3)构成电流镜，以便该第三晶体管(M3)通过成比例复制该电阻开关网络电流对该充放电电路充电；

该充放电电路接收所述输出信号(FOUT)，并根据该输出信号(FOUT)控制该充放电电路充电和放电，从而形成斜坡信号(VRAMP)；

该比较器(CMP)接收所述抖动基准电压(VREF1)及所述斜坡信号(VRAMP)，比较该抖动基准电压(VREF1)与该斜坡电压(VRAMP)大小，并基于该比较结果产生所述输出信号(FOUT)。

13.如权利要求12所述的一种EM I减小系统，包括误差放大器(EA1)、第一晶体管(M1)、第一电阻(R1)、第二电阻(R2)；

该误差放大器(EA1)一个输入端为所述基准电压(VBG)，另一个输入端连接至相互串联的第一电阻(R1)与第二电阻(R2)间，且该误差放大器(EA1)、第一电阻(R1)、第一晶体管(M1)构成负反馈环，从而该第一电阻(R1)输出电压等于

14.如权利要求12所述的一种EMI减小系统，其特征在于，所述充放电电路包括电容(C1)、第四晶体管(M4)，且该第四晶体管(M4)通过其接收到的输出信号(FOUT)控制该电容(C1)充电和放电。

15.如权利要求12所述的一种EMI减小系统，其特征在于，所述控制信号产生电路包括计数器和逻辑编码电路；所述计数器用于对其接收到的所述输出信号(FOUT)分频；所述逻辑编码电路接收由该计数器分频后的信号，并根据该信号产生所述控制信号(S4、S3、S2、S1)。

Images