CN101776826B - 像素阵列 - Google Patents

Abstract

一种像素阵列，其包括多条扫描线、多条数据线以及多个像素。数据线与扫描线交错以定义出多个成阵列排列的子像素区域。各像素分别配置在一个由m×n个子像素区域所构成的一像素区域内，m与n为大于1的整数，而各像素包括多个子像素，其中各子像素包括一有源元件、一像素电极以及一储存电容器，而在同一个像素中的至少部分储存电容器集中配置在其中一个子像素区域内。

Description

像素阵列

技术领域

本发明是有关于一种像素阵列，且特别是有关于一种具有储存电容器的像素阵列。

背景技术

随着信息技术、无线移动通讯和信息家电的快速发展与应用，为了达到携带更便利、体积更轻巧化以及操作更人性化的目的，许多信息产品已由传统的键盘或滑鼠等输入装置转变为使用触控面板(Touch Panel)作为输入装置。

一般的触控面板是在原本的面板上外加一具有触控功能的膜层。然而，这种外贴式的触控面板的制造过程会多一道组装面板与触控膜层的步骤，且触控膜层会导致触控面板的穿透率下降、厚度增加。因此，外加具有触控功能的膜层将不利于面板朝向轻、薄、短、小的方向发展。

针对这样的需求，已知技术发展出内嵌式(in-cell type)触控面板，其将触控膜层的功能整合至面板内。目前，内嵌式触控面板大致上可分为电阻式、电容式、光学式、声波式及电磁式，其中内嵌电阻式的触控面板是在对向基板与间隔物(photo spacer)上形成多个触控导体并在有源元件阵列基板上形成多个触控垫，当使用者按压对向基板时，可使间隔物上的触控导体与有源元件阵列基板上的触控垫导通，以定位出使用者所按压的位置。

图1A绘示已知内嵌式触控面板的彩色滤光片的上视图，而图1B绘示搭配图1A的彩色滤光片的有源元件阵列基板的上视图。请参照图1A，在已知的内嵌式触控面板中，构成彩色滤光片110的红色树脂112、蓝色树脂114、绿色树脂116是以条纹状的方式排列。换言之，红色树脂112排列成多行，蓝色树脂114排列成多行，而绿色树脂116也排列成多行，且不同颜色的树脂不会排列在同一行。

请同时参照图1A与图1B，在已知的内嵌式触控面板中，有源元件阵列基板D包括多条扫描线120、多条数据线130、多个像素140、多个触控单元150与多条公共线160，其中扫描线120与数据线130交错以定义出多个成阵列排列的子像素区域S1，且每相邻的三个子像素区域S1可构成一像素区域S。像素140分别位于对应的像素区域S中，且各像素140分别具有三个子像素142，且这三个子像素142分别配置在像素区域S的三个子像素区域S1中。为搭配彩色滤光片110上的红色树脂112、蓝色树脂114与绿色树脂116的条纹状排列方式，子像素142需以条纹状的方式排列。

详细而言，各子像素142包括一有源元件142a、一像素电极142b以及一储存电容器142c，其中各有源元件142a连接在对应的像素电极142b以及数据线130之间。公共线160横跨位于同一行的多个子像素区域S1，并电性连接位于同一行的多个子像素区域S 1中的储存电容器142c。公共线160配置在像素电极142b边缘的下方，并与像素电极142b重叠。另外，各触控单元150配置在对应的像素区域S内并横跨相邻的三个子像素区域S1。

每一子像素区域S1中都配置有一储存电容器142c，且各储存电容器142c具有一电容上电极R1与一电容下电极R2，其中电容上电极R1与像素电极142b连接，而电容下电极R2与公共线160连接。电容下电极R2配置在像素电极142b边缘的下方，并与电容上电极R1重叠，其中电容下电极R2为一不透光的金属层。由于每一子像素区域S1中都配置有一储存电容器142c，而不透光的电容下电极R2会遮蔽到像素电极142b的边缘，因此，像素140的开口率偏低。

另外，由于公共线160需连接每一个储存电容器142c的电容下电极R2，因此，公共线160需横跨每一子像素区域S1，以至于公共线160会遮蔽到每一像素电极142b，而使得像素140的开口率降低。

再者，为避免漏光现象，还需在像素区域S上形成黑矩阵(未绘示)以遮蔽储存电容器142c与公共线160，且为确保黑矩阵的遮光效果，黑矩阵的面积需大于储存电容器142c与公共线160的面积。详细而言，为使黑矩阵完整遮蔽公共线160与储存电容器142c，黑矩阵的图形边缘会超过公共线160与储存电容器142c的边缘。因此，当公共线160或者是储存电容器142c的电容下电极R2重叠在像素电极142b的区域边缘愈长，则黑矩阵的面积愈大且像素的开口率愈低。

然而，由于已知的公共线160与储存电容器142c的电容下电极R2皆配置在像素电极142b边缘的下方，因此，其重叠在像素电极142b的区域是属于边缘很长的长条形，故黑矩阵的面积较大，而这将导致黑矩阵遮蔽到过多的像素电极142b以至于开口率(aperture ratio)降低。

发明内容

本发明目的是提供一种像素阵列，其具有较高的开口率，以克服现有技术中黑矩阵遮蔽到过多的像素电极142b以至于开口率(aperture ratio)降低的缺陷。

为了达到上述目的，本发明提出一种像素阵列，其包括多条扫描线、多条数据线以及多个像素。数据线与扫描线交错以定义出多个成阵列排列的子像素区域。各像素分别配置在一个由mxn个子像素区域所构成的一像素区域内，m与n为大于1的整数，而各像素包括多个子像素，其中各子像素包括一有源元件、一像素电极以及一储存电容器，而在同一个像素中的至少部分储存电容器集中配置在其中一个子像素区域内。

在本发明的一实施例中，各像素更包括一触控传感元件，而在同一个像素中的至少部分储存电容器以及触控传感元件集中配置在其中一个子像素区域内。在本发明的一实施例中，子像素区域的面积不尽相同。

在本发明的一实施例中，子像素区域的面积实质上相同。

在本发明的一实施例中，在同一个像素中的至少部分储存电容器以及有源元件集中配置在其中一个子像素区域内。

在本发明的一实施例中，子像素区域的面积实质上相同。

在本发明的一实施例中，像素阵列更包括多条公共线，其中公共线与储存电容器电性连接，且公共线仅分布在部分的子像素区域内。

在本发明的一实施例中，各储存电容器包括一第一电容电极与一第二电容电极，第一电容电极与其中一条公共线连接，且第二电容电极配置在第一电容电极上方，其中第二电容电极与其中一个像素电极连接。

在本发明的一实施例中，同一个像素区域中的子像素区域呈m×n的棋盘格排列(checkerboard arrangement)。

在本发明的一实施例中，m＝n＝2。

在本发明的一实施例中，储存电容器所在的子像素区域为一反射区或一黑矩阵遮蔽区。

基于上述，由于本发明将在同一个像素中的至少部分储存电容器集中配置在一像素区的其中一子像素区域内或是周边，而像素电极则是配置在该像素区的其他子像素区域中，因此，本发明可避免储存电容器遮挡像素电极，进而增加开口率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A绘示已知内嵌式触控面板的彩色滤光片的上视图。

图1B绘示搭配图1A的彩色滤光片的有源元件阵列基板的上视图。

图2A～图2C绘示本发明一实施例的像素阵列的制造过程上视图。

图3绘示本发明一实施例的彩色滤光片的上视图。

图4绘示本发明一实施例的适于应用在触控面板中的像素阵列的上视图。

图5A～图5D绘示本发明另一实施例的适于应用在触控面板中的像素阵列的制造过程上视图。

附图标记说明

110：彩色滤光片

112：红色树脂

114：蓝色树脂

116：绿色树脂

120、222、224、430：扫描线

130、242、244、470：数据线

140、P：像素

142、SP：子像素

142a：有源元件

142b：像素电极

142c：储存电容器

150：触控单元

160、232、442：公共线

200、300、400：像素阵列

210、410：基板

222a：第一栅极端

224a：第二栅极端

224b：第三栅极端

234：第一电容电极

242a：第一源极

242b：第一漏极

242c：第二源极

242d：第二漏极

244a：第三源极

244b：第三漏极

250、460：绝缘层

252、462a、462b、464a、464b、466a、466b、468a、468b：接触孔

262、264、266：透明导电层

262a、264a、266a：第二电容电极

310：触控传感元件

312、F：有源元件

314、T：触控垫

316、480：触控数据传输线

422、424、426、428、A1、A2、A3：有源层

444a、444b、444c：第一电容电极

450：垫层

B1、B2、B3：透明导电层

C、C1、C2、C3：储存电容器

D：有源元件阵列基板

E：像素电极

H1：第一彩色区块

H2：第二彩色区块

H3：第三彩色区块

L：彩色滤光片

L1：区域

R1：电容上电极

R2：电容下电极

S：像素区域

S1、S2、S3、S4：子像素区域

W：空白区块

具体实施方式

图2A～图2C绘示本发明一实施例的像素阵列的制造过程上视图。

值得注意的是，为简化说明，图2A～图2C仅绘示像素阵列中的一像素的制造过程，且对于图2A～图2C的说明也仅针对一像素的制造过程做说明，但并非用以限定本发明的像素的数量。换言之，本发明的像素阵列可具有多个像素，且这些像素皆可以图2A～图2C的制作方法来形成。

请参照图2A，提供一基板210，并在基板210上形成相互平行的多条扫描线222、224以及位于扫描线222、224之间的一公共线232与一第一电容电极234。扫描线222具有朝向扫描线224的一第一栅极端222a，扫描线224具有朝向扫描线222的一第二栅极端224a以及一第三栅极端224b。

在本实施例中，第一电容电极234邻近第一栅极端222a、第二栅极端224a以及第三栅极端224b，而公共线232连接第一电容电极234且可选择性地平行于扫描线222(或扫描线224)配置。在本实施例中，公共线232与第一电容电极234在同一薄膜制造过程中形成，且公共线232与第一电容电极234的材质相同。

请参照图2B，形成多个有源层A1、A2、A3，且有源层A1、A2、A3分别覆盖第一栅极端222a、第二栅极端224a以及一第三栅极端224b。之后，在基板210上形成彼此相互平行的多条数据线242、244，且数据线242、244皆交错在扫描线222、224，以定义出多个成阵列排列的子像素区域S1、S2、S3、S4。在本实施例中，第一电容电极234位于子像素区域S1中，而公共线232自子像素区域S1延伸入子像素区域S2中。

数据线242具有一第一源极242a、一第一漏极242b、一第二源极242c与一第二漏极242d，其中第一源极242a与第一漏极242b覆盖部分有源层A1并与部分的第一栅极端222a重叠。第二源极242c与第二漏极242d覆盖部分有源层A2并与部分的第二栅极端224a重叠。数据线244具有一第三源极244a与一第三漏极244b，且第三源极244a与第三漏极244b覆盖部分有源层A3并与部分的第三栅极端224b重叠。

接着，在基板210上全面形成一绝缘层250，且绝缘层250具有多个接触孔252以分别暴露出部分的第一漏极242b、第二漏极242d与第三漏极244b。

请参照图2C，在基板210上形成多个透明导电层262、264、266，其中透明导电层262位于子像素区域S2中并延伸入子像素区域S1中以透过接触孔252与第一漏极242b电性连接，且透明导电层262具有一与第一电容电极234重叠的第二电容电极262a。透明导电层264位于子像素区域S3中并延伸入子像素区域S1中以透过接触孔252与第三漏极244b电性连接，且透明导电层264具有一与第一电容电极234重叠的第二电容电极264a。透明导电层266位于子像素区域S4中并延伸入子像素区域S1中以透过接触孔252与第二漏极242d电性连接，且透明导电层266具有一与第一电容电极234重叠的第二电容电极266a。此时，本实施例的像素阵列200已初步形成。

以下将详述像素阵列200所包括的元件以及各元件的相对配置关系。

请参照图2C，本实施例的像素阵列200包括多条扫描线222、224、多条数据线242、244以及多个像素P。数据线242、244与扫描线222、224相交错以定义出多个成阵列排列的子像素区域S1、S2、S3、S4。在本实施例中，子像素区域S1、S2、S3、S4的面积实质上相同。

各像素P分别配置在一个由m×n个子像素区域S1、S2、S3、S4所构成的一像素区域S内，m与n为大于1的整数。在本实施例中，m与n皆为2，但不限于此。在本实施例中，同一个像素区域S中的子像素区域S1、S2、S3、S4呈mxn的棋盘格排列(checkerboard arrangement)。

各像素P包括多个子像素SP，其中各子像素SP包括一有源元件F、一像素电极E以及一储存电容器C，而在同一个像素P中的储存电容器C集中配置在子像素区域S1内，且储存电容器C所在的子像素区域S1可为一反射区或一黑矩阵遮蔽区。此外，在本实施例中，在同一个像素P中的有源元件F可选择性地集中配置在子像素区域S1内，且各像素P中的像素电极E可选择性地配置在子像素区域S2、S3、S4中。

值得注意的是，在同一个像素P中，不透光的储存电容器C集中配置在子像素区域S1内，而像素电极E则是选择性地配置在子像素区域S2、S3、S4中。换言之，本实施例是将同一个像素P中的不透光的元件(例如储存电容器C)集中在一起，以增加开口率。

另外，当子像素区域S1为一黑矩阵遮蔽区时，用以遮蔽储存电容器C的黑矩阵(未绘示)只需形成在子像素区域S1上，而不会遮蔽到位于其他子像素区域S2、S3、S4中的像素电极E，进而可提高开口率。

再者，相较于已知的储存电容器142c需沿着像素电极142b边缘配置以至于其电容下电极R2与像素电极142b重叠的区域边缘很长(如图1B所示)，本实施例的储存电容器C可集中配置在子像素区域S1中，以大幅降低储存电容器C与像素电极E相接之处的长度，进而可降低黑矩阵的面积并提高开口率。

此外，在本实施例中，像素阵列200可包括多条公共线232，且各像素区域S可被其中一公共线232横越。各像素P的储存电容器C可电性连接至对应的公共线232，在此，对应的公共线232是指与前述像素P位于相同的像素区域S中的公共线232。

详细而言，在本实施例中，各储存电容器C包括一第一电容电极234与一第二电容电极262a(或是第二电容电极264a、266a)，第一电容电极234与公共线232连接，且第二电容电极262a(或是第二电容电极264a、266a)配置在第一电容电极234上方，其中第二电容电极262a(或是第二电容电极264a、266a)与其中一像素电极E连接。

值得注意的是，在本实施例中，公共线232仅分布在子像素区域S1、S2内，换言之，公共线232仅会与位于子像素区域S2中的像素电极E重叠，而不会与位于子像素区域S3、S4中的像素电极E重叠。因此，位于子像素区域S3、S4中的像素电极E可全部用来显示画面。如此一来，本实施例可降低公共线232对于像素P中的像素电极E的遮蔽面积，且可减少用来遮蔽公共线232的黑矩阵(未绘示)的面积，进而可提升开口率。

在本实施例中，若是将像素阵列200应用于液晶显示面板(未绘示)中，前述显示面板的开口率可提升约18％。

图3绘示本发明一实施例的彩色滤光片的上视图。请参照图3，在本实施例中，彩色滤光片L适于搭配图2C的像素阵列200。详细而言，彩色滤光片L包括多个棋盘格排列的区域L1，各区域L1中配置有棋盘格排列的一空白区块W、一第一彩色区块H1、一第二彩色区块H2与一第三彩色区块H3。像素阵列200的像素区域S的位置对应于彩色滤光片L的区域L1的位置，而各像素区域S中的子像素区域S1、S2、S3、S4的位置分别对应于其中一区域L1的空白区块W、第一彩色区块H1、第二彩色区块H2与第三彩色区块H3的位置。

第一彩色区块H1、第二彩色区块H2与第三彩色区块H3的颜色可分别为红色、蓝色与绿色。空白区块W可为一透明的区块或是一黑色的区块。当空白区块W为透明的区块时，储存电容器C所在的子像素区域S1可为一反射区。当空白区块W为黑色的区块时，储存电容器C所在的子像素区域S1可为一黑矩阵遮蔽区。

以下将详细介绍本发明一实施例的适于应用在触控面板中的像素阵列的一种结构。

图4绘示本发明一实施例的适于应用在触控面板中的像素阵列的上视图。请参照图4，本实施例的像素阵列300相似于图2C的像素阵列200，惟两者主要差异之处在于：像素阵列300还具有一触控传感元件310，且在同一个像素P中的储存电容器C以及大部分的触控传感元件310集中配置在像素区域S的子像素区域S1内，而在同一个像素P中的有源元件F可选择性地配置在子像素区域S2、S3、S4中。

详细而言，触控传感元件310包括一有源元件312、一触控垫314以及一触控数据传输线316，其中有源元件312与扫描线222电性连接。有源元件312电性连接在触控垫314以及触控数据传输线316之间。当使用者按压触控面板的对向基板时，形成在间隔物上的触控导体可与触控垫314直接或间接接触，以改变触控垫314的电压位准。当电性连接有源元件312的扫描线222接收到一开启电压而使有源元件312开启时，触控垫314的电压位准改变可透过触控数据传输线316而被触控晶片(未绘示)传感。如此一来，触控晶片可判读出使用者按压触控面板的位置。在本实施例中，触控垫314可选择性地配置在第一电容电极234上。

在本实施例中，若是将像素阵列300应用于触控面板(未绘示)中，前述触控面板的开口率可提升约12％。

此外，以下将详细介绍本发明另一实施例的适于应用在触控面板中的像素阵列的制作方法与结构。

图5A～图5D绘示本发明另一实施例的适于应用在触控面板中的像素阵列的制造过程上视图。为简化说明，图5A～图5D仅绘示像素阵列中的一像素的制造过程，且对于图5A～图5D的说明也仅针对一像素的制造过程做说明，其并非用以限定本发明的像素的数量。

请参照图5A，首先，提供一基板410，并在基板上形成多个有源层422、424、426、428，有源层422、424、426、428的材质包括低温多晶硅(lowtemperature poly-silicon，LTPS)。

请参照图5B，在基板410上形成多条相互平行的扫描线430、位于扫描线430之间的一公共线442、多个第一电容电极444a、444b、444c以及一垫层450，其中公共线442与第一电容电极444a、444b、444c材质相同并相互连接，且公共线442实质上平行于扫描线430。第一电容电极444a、444b、444c分别与有源层424、426、428重叠。垫层450邻近有源层422。有源层422、424、426、428皆与扫描线430相交。

请参照图5C，在基板410上形成一绝缘层460，且绝缘层460具有多个接触孔462a、462b、464a、464b、466a、466b、468a、468b，以暴露出有源层422、424、426、428的局部区域。

然后，在基板410上形成多条数据线470以及一触控数据传输线480，其中数据线470与扫描线430相交错，以定义出多个成阵列排列的子像素区域S1、S2、S3、S4，其中子像素区域S1、S2、S3、S4的面积不尽相同。

在本实施例中，第一电容电极444b位于子像素区域S1内，第一电容电极444a位于子像素区域S1外围，而第一电容电极444c横跨子像素区域S1、S2，公共线442则自子像素区域S1延伸入子像素区域S2中。

数据线470透过接触孔464a、464b、466a、466b、468a、468b而分别与有源层424、426、428电性连接，触控数据传输线480位于相邻二数据线470之间并透过接触孔462a、462b而电性连接至有源层422。

之后，在基板410上依序形成一保护层(未绘示)与一平坦层(未绘示)，其中保护层与平坦层具有多个贯穿保护层与平坦层的多个接触孔，且这些接触孔分别位于接触孔462b、464b、466b、468b上方，以暴露出数据线470的局部区域。

请参照图5D，在基板410上形成多个透明导电层B1、B2、B3与一触控垫T，此时，本实施例之像素阵列400已初步完成。透明导电层B1横跨子像素区域S2、S4并透过接触孔464b而电性连接至有源层424，且透明导电层B1与第一电容电极444a以及有源层424重叠而构成一储存电容器C1。透明导电层B2横跨子像素区域S1、S3、S4并透过接触孔466b而电性连接至有源层426，且透明导电层B2与第一电容电极444b以及有源层426重叠而构成一储存电容器C2。透明导电层B3横跨子像素区域S1、S2、S4并透过接触孔468b而电性连接至有源层428，且透明导电层B3与第一电容电极444c以及有源层428重叠而构成一储存电容器C3。触控垫T配置在子像素区域S1中并透过接触孔462b而电性连接至有源层422。

在本实施例中，储存电容器C2位于子像素区域S1内，储存电容器C1位于子像素区域S1外围，而储存电容器C3则是横跨子像素区域S1、S2。由此可知，本实施例大致上是将储存电容器C1、C2、C3集中在子像素区域S1之内或是其周边。

值得注意的是，在本实施例中，透明导电层B1会受到公共线442与扫描线430的遮蔽，透明导电层B2会受到数据线470与触控数据传输线480的遮蔽，但透明导电层B1、B2的面积皆大于透明导电层B3的面积。因此，透明导电层B1、B2的可用于显示的面积(即未被公共线442、扫描线430或数据线470、触控数据传输线480、储存电容器C1、C2遮蔽的区域的面积)可相当于透明导电层B3的可用于显示的面积(即透明导电层B3的位于子像素区域S4中的部分)。简言之，本实施例是藉由增加透明导电层B1、B2的面积来补偿透明导电层B1、B2的被公共线442、扫描线430、数据线470与触控数据传输线480所遮蔽的面积，以使透明导电层B1、B2、B3的显示面积相当。

在本实施例中，若是将像素阵列400应用于触控面板(未绘示)中，则触控面板的开口率可提升约26％。由此可知，将像素阵列400应用于触控面板中可增加触控面板的开口率。

综上所述，由于本发明将在同一个像素中的至少部分储存电容器集中配置在一像素区的其中一子像素区域内，而像素电极则是配置在该像素区的其他子像素区域中，因此，本发明可避免储存电容器的第一电容电极(电容下电极)以及用以遮蔽储存电容器的黑矩阵遮挡到像素电极，进而增加开口率。再者，由于本发明的储存电容器可集中配置在像素区域中的一子像素区域内或是其周围，故可大幅降低储存电容器与像素电极相接之处的长度，进而可降低黑矩阵的面积并提高开口率。此外，本发明的公共线仅分布在各像素区域中的部分子像素区域内，而非如已知的公共线是分布在各像素区域中的各子像素区域内，故被本发明的公共线所遮蔽到的像素电极的数量较少且像素电极的被遮蔽到的总面积较小，进而可增加开口率。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种像素阵列，包括：

多条扫描线；

多条数据线，与该些扫描线交错以定义出多个成阵列排列的子像素区域；以及

多个像素，各该像素分别配置在一个由m×n个子像素区域所构成的一像素区域内，m与n为大于1的整数，而各该像素包括多个子像素，其中各该子像素包括一有源元件、一像素电极以及一储存电容器，其中各该像素还包括触控传感元件，而在同一个像素中的至少部分储存电容器以及该触控传感元件集中配置在其中一个子像素区域内。

2.根据权利要求1所述的像素阵列，其中该些子像素区域的面积不尽相同。

3.根据权利要求1所述的像素阵列，其中该些子像素区域的面积实质上相同。

4.根据权利要求1所述的像素阵列，其中在同一个像素中的至少部分储存电容器以及该些有源元件集中配置在其中一个子像素区域内。

5.根据权利要求4所述的像素阵列，其中该些子像素区域的面积实质上相同。

6.根据权利要求1所述的像素阵列，更包括多条公共线，其中该些公共线与该些储存电容器电性连接，且该些公共线仅分布在部分的子像素区域内。

7.根据权利要求6所述的像素阵列，其中各该储存电容器包括：

一第一电容电极，与其中一条公共线连接；以及

一第二电容电极，配置在该第一电容电极上方，其中该第二电容电极与其中一个像素电极连接。

8.根据权利要求1所述的像素阵列，其中同一个像素区域中的该些子像素区域呈m×n的棋盘格排列。

9.根据权利要求1所述的像素阵列，其中m＝n＝2。

10.根据权利要求1所述的像素阵列，其中该被集中配置有部分储存电容器的子像素区域为一反射区或一黑矩阵遮蔽区。

Images