CN101771811A

CN101771811A - 航空电子稳像器

Info

Publication number: CN101771811A
Application number: CN 201010033785
Authority: CN
Inventors: 赵红颖; 韩晓微
Original assignee: Peking University
Current assignee: Peking University
Priority date: 2010-01-14
Filing date: 2010-01-14
Publication date: 2010-07-07
Anticipated expiration: 2030-01-14
Also published as: CN101771811B

Abstract

本发明公开了一种航空电子稳像器，基于TMS320DM642芯片构建高性能数字媒体处理平台，该系统同时还集成了CPLD芯片负责管理系统中的芯片逻辑，2路PAL制式的视频输入端口和1路PAL制式的视频输出端口，同步动态存储器SDRAM和FLASH存储器，以太网接口和RS485串口驱动。另外，本发明还涉及一种视频处理方法，通过视频输入、存储，图像处理，视频输出和TV输出实现稳定的视频图像输出。本发明不仅区分了全局运动、主运动、随机抖动的区别与联系，特别是在主运动预测阶段运用了二次滤波法，有效的把主运动与随机抖动区分开来，通过在硬件上的实施，取得了良好的效果，视频图像经过稳像系统输出后是稳定的，达到了稳像的效果。

Description

航空电子稳像器

技术领域

本发明属于图像获取与处理领域，涉及的是一种航空电子稳像器，更具体的说，是一种可用在空中运动载体对地观测与侦察等领域的电子稳像系统。

背景技术

图像信息作为重要的信息来源使得电子摄像系统越来越广泛地应用在各种载体中，特别是在以续航时间长、图像实时下传和在高危区域作业的新型对地观测系统——航空遥感系统中，摄像系统的应用使得航空遥感在灾害监测，环境监测和安全监控中发挥了重要的作用。而摄像系统实际工作时获得的视频图像的效果要受到载体不同时刻的姿态变化或振动的影响，具体反映到监视器上，就是获得的图像信息不稳定、模糊。这种图像不仅降低了观察效果，还会使观察者产生疲劳感，从而导致误判和漏判；对于目标自动识别系统会导致漏警和虚警。例如，在长焦距、高分辨力的监视跟踪系统中，这种问题非常突出。因此，利用航空遥感摄像系统获得的大批量视频图像，研究高效高精度稳像方法很有意义，也非常迫切，它可以解决我国对地观测大批量作业效果监测的瓶颈问题，并提高航摄效率，提高及时补拍、复拍和应急拍摄的判断能力。业内调查表明，现代信息的80％与空间位置有关，而这些信息的获取主要通过对地观测手段即运动的遥感航行来实现。因此通过高水平的稳像技术保证遥感摄像的稳定质量非常重要。

电子稳像(EIS)技术是一种对视频图像序列进行修正的技术。其目的是除去视频图像序列中因摄像机无意抖动而造成的图像扰动，从而保证修正后输出的视频图像序列是平滑、稳定的。一个完整的电子稳像系统如图1所示，包括：图像预处理，运动估计，主运动预测，运动补偿四部分。其中运动估计和主运动预测是整个系统的核心，运动估计的目的是估计出因为摄像平台的随机抖动而带来的帧间全局运动矢量。由于图像的全局运动矢量是图像主动运动矢量和随机晃动运动矢量的合成运动，对于航空遥感视频成像系统，主运动预测的目的是要去除图像的全局运动量中的随机晃动量，保留图像的主动运动量。

文献1“车载电子稳像算法”(季红霞，蒋晓瑜，李树军；装甲兵工程学院学报，2005年9月第19卷第3期)中，作者在运动估计阶段采用了灰度投影的方法。

文献2“基于位平面匹配和卡尔曼滤波的视频稳定”(罗军，董鸿雁，沈振康；红外与激光工程，2008年4月第37卷第2期)中，作者在运动估计阶段采用了位平面匹配的方法，在主运动预测阶段，采用了卡尔曼滤波的方法。

由于航空视频图像的帧间全局运动矢量由主动运动矢量和随机晃动运动矢量的合成，文献1只有全局运动估计，没有主运动与随机晃动的分离，用得到的全局运动矢量进行补偿，不能产生很好的稳像效果，文献2，虽在主运动预测方面采用了卡尔曼滤波法，对于视频稳定系统，通常采用常速度相机模型建立系统方程，并累加估计得到的全局帧间运动矢量得到绝对帧位移，作为观测方程的观测值。实际应用的视频稳定系统中，补偿矢量的大小受到系统的限制，卡尔曼滤波的结果往往不能直接应用于视频补偿。

发明内容

本发明的目的是提供一种可用于航空视频电子稳像的稳像器，即一种运动载体视频监控系统，用一种改进的电子稳像算法，通过对航空摄影系统获得的视频图像的帧间运动估计，得出视频图像帧间的全局运动后，再把经过主运动预测阶段的两次滤波得后得到的运动量作为视频帧的补偿量，最终得到稳定的视频输出。

为达到上述目的，本发明的技术方案提供一种航空电子稳像器，其特征在于，包括视频处理芯片及与其连接的外部设备，所述外部设备包括：

电源模块，通过视频处理芯片的电源引脚接入视频处理芯片，为视频处理芯片及其外部设备供电；

JTAG接口电路模块，其上设有用于实现在线仿真和将程序烧录至存储器中的引脚；

时钟模块，通过视频处理芯片的时钟引脚接入视频处理芯片，为视频处理芯片及其外部设备提供不同频率的时钟；

复位信号模块，通过视频处理芯片的输入引脚接入视频处理芯片，用于提供复位信号；

GPIO接口模块，其上设有输入/输出引脚；

FLASH存储器模块，通过视频处理芯片的EMIFA接口接入视频处理芯片，用于存储程序和数据；

SDRAM存储器模块，通过视频处理芯片的EMIFA接口接入视频处理芯片，用于扩大视频处理芯片的存储空间；

CPLD模块，通过所述GPIO接口模块上的输入/输出引脚接入视频处理芯片，用于管理所述视频监控系统中的芯片逻辑；

串口电路模块，通过视频处理芯片的地址总线接入视频处理芯片，用于串行通信；

EMAC接口模块，外接网络器件，用于控制网络器件与视频处理芯片之间的数据包交换；

视频解码电路模块，通过视频处理芯片的视频输入端口接入视频处理芯片，将视频信号转化为视频数据码流；

视频编码电路模块，通过视频处理芯片的视频输出端口接入视频处理芯片，将视频数据码流转化为视频信号。

其中，所述视频处理芯片采用TMS320DM642芯片。

其中，所述GPIO接口模块上的输入/输出引脚的输入/输出方向通过编程设置。

其中，所述视频信号为PAL制式或NTSC制式。

另外，本发明还涉及一种用于上述航空电子稳像器的视频处理方法，其特征在于，包括以下步骤：

S1：视频输入，视频信号经过视频解码电路模块解码成视频数据码流输送至视频输入端口；

S2：视频存储，视频输入端口进一步对视频数据码流解码，得到视频图像，自动通过视频处理芯片中的EDMA传输至SDRAM存储器模块进行存储；

S3：图像处理，对SDRAM存储器模块中的视频图像进行视频处理，之后输送至SDRAM存储器模块中的输出缓冲区；

S4：视频输出，视频处理芯片的视频输出端口自动通过视频处理芯片中的EDMA从SDRAM存储器模块中的输出缓冲区获取视频数据并转换成视频数据码流输出；

S5：TV输出，视频编码电路模块接收视频输出端口输出的视频数据码流转换成视频信号输出至显示设备。

其中，所述步骤S 1和S5中的视频信号为PAL制式或NTSC制式。

其中，所述步骤S3中的图像处理包括以下步骤：

SS1：输入摄影系统获取的视频图像，并对其分帧；

SS2：对视频图像序列的任一帧图像分析其位平面信息，选择出两个最佳位平面；

SS3：采用菱形搜索法对选择出的两个最佳位平面进行匹配运算，获得失真最小的点作为最终匹配点；

SS4：对视频图像进行滤波，先采用卡尔曼滤波去除高频噪声，再采用最小二乘法曲线拟合去除低频噪声，得到平滑和稳定的运动曲线；

SS5：对视频图像进行补偿，实现视频的稳定输出。

其中，所述步骤SS2中的最佳位平面的选取方法为：把灰度值范围划分为三个区间：(0-50)、(50-180)、(180-255)，根据灰度直方图峰值对应的灰度值所在的区间，选择相应的最佳位平面；当灰度值在(0-50)区间内时，选择第3阶和第4阶位平面进行匹配运算；灰度值在(50-180)区间内时，选择第4阶和第5阶位平面进行匹配运算；灰度值在(180-255)区间内时，选择第5阶和第6阶位平面进行匹配运算。

其中，所述步骤SS3中的菱形搜索法为：先采用大菱形搜索模式，再采用小菱形搜索模式进行搜索。

上述技术方案具有如下优点：与现有的技术相比，本发明不仅区分了全局运动、主运动、随机抖动的区别与联系，特别是在主运动预测阶段运用了二次滤波法，有效的把主运动与随机抖动区分开来，通过在硬件上的实施，取得了良好的效果，视频图像经过稳像系统输出后是稳定的，达到了稳像的效果。

附图说明

图1是本发明背景技术中的电子稳像系统示意图；

图2是本发明航空电子稳像器视频处理方法的主流程图；

图3a和3b是本发明视频处理方法中大菱形搜索模型和小菱形搜索模型的示意图；

图4是本发明航空电子稳像器的结构框图；

图5是本发明航空电子稳像器中DM642内核结构示意图；

图6是本发明航空电子稳像器中DM642的电源与地部分的芯片结构示意图；

图7是本发明航空电子稳像器中DM642中EMIF与JTAG部分的芯片结构示意图；

图8是本发明航空电子稳像器中DM642中视频口部分的芯片结构示意图；

图9是本发明航空电子稳像器中DM642中PCI&HPI&EMAC部分的芯片结构示意图；

图10是本发明航空电子稳像器中DM642中Clock&Interrupts&Timers&IIC部分的芯片结构示意图；

图11是本发明实施方式中TPS54310芯片引脚定义示意图；

图12是本发明实施方式中TPS54310的典型电路原理图；

图13是本发明实施方式中TPS767D318芯片引脚定义示意图；

图14是本发明实施方式中TPS767D318芯片电路原理图；

图15是本发明实施方式中JTAG接口电路原理图；

图16是本发明实施方式中CY22381芯片的引脚示意图；

图17是本发明实施方式中CY22381芯片电路原理图；

图18是本发明实施方式中TPS382x系列芯片的引脚示意图；

图19是本发明实施方式中复位芯片TPS3823与TMS320DM642的连接示意图；

图20是本发明实施方式中FLASH存储器的扩展电路原理图；

图21是本发明实施方式中HY57V283220芯片与TMS320DM642的连接示意图；

图22是本发明实施方式中CPLD器件的电路原理图；

图23是本发明实施方式中CPLD器件控制电路逻辑的电路原理图；

图24是本发明实施方式中LXT971_P芯片的电路原理图；

图25是本发明实施方式中TVP5150芯片的电路原理图；

图26是本发明实施方式中SAA7105芯片的电路原理图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

本发明的具体实施涉及到算法设计和硬件系统设计两部分。

算法设计：

图2是本发明视频处理方法的主流程图。如图2所示，本发明提出的视频处理方法主要有以下几个步骤组成：

第一步：输入航空摄影系统获取的视频图像，并分帧；

第二步：选取位平面

1.位平面表示

具有2^k个灰阶的图像可以分解成K阶位平面，每阶位平面上只含有“0”，“1”值。图像序列的第t帧图像在(x，y)位置的灰度值可以表示为：

f^t(x，y)＝a_k-12^k-1+a_k-22^k-2+…+a₁2¹+a₀2⁰

上式中a_k取0或1，0≤k≤k-1。图像的第k阶位平面，由所有像素的第k个比特值组成，即所有的a_k值组成。用b_k ^t(x，y)表示第t帧第k个位平面，则对于8比特的灰度图像，一帧图像可分解为8幅比特位平面b₀ ^t(x，y)～b₇ ^t(x，y)。

2.选取位平面

对于同一个视频，其图像序列的灰度级变化不大，可以认为图像信息在位平面上的分布相同，所以只需对视频图像序列的任意一帧图像分析其位平面信息，选择出两个最佳位平面。

大量实验数据表明，可以把灰度值范围划分为三个区间分别为：(0-50)、(50-180)、(180-255)。根据灰度直方图峰值对应的灰度值所在的区间，选择相应的最佳位平面。具体选择方法为：

当灰度值在(0-50)区间内时，选择第3阶和第4阶位平面进行匹配运算；

当灰度值在(50-180)区间内时，选择第4阶和第5阶位平面进行匹配运算；

当灰度值在(180-255)区间内时，选择第5阶和第6阶位平面进行匹配运算。

第三步：菱形搜索法匹配运算

菱形搜索法(DS)主要是基于运动矢量通常从中心偏移这个假设，即越远离块中心，块失真度越大，所以DS算法总是从搜索区域的中心开始搜索。算法采用两种搜索模式，如图3a和3b所示，分别是由9个搜索点组成的大菱形搜索模式(LDSP)和5个搜索点组成的小菱形搜索模式(SDSP)。首先采用大菱形搜索模式反复搜索，直到最小块失真的点处于大菱形的中央，此时转换为小菱形搜索模式搜索，找到小菱形5点中块失真最小的点作为最终匹配点。

第四步：运动滤波

在一般的主运动预测算法中，都是基于这样一个假设来进行的：抖动的原因是速度的剧烈变化，即加速度的变化，主运动的变化则是比较缓慢的，因此主运动与随机抖动分别代表着运动量的低频与高频部分，因此，运动滤波时，把运动的位移随时间的变化曲线视为一个信号，假设该信号的高频为抖动噪声，采用低通滤波器达到平滑的效果。滤波后的运动变化曲线与全局运动变化曲线的差值就是运动补偿量。常用的主运动预测算法有均值滤波器，自适应窗长的均值滤波器，FIR低通滤波器，递归卡尔曼运动滤波，二次B样条曲线对运动曲线进行拟合，基于自适应高斯混合模型的运动滤波器，中值滤波器，二阶的惯性滤波器，传统的运动滤波方法包括低阶曲线拟合法和滑动平均滤波法等。

在本发明的算法设计中，提出了两次滤波法：

(1)卡尔曼滤波去除高频噪声

卡尔曼滤波器是一种高斯噪声下的最优估计器，采用状态转移模型来描述动态系统，它的输出只依赖于当前时刻的输入和前一时刻的输出，能够从一系列的不完全包含噪声的测量值中估计动态系统的状态。视频拍摄过程中随机的抖动量表现在频域中主要集中于高频区，近似于高斯噪声。所以可通过卡尔曼滤波去除去除随机抖动，得到相对平滑的运动曲线。

(2)最小二乘法曲线拟合去除低频噪声

通过卡尔曼滤波去除了高频噪声，但并没有去除掉低频噪声，其表现为，视频的缓慢的晃动，并没有达到理想的稳定效果。可以通过曲线拟合的方法拟合出运动曲线，达到去除低频噪声的目的。曲线拟合是用连续曲线近似地刻画或比拟平面上离散点组所表示的坐标之间的函数关系的一种数据处理方法。比较常用的方法有B样条曲线、Bizer曲线、最小二乘法。本发明使用最小二乘法进行曲线的拟合。最小二乘法研究的是围绕在某直线附近的一系列成对的点(x0，y0，x1，y1，...xm，ym)，这些点可以用该直线表示且直线方程为：

Y＝KX+D；

D＝(∑Yi)/m-K(∑Xi)/m；

K＝[∑Xi Yi-(∑Xi∑Yi)/m]/[∑Xi2-(∑Xi)2/m)]；

通过对全局运动量进行最小二乘法拟合可得到去除低频滤波的稳定、平滑的运动轨迹。

第五步：视频图像补偿，实现视频的稳定输出

硬件系统设计(运动载体视频监控系统设计)

本运动载体视频监控系统是基于TI公司TMS320DM642芯片构建的高性能数字媒体处理平台。DSP芯片时钟频率为600MHz，峰值计算速度4800MIPS，每周期能执行8条32位指令，可以完成复杂的数字图像处理运算。该视频监控系统同时还集成了一个ALTERA公司的EPM3064ATC100 CPLD芯片负责管理系统中的芯片逻辑；2路PAL制式的视频输入端口和1路PAL制式的视频输出端口；4M×64bit同步动态存储器(SDRAM)，存储多达32帧图像；4M×8bit Flash，可以写进大量程序，具备自启动功能，可作为嵌入式的产品使用；10-100M以太网端口；一路RS485串口驱动。采用单+5V电压供电，使用简单方便。该视频监控系统的总体功能结构框图如图4所示。

视频处理芯片DM642

TMS320DM642是TI公司于2003年左右推出的一款32位定点DSP芯片，主要面向数字媒体，属于C6000系列DSP芯片。DM642保留了C64x原有的内核结构，工作频率由内部倍频器设置，可以达到500MHz、600MHz、700MHz，相应的时钟周期为2ns、1.67ns和1.39ns，每秒可执行指令数4000MIPS、4800MIPS和5760MIPS。DM642采用TI公司第2代增强型超长指令集(VelociTI.2)，它的EMIFA接口数据总线宽度为64位，在高数据存取频率133MHz下，可直接与大容量、低成本的SDRAM芯片无缝连接。DM642片上带有3个双通道(A、B两通道)数字视频口，可同时处理多路数字视频流，片上带有多通道串行音频接口，可同时处理4路立体声输入/输出音频信号。DM642拥有IIC接口，可以与外部IIC设备通信，多用于配置外部IIC设备的寄存器，DM642的网口(EMAC接口)、PCI口和HPI口共享引脚。

TMS320DM642的片上存储空间分为L1存储区和L2存储区两部分，L1存储区又分为程序存储空间和数据存储空间，程序存储空间和数据存储空间的容量均为16K×8位，L2存储区为单一的RAM，其容量为256K×8位，L2存储区管理外部扩展的数据存储器和程序存储器。DM642的片上资源归纳为以下几部分。

(1)3个可编程视频端口(VP0～VP1)，这些视频口能够与通用视频编、解码芯片无缝连接，支持多种视频分辨率及视频标准，如BT.656数据格式、原始视频数据格式(Raw Video Data)和TSI数据格式等。

(2)1个10/100M以太网接口(EMAC接口)，符合IEEE 802.3标准。

(3)1个多通道串行音频接口(McASP)，支持IIS、DIT、S/PDIF、IEC60958-1、AES-3和CP-430等音频数据格式。

(4)2个多通道串行接口(McBSP)，这两个串行接口采用RS232电平驱动。

(5)1个VCXO内插控制单元(VIC)，支持音/视频同步。

(6)1个32位、66MHz、3.3V主/从PCI接口，遵循PCI2.2标准。

(7)1个用户可配置的16/32位主机接口(HPI)。

(8)1个16位通用输入/输出端口(GPIO)。

(9)1个64位外部存储器接口(EMIFA)，该接口能够与异步存储器(SRAM、EPROM)及同步存储器(SDRAM、SBSRAM、ZBT SRAM、FIFO)无缝连接，外部存储器最大可寻址空间为1024MB。

(10)1个具有64路独立通道的增强型EDMA控制器。

(11)1个数据管理输入/输出模块(MDIO)。

(12)1个IIC总线模块。

(13)3个32位通用定时器。

(14)1个符合IEEE 1149.1标准的JTAG接口。

TMS320DM642处理器采用VelociTITM指令结构，VelociTITM是一种高性能的超长指令集，单指令字字长32位，8个指令组成一个指令包，指令包总字长为256位，处理器在一个时钟周期内执行8条指令，VelociTITM指令结构提高和优化了DM642芯片的性能。

DM642内核(如图5)包括两个通用寄存器组A和B，通用寄存器组A(B)包含32个通用寄存器A0～A31(B0～B32)，寄存器宽度为32位。通用寄存器组A和B支持C62xTMVelociTITM结构的16位、32位和40位定点型数据格式，也支持C64x的8位和64位定点型数据格式。32位的寄存器可以存放4个8位数据或2个16位数据，64位寄存器可以存放4个16位数据。

TMS320DM642内核包括8个功能单元L1、L2、S1、S2、M1、M2、D1和D2，这些功能单元分为两组，L1、S1、M1、D1为第一组，L2、S2、M2、D2为第二组，第1组功能单元直接对A组通用寄存器寻址和操作，第2组功能单元直接对B组通用寄存器寻址和操作。8个功能单元执行逻辑、移位、乘法、加法和数据寻址等操作，它们的主要功能如下。

L单元(L1和L2)的主要功能包括：

·数据的算术运算；

·逻辑运算；

·移位运算；

·数据打包\解包；

·双16位数据的操作；

·4个8位数据的操作；

·最大、最小值的运算。

S单元(S1和S2)的主要功能包括：

·32位数据运算；

·32位逻辑运算；

·移位运算；

·双16位数据的比较运算；

·4个8位数据的比较运算；

·双16位数据移位运算。

M单元(M1和M2)的主要功能包括：

·16×16乘法运算；

·16×32乘法运算；

·4个8×8乘法运算；

·2个16×16乘法运算；

·2个16×16乘加和乘减运算；

·4个8×8乘加运算；

·变量移位运算。

D单元(D1和D2)的主要功能包括：

·32位加、减等寻址运算；

·32位逻辑运算。

TMS320DM642还提供了寄存器交叉通路1X和2X实现两组通用寄存器功能单元之间的数据互访，寄存器交叉通路允许寄存器组A(寄存器组B)的通用寄存器与寄存器组B(寄存器组A)的功能单元连接，寄存器组B(寄存器组A)的功能单元可以访问寄存器组A(寄存器组B)的通用寄存器中的数据。寄存器组A的功能单元通过交叉通路1X操作寄存器组B的数据，寄存器组B的功能单元通过交叉通路2X操作寄存器组A的数据。DM642除了兼容C62x的定点指令集外，还扩展了自身的指令集，能够处理4个8位指令或者2个16位指令，可直接处理流格式的数据包。

TMS320DM642内核的数据读取方式和存储结构有自身特点，它的所有算术逻辑运算指令均以通过寄存器为原操作数和目的操作数，而数据读取、数据存储、程序转移相关指令除外。DM642内核能够读取和存储64位宽度的数据，通过LD1a、LD1b、LD2a、LD2b、ST1a、ST1b、ST2a、ST2b共8个通路(32位宽)来实现。LD1a、LD1b是寄存器组A的数据通路，分别操作寄存器组A的低32位数据和高32位数据，LD2a、LD2b是寄存器组B的数据通路，分别操作寄存器组B的低32位数据和高32位数据。

TMS320DM642的数据总线为64位，AED0～AED63，共64个引脚(三态引脚，输入/输出/高阻)；地址总线引脚(输出/高阻)共20个，AEA3～AEA22。

在DM642上电复位阶段，AEA[22:21]引脚的电平状态还用于设置DM642的启动方式，这些引脚应接上拉或下拉电阻。AEA[22:21]逻辑组合的含义如下：

“00”——不启动(缺省)；

“01”——从HPI/PCI加载程序(PCI_EN引脚状态必须有效)；

“10”——保留未用；

“11”——从EMIFA接口加载程序。

AEA[20:19]引脚的电平状态用于设置EMIFA接口同步时钟的来源，它们对应AECLKIN_SEL[1:0]字段。AEA[20:19]逻辑组合的含义如下：

“00”——EMIFA同步时钟来自AECLKIN引脚(缺省)；

“01”——EMIFA同步时钟来自CPU，对CPU主时钟进行4分频；

“10”——EMIFA同步时钟来自CPU，对CPU主时钟进行6分频；

“11”——保留未用。

TMS320DM642通过EMIFA接口访问外部存储器空间和I/O空间，外扩的存储器可以是RAM，也可以是SDRAM、SBSRAM、ZBTSRAM、FIFO和FLASH等。EMIFA接口除数据总线和地址总线外，还包括3种类型的功能引脚：EMIFA空间管理引脚、EMIFA总线状态指示引脚和EMIFA存储器控制引脚。

EMIFA空间管理引脚又细分为以下几种类型。

1.空间片选引脚(输出/高阻)

这些引脚为ACE3#(L26)、ACE2#(K23)、ACE1#(K24)、ACE0#(K25)，它们把外部存储器空间划分为CE3、CE2、CE1、CE0四个子空间，每个子空间大小为256MB，CE3、CE2、CE1、CE04个子空间的寻址范围分别为0xB0000000～0xBFFFFFFF、0xA0000000～0xAFFFFFFF、0x90000000～0x9FFFFFFF和0x8000000～0x8FFFFFFF，空间片选信号低电平有效。

2.EMIFA地位地址译码和字节使能控制引脚(输出/高阻)

这些引脚为ABE7#(T22)、ABE6#(T23)、ABE5#(R25)、ABE4#(R26)、ABE3#(M25)、ABE2#(M26)、ABE1#(L23)、ABE0#(L24)。DM642的地址线从AEA3开始，低位地址单元无法直接访问，为了解决这个问题，DM642使用ABE7#～ABE0#引脚实现低位地址单元的访问，这些引脚信号充当低位地址译码信号，ABE7#～ABE0#引脚还可以作为外部存储空间字节使能信号，它们分别使能64位数据中的63～54位、55～48位、47～40位、39～32位、31～24位、23～16位、15～8位和7～0位。如果DM642外部存储器为SDRAM，ABE7#～ABE0#引脚与SDRAM芯片的SDQM[7:0]引脚直连，用作SDRAM数据读写屏蔽信号。

3.外设数据传输控制引脚APDT#(M22)(输出/高阻)

该引脚信号允许DM642和外设直接交换数据。

EMIFA总线状态指示引脚包括AHOLDA#(N22，输出)、AHOLD#(W24，输入)、和ABUSREQ(P22，输出)。当DM642作为从设备使用时，AHOLD#引脚信号来自主机，是主机发送给从机的请求信号，例如当主机希望使用数据总线时，便向AHOLD#引脚发送请求信号，为了响应AHOLD#引脚上的请求信号，DM642通过AHOLD#引脚发送应答信号。当DM642希望使用数据总线时，通过ABUSREQ引脚向主机发送请求信号。

EMIFA存储器控制引脚包括AECLKIN(H25，输入)、AECOUT2(J23，输出/高阻)、AECOUT1(J26，输出/高阻)、AARE#/ASDCAS#/ASADS#/ASRE#(J25，输出/高阻)、AAOE#/ASDRAS#/ASOE#(J24，输出/高阻)、AAWE#/ASDWE#/ASWE#(K26，输出/高阻)、ASDCKE(L25，输出/高阻)、ASOE3#(R22，输出/高阻)、AARDY(L22，输入)、这些引脚为外部存储器提供时钟信号、读写控制信号、输出使能信号等。EMIFA同步时钟源包括3种：AECLKIN引脚时钟输入信号、主频时钟/4和主频时钟/6，EMIFA时钟源由AEA[20:19]引脚状态决定。AECLKIN是时钟输入引脚，最高输入时钟频率133MHz，AECLKOUT1和AECLKOUT2是时钟输出引脚，为外部存储器提供同步时钟，AECLKOUT1和AECLKOUT2引脚输出的时钟频率有所不同，AECLKOUT1输出的时钟频率等于时钟源的频率，AECLKOUT2引脚输出的时钟频率可编程，可为时钟源频率的1分频、2分频或4分频。AARE#/ASDCAS#/ASADS#/ASRE#信号复用引脚：1.对于异步存储器，AARE#信号有效，用于存储器读使能控制；2.对于SDRAM，ASDCAS#信号有效，用于SDRAM的列地址选择；3.对于同步存储器，ASADS#/ASRE#信号有效，ASADS#用于存储器地址选通，ASRE#用于读使能控制，ASADS#和ASRE#之间的切换由第2控制寄存器CExSEC的RENEN字段设置，RENEN位“0”时使能ASADS#信号，RENEN位“1”时使能ASRE#信号。AAOE#/ASDRAS#/ASOE#信号复用，AAOE#信号用于异步存储器输出使能控制，ASDRAS#用于SDRAM行地址选择，ASOE#用于同步可编程存储器的输出使能控制。AAWE#/ASDWE#/ASWE#复用引脚，AAWE#、ASDWE#和ASWE#信号分别用于异步存储器、SDRAM和同步可编程存储器的写使能控制。ASDCKE是SDRAM时钟使能控制信号，如果DM642外部未扩展SDRAM存储器，ASDCKE作为一般输出引脚使用。当CE3空间扩展了同步存储时，ASOE3#信号用于存储器输出使能控制，该信号对FIFO类存储器无效。对于异步存储器，AARDY信号表示外部存储器是否准备就绪。

TMS320DM642元件图如图6-10所示，其中，图6是本发明航空电子稳像器中DM642的电源与地部分的芯片结构示意图；图7是本发明航空电子稳像器中DM642中EMIF与JTAG部分的芯片结构示意图；图8是本发明航空电子稳像器中DM642中视频口部分的芯片结构示意图；图9是本发明航空电子稳像器中DM642中PCI&HPI&EMAC部分的芯片结构示意图；图10是本发明航空电子稳像器中DM642中Clock&Interrupts&Timers&IIC部分的芯片结构示意图。

硬件组成及工作原理

电源部分：

(1)TMS320DM642芯片的数字地(VSS)引脚共142个；

(2)内核电源(CVDD)电压为+1.4V，内核电源引脚共有55个。这些引脚接+1.4V电源，每个内核电源引脚和附近的地引脚之间应添加滤波电容，电容值为0.01μF或0.1μF；

(3)数字电源(DVDD)电压为+3.3V，数字电源(或称为输入输出电源)引脚共有65个。这些引脚接+3.3V电源，每个数字电源引脚和附近的地引脚之间应添加滤波电容，电容值为0.01μF或0.1μF。

TMS320DM642芯片的数字地引脚、内核电源引脚和数字电源引脚均为输入引脚，内核电源引脚、数字电源引脚和邻近的数字地引脚之间应并接滤波电容。DM642和外围芯片经常使用低压电源，如1.4V、1.6V、1.8V、2.5V、3.3V等，正确提供这些低电压是DM642电路设计应该认真考虑的问题，通常采用线性稳压器件(Linearregulator，LDO)产生电路系统的低压电源，LDO器件具有较宽的电压输入范围，通过其外围电路分压和滤波设计实现期望的电压。

TMS320DM642芯片的内核电压为正1.4V，数字电源电压为+3.3V，能够产生这两路电源电压的芯片很多，选择TPS54310芯片提供+1.4V和+3.3V电源。TPS54310芯片的引脚定义如图11所示，该芯片电压输入范围是3.0～6.0V，最大输出电流3A，输出电压范围可调(0.9～5V)。

图12为TPS54310的典型电路图，VIN为电压输入引脚，输出电压VO由电阻R4和R5的阻值决定，如果电阻R3阻值已定，电阻R4、R5和输出电压VO之间满足关系式R4＝(R5×0.891)/(Vo-0.891)。通过两片TPS54310芯片分别提供+1.4V和+3.3V电压，若电阻R5阻值为10K，通过调节R4产生+1.4V和+3.3V电压，根据R4、R5和VO之间的关系，当R4＝17.5K时，Vo＝+1.4V；当R4＝3.74K时，Vo＝+3.3V。为保证输出电压VO的稳定性，图12中使用的电阻为精密电阻。在设计+1.4V和+3.3V电源时需要注意，DM642的内核电源要先于数字电源上电，提供+1.4V电压的TPS54310芯片PWRGND引脚要与提供+3.3V电压的TPS54310芯片SSENA引脚连接在一起，从而保证两路电源上电时存在先后顺序。

同时由于DSP的某些外围芯片需要+1.8V和+3.3V电压供电，这里采用TPS767D318芯片提供+1.8V和+3.3V电源。其引脚定义如电路图如图13，图14所示：

JTAG接口电路

TMS320DM642的JTAG接口有两方面的功能，一方面实现在线仿真：另一方面把程序烧录到DM642的FLASH存储器中。DM642的JTAG接口引脚包括：模式选择引脚TMS(E15，输入引脚)、数据输出引脚TDO(B 18，输出/高阻引脚)、数据输入引脚TDI(A18，输入引脚)、时钟引脚TCK(A16，输入引脚)、复位引脚TRST#(D14，输入引脚)、仿真引脚EMU0(A15，输入/输出/高阻引脚)、EMU1(C15，输入/输出/高阻引脚)。另外，还有保留未用的几个引脚，即EMU2(B15)、EMU3(C15)、EMU4(D15)、EMU5(B16)、EMU6(C16)、EMU7(A17)、EMU8(D16)、EMU9(B17)、EMU10(C17)、EMU12(D17)。

TMS320DM642的JTAG接口符合IEEE1149.1标准，其电路如图15所示，图中JTAG为14针插座，它与仿真器插头连接，JTAG插座的Pin4、Pin8、Pin10和Pin12引脚接地，Pin5引脚接+3.3V电源，XDS TMS、XDS TDO、XDS TDI和XDS TCK分别与DSP的TMS、TDO、TDI和TCK引脚相连。DM642包括两种复位信号，一种来自RESET#引脚，用于内核寄存器的复位；另一种来自仿真接口TRST#引脚，用于仿真逻辑的复位。DM642的JTAG ID寄存器(地址0x01B3F008)定义了设备ID，DM642芯片设备的ID为0x0007902F，JTAG ID寄存器是一个只读属性的寄存器，它包含的字段含义如下。

Bit31～Bit28：VARIANT字段；

Bit27～Bit12：PART NUMBER字段；

Bit11～Bit1：MANUFACTURER字段；

Bit0：未用。

对于DM642来说，VARIANT字段的值为0000，PART NUMBER字段的值为0000 0000 0111 1001，MANUFACTURER字段的值为0000 0010 111，Bit0位的值为1。

时钟PLL引脚

TMS320DM642的时钟引脚包括CLKIN(AC2，输入)、CLKOUT4/GP1(D6，输入/输出/高阻)、CLKOUT6/GP2(C6，输入/输出/高阻)、CLKMODE1(AE4，输入)、CLKMODE0(AA2，输入)和PLLV(V6，输入)。CLKIN是晶体时钟输入引脚，CLKOUT4和CLKOUT6是主频时钟输出引脚，CLKOUT4输出主频时钟/4信号，CLKOUT6输出主频时钟/6信号。CLKOUT4、CLKOUT6引脚分别和GPIO口的GP1、GP2引脚复用，如果把CLKOUT4和CLKOUT6配置为GP1或GP2引脚，需要使用CSL库函数GPGC和GPDIR寄存器，例如：

GPIO_REST(GPIO，0x0)；//将GP1不作为GPINT使用。

GPIO_REST(GPDIR，0x02)；//将GP1配置为输出引脚。

GPIO_REST(GPVAL，0x0)；//输出低电平。

PLLV是PLL的供电电源，接+3.3V。CLKMODE1和CLKMODE0引脚用于设置倍频因子，需要接上拉或下拉电阻。CLKMODE[1:0]逻辑组合的含义如下：

“00”——1倍频；

“01”——6倍频；

“10”——12倍频；

“11”——保留未用。

TMS320DM642处理器及外围电路往往需要不同频率的时钟，为了提供这些时钟，一种方法是采用标准晶振，但标准晶振很难满足特殊频率的要求，如编码芯片TVP5150需要的14.31818MHz时钟就很难由晶振提供；另一种方法是采用可编程时钟芯片，时钟芯片能够提供多路时钟，可以通过编程自由设置时钟频率，CY22XXX是CYPRESS公司推出的可编程时钟芯片，如CY22392、CY22393、CY22394、CY22395和CY22381等，这些芯片具有串行接口，最高时钟输出频率可达200MHz。以CY22381系列芯片为例介绍时钟电路，CY22381芯片的工作电压为+3.3V，内部带有FLASH存储器，3路时钟输出，芯片的引脚如图16所示，XTALIN和XTALOUT引脚为晶体时钟输入/输出引脚，CLKA、CLKB和CLKC为时钟输出引脚。CY22381FC和CY22381F1为CY22381系列中的两种芯片，CY22381FC输入时钟频率范围为8～30MHz，最高时钟输出频率可达200MHz。CY22381F1输入时钟频率范围为8～30MHz，最高时钟输出频率可达160MHz。CY22381电路如图17所示，Y为晶振，L为电感线圈，CLKA、CLKB和CLKC为输出时钟。

复位信号

TMS320DM642的复位信号RESET#对应的引脚为P4(输入引脚)，RESET#低电平有效。DM642复位电路可采用RC电路，也可使用专用复位芯片，复位芯片类型多种多样，有高电平复位芯片，也有低电平复位芯片。TI公司提供了多种型号的复位芯片，如TPS3820-xx-Q1、TPS3823-xx-Q1、TPS3824-xx-Q1、TPS3825-xx-Q1、TPS3828-xx-Q1等，TPS382x系列芯片的引脚如图18所示。

在选择复位芯片时需注意：复位芯片型号不同，有效复位电平和复位延迟时间也不同。TPS3820系列、TPS3823系列和TPS3828系列复位芯片为低电平复位方式，TPS38204系列和TPS3825系列复位芯片支持高电平复位和低电平复位两种复位方式，TPS3820/3/4/8芯片上有看门狗定时器。TPS3823/4/5/8系列芯片的复位延迟时间为200ms，TPS3820芯片的复位延迟时间为25ms。

图19为复位芯片TPS3823与TMS320DM642的连接图，MR#为手动复位引脚，接复位开关，DM642的输入/输出引脚与TPS3823的WDI引脚连接，通过看门狗复位，TPS3823的RESET#引脚与TMS320DM642的复位引脚RESET#连接。

GPIO接口

GPIO接口包括16个输入/输出引脚，输入/输出方向(输入/输出/高阻)可以通过编程设置，这些引脚包括GP0(M5)、GP1(D6)、GP2(C6)、GP3(L5)、GP4(F4)、GP5(F3)、GP6(F2)、GP7(E1)、GP8(AD1)、GP9(K3)、GP10(J2)、GP11(F1)、GP12(H4)、GP13(G4)、GP14(C1)和GP15(G3)。GPIO接口部分输入/输出引脚与其他接口引脚复用，其中GP0引脚除了用作输入/输出引脚外，还作为GP0INT中断的输出引脚，DM642复位时，GP0引脚必须保持低电平。GP1引脚和GP2引脚与CLKOUT4和CLKOUT6复用，GP3除了用作输入/输出引脚外，还用作PCI自动初始化控制，GP3引脚状态含义如下：

“0”——PCI不通过EEPROM自动初始化(缺省设置)；

“1”——PCI通过EEPROM自动初始化。

如果PCI_EN引脚为低电平，即电路系统中不使用PCI设备，则GP3引脚不能接上拉电阻。GP4、GP5、GP6和GP7引脚和外部中断EXT_INT4、EXT_INT5、EXT_INT6和EXT_INT7复用，这些引脚配置为外部中断输入引脚时，可通过设置中断使能寄存器IER[7:4]相应位来使能中断，触发方式(边沿触发或电平触发)由中断方式寄存器EXTPOL[3:0]设置。GP8(VDAC#)引脚可作为输入/输出引脚，也可以作为VIC的D/A输出引脚，还可以作为PCI接口时钟频率选择引脚。若PCI_EN引脚保持高电平(使能PCI外设)，GP8引脚的状态含义如下：

“0”——PCI接口时钟频率为66MHz(缺省设置)；

“1”——PCI接口时钟频率为33MHz。

GP9～GP15可以作为输入/输出引脚，也可以作为PCI功能引脚，它们的对应关系和含义如表1所示。

表一

GP9～GP15	PCI功能引脚	含义
GP9～GP15	PCI功能引脚	含义	GP9	PIDSEL#	PCI设备初始化选择引脚
GP10	PCBE3#	PCI命令/字节第3路使能信号	GP9	PIDSEL#	PCI设备初始化选择引脚
GP10	PCBE3#	PCI命令/字节第3路使能信号	GP11	PREQ#	PCI总线请求引脚
GP12	PGNT#	PCI总线GRANT引脚	GP11	PREQ#	PCI总线请求引脚
GP12	PGNT#	PCI总线GRANT引脚	GP13	PINTA#	PCI中断A引脚
GP14	PCLK#	PCI始终引脚	GP13	PINTA#	PCI中断A引脚
GP14	PCLK#	PCI始终引脚	GP15	PRST#	PCI复位引脚

另外，NMI(B4)是电源掉电或物理存储器奇偶校验时产生的一个中断，该中断上升沿有效，该引脚不使用时需接地。ABUSREQ(P22)引脚时EMIFA接口总线请求输出引脚。

FLASH存储器的扩展

TMS320DM642片内不带FLASH或EEPROM，系统掉电后DM642存储器中的数据和程序将全部丢失，所以DM642外部通常需要扩展FLASH存储器，用于存储程序和重要的数据。FLASH存储器也是通过DM642的EMIFA接口加以扩展，由DSP或CPLD器件产生FALSH芯片需要的控制逻辑。

AM29LV320是AMD公司提供的一种FLASH存储器芯片，容量为4M×8位，单电源供电，电源电压范围为2.7～3.6V，该芯片可以与DM642直接连接。AM29LV320芯片内部的存储空间是分页的，划分为64个扇区，每个扇区的大小为64KB，通过片上的地址线使能不同的扇区。该款FLASH芯片的数据存取速度可以达到90ns，也是一种低功耗芯片，在1MHz、5MHz和睡眠模式下的电流消耗分别为2mA、10mA和200nA。AM29LV320芯片的数据存储寿命大约为20年，具有很好的稳定性和可靠性。

AM29LV320芯片的地址线共有22条A[21:0]，但DM642的地址线只有20条AEA[22:3]，两种芯片之间的地址线数量不匹配，所以DM642不能遍历FLASH芯片的所有地址单元。为了解决这一问题，在DM642电路系统中采用CPLD器件，把FLASH芯片的地址引脚A[21:19]与CPLD器件的输入/输出引脚连接，通过A[21:19]把FLASH存储区的64个扇区划分为若干个页，每页包含多个扇区。在CPLD内部扩展控制A[21:19]引脚信号的寄存器，DM642通过操作寄存器端口实现遍历FLSAH芯片所有地址单元的任务。

FLASH存储器的数据操作主要包括3个步骤：

(1)向FLASH页选择控制寄存器写入页选择关键字。

(2)对FLASH存储器进行抹除操作。

(3)操作FLASH存储器单元，读写数据。

FLASH存储器的扩展电路图如图20：

SDRAM存储器的扩展

TMS320DM642电路系统通过EMIFA接口可以扩展FLASH存储器，也可以很方便地与SDRAM存储器芯片无缝连接，用于扩大DM642的存储空间。本节以HY57V283220型SDRAM芯片为例介绍SDRAM存储器的扩展方法。

HY57V283220是一种4Bank×1M×32位大小的SDRAM存储器芯片，工作电压3.3V，能够与TMS320DM642直连。本视频监控系统在DM642外部扩展两片HY57V283220芯片，共4M×64位SDRAM空间，选择工作频率为133MHz的HY57V283220芯片，与DM642连接的电路图如图21所示：

在图21中，使用CE0引脚产生SDRAM芯片的片选信号，即把两片HY57V283220芯片扩展在DM642的CE0空间，外部存储区的地址范围为0x80000000～0x8007FFFF。DM642的AECLKOUT 1引脚输出时钟作为SDRAM芯片工作的同步时钟，AECLKOUT1引脚的输出时钟来源于AECLKIN引脚的输入时钟，两者的频率和波形完全相同。DM642的ASDCKE引脚与SDRAM芯片的CKE引脚相连，ASDCKE引脚上的信号作为SDRAM芯片同步时钟使能信号，DM642的ABE[7:0]引脚分别与两片SDRAM芯片的DQM[3:0]引脚连接，用于低位字节的读写操作。

CPLD部分

在TMS320DM642电路系统中使用一片CPLD器件来管理系统中的芯片逻辑。CPLD器件选用ALTERA公司的EPM3064ATC100型芯片，该芯片输出逻辑电平为3.3V，输入逻辑电平兼容3.3V和5V两种。CPLD器件在逻辑控制和时序控制方面具有很多优势，它们的内部拥有大量的逻辑门，可以在软件环境中巧妙的利用这些门电路，对输入引脚信号进行各种逻辑组合设计，逻辑组合信号再提供给输出引脚。CPLD器件内部还提供了大量标准的逻辑电路模块，如译码电路、地址锁存电路、分频电路、触发器等，这些电路模块代替了传统电路中需要的译码芯片、地址锁存芯片、分频器等，不仅为电路板设计节省了空间，而且使电路设计流程更加的灵活和方便。电路原理图如图22所示：

串口电路扩展

串行通信是DSP系统常用的通信方式之一，TMS320DM642片上不带标准的串行口，本系统使用地址总线扩展RS485串行口电路。16C2550IB48芯片是一种应用广泛的并行数据和串行数据相互转换的器件，可用于串行通信电路设计，16C2550IB48芯片的工作电平为3.3V，可以和DM642芯片直连。

如图23所示，采用CPLD控制电路中的各种逻辑，如16C2550IB48芯片A通道和B通道的CSA、CSB，芯片复位信号RESET等。CSA芯片把来自DM642的8位并行数据转化为串行芯片可以使用的串行数据，或把来自串行芯片的数据转化为DM642可操作的并行数据，在图23中，16C2550IB48使用3.3V电源，所以必须由兼容3.3V逻辑的串行电平转换芯片MAX3072E构成串口电路。

EMAC接口扩展

EMAC接口主要用于和网络器件的连接，需要外扩相关的网络电路，控制网络芯片与DM642之间的数据包交换。DM642的EMAC接口符合IEEE 802.3协议，支持传媒无关接口(MII)，具有8个独立的发送与接收通道，支持同步10/100Mbit的数据操作和广播、多帧传媒格式。DM642的网络模块包括EMAC控制模块、EMAC模块和MDIO模块3部分。EMAC控制模块负责EMAC模块和MDIO模块的管理，是DM642内核与EMAC模块、MDIO模块之间的接口，管理DM642网络功能的复位、中断等；EMAC模块是DM642内核与网络之间的接口，包括8路传输通道，这些通道用于接收和发送网络数据包，支持10/100M两种网络数据传输率，可工作在半双工或全双工模式；MDIO模块采用满足802.3规范的串行接口控制器对物理层进行监视和控制，主机软件通过MDIO口配置物理层的参数。本系统采用Intel公司的LXT971_P芯片做为以太网收发器。其电路原理图如图24。

视频解码电路

采用NTSC制式(简称N制式)或PAL制式(简称P制式)的模拟摄像头提供视频图像，N制式采用标准30帧/秒的视频流，图像分辨率为720像素×480像素，P制式采用标准25帧/秒的视频流，图像分辨率为720像素×576像素，每帧图像分为奇偶两场。本节选用TVP5150芯片设计解码电路，TVP5150芯片可以接受N制和P制视频数据流，把输入视频流转化为8位ITU-R BT.656格式的视频数据，TMS320DM642处理器通过片上的视频口把BT656数据流存入FIFO，然后通过EDMA通道把FIFO中的数据搬入片内或片外存储器，在程序中可以调用图像数据进行处理。通过设置视频口寄存器，可以采集视频图像中的部分区域，视频口支持图像裁剪。

TVP5150是一种低功耗芯片，正常工作时的功耗为113mW，在节电模式下的功耗为1mW，该芯片内核电源电压1.8V，输入/输出的电源电压为3.3V。TVP5150是一种32引脚TQFP封装的芯片，外部视频频率14.318MHz或27MHz，通过IIC接口配置内部的寄存器。本系统采用两路视频输入，故需要两片TVP5150芯片，一片接VP0口，一片接VP1口，其电路组成完全相同，电路原理图如图25。

视频编码电路

TMS320DM642的视频口可以配置为视频输出口，通过视频编码芯片把BT.656格式的视频数据转化为PAL制式或NTSC制式的视频信号。本系统采用Philips的视频解码芯片SAA7105设计编码电路，支持BT.656格式或MPEG解码数据输入；内置三个10位的数模转换器，支持三个模拟通道的CVBS信号输出、一路S-video信号输出或者一路VGA视频输出，3.3V工作电压，通过IIC接口配置内部寄存器，其封装为64引脚QFP格式，该部分的电路原理图如图26所示。

系统工作原理

本系统实现视频处理的具体实现步骤如下：

1)视频输入：视频信号为标准PAL制式电视模拟信号。信号经过视频解码芯片(AD转换芯片)TVP5150解码成数字并行信号BT656码流送DM642的视频接口。

2)视频存储：DM642的视频接口解码BT656码流，得到图像，自动通过EDMA传输到SDRAM中存储。

3)图像处理：DM642的CPU通过访问SDRAM中的图象，进行视频处理后送输出缓冲区(SDRAM中)。

4)视频输出：DM642的视频接口(输出)自动通过EDMA从SDRAM中的输出缓冲区取得数据后形成BT656码流送出。

5)TV输出：视频编码芯片(DA转换芯片)SAA7121接收输出BT656码流，转换成标准PAL制式电视信号输出到显示设备。

该稳像平台上的TMS320DM642芯片通过64bit的EMIF接口或8/16bit的3路视频接口连接板上外围设备。SDRAM和FLASH每一个设备占用其中的一个接口。视频解码器和编码器连接到视频端口上。板上的2个解码器和1个编码器符合标准规范。板上设计有+5V电源作为独立的器件为板卡供电。其配电系统为DSP内核提供+1.4V的电压，为I/O提供+3.3V的电压。在板卡电源供给正常之前，板卡保持复位状态。板卡上还设计有电源芯片，用来为其他外围设备提供+1.8V电压。

现有国内的电子稳像技术集中体现在车载跟踪系统中，主要原因是航空飞行器飞行特性复杂，飞行的速高比较大，飞机晃动明显，成像条件多变，视频图像晃动显著，导致了航空电子稳像技术难以实现。国内成品的航空电子稳像器几乎没有。

由以上实施例可以看出，本发明实现了航空视频图像的电子稳像技术，以成品的方式推动了航空领域电子稳像器的进一步发展。

在研究过程中，以理论分析为基础，结合航空视频影像的特点，本发明解决了如下几个关键点：

1)图像主动运动量预测；

2)区分图像主动运动量与随机干扰运动量，在此阶段，作者在算法设计上创造性的应用了二次滤波法，有了很好的稳像效果，对电子稳像技术的进一步发展提供了有意义的启示；

3)视频图像补偿处理；

4)稳像质量评价方法。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims

1.一种航空电子稳像器，其特征在于，包括视频处理芯片及与其连接的外部设备，所述外部设备包括：

GPIO接口模块，其上设有输入/输出引脚；

2.如权利要求1所述的航空电子稳像器，其特征在于，所述视频处理芯片采用TMS320DM642芯片。

3.如权利要求1所述的航空电子稳像器，其特征在于，所述GPIO接口模块上的输入/输出引脚的输入/输出方向通过编程设置。

4.如权利要求1所述的航空电子稳像器，其特征在于，所述视频信号为PAL制式或NTSC制式。

5.用于权利要求1所述的航空电子稳像器的视频处理方法，其特征在于，包括以下步骤：

STV输出，视频编码电路模块接收视频输出端口输出的视频数据码流转换成视频信号输出至显示设备。

6.如权利要求5所述的航空电子稳像器的视频处理方法，其特征在于，所述步骤S1和S5中的视频信号为PAL制式或NTSC制式。

7.如权利要求5所述的航空电子稳像器的视频处理方法，其特征在于，所述步骤S3中的图像处理包括以下步骤：

SS1：输入摄影系统获取的视频图像，并对其分帧；

SS5：对视频图像进行补偿，实现视频的稳定输出。

8.如权利要求7所述的航空电子稳像器的视频处理方法，其特征在于，所述步骤SS2中的最佳位平面的选取方法为：把灰度值范围划分为三个区间：(0-50)、(50-180)、(180-255)，根据灰度直方图峰值对应的灰度值所在的区间，选择相应的最佳位平面；当灰度值在(0-50)区间内时，选择第3阶和第4阶位平面进行匹配运算；灰度值在(50-180)区间内时，选择第4阶和第5阶位平面进行匹配运算；灰度值在(180-255)区间内时，选择第5阶和第6阶位平面进行匹配运算。

9.如权利要求7所述的航空电子稳像器的视频处理方法，其特征在于，所述步骤SS3中的菱形搜索法为：先采用大菱形搜索模式，再采用小菱形搜索模式进行搜索。