CN101763300B - Sata端口测试信号生成方法 - Google Patents

Sata端口测试信号生成方法 Download PDF

Info

Publication number
CN101763300B
CN101763300B CN2008102204012A CN200810220401A CN101763300B CN 101763300 B CN101763300 B CN 101763300B CN 2008102204012 A CN2008102204012 A CN 2008102204012A CN 200810220401 A CN200810220401 A CN 200810220401A CN 101763300 B CN101763300 B CN 101763300B
Authority
CN
China
Prior art keywords
sata
test signal
address
value
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102204012A
Other languages
English (en)
Other versions
CN101763300A (zh
Inventor
黄水才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Shunda Computer Factory Co Ltd
Original Assignee
Mitac Computer Shunde Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd filed Critical Mitac Computer Shunde Ltd
Priority to CN2008102204012A priority Critical patent/CN101763300B/zh
Publication of CN101763300A publication Critical patent/CN101763300A/zh
Application granted granted Critical
Publication of CN101763300B publication Critical patent/CN101763300B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种SATA端口测试信号生成方法，其主要包括以下步骤：将SATA控制器中偏移地址为92h的寄存器的值置为0，屏蔽所有SATA端口；将SATA控制器中偏移地址为A0h、A6h的寄存器的值分别修改为1Ch、04h；读取SATA控制器中偏移地址为24h至27h寄存器的值，得到I/O地址或者内存地址；修改I/O空间或者内存空间相对偏移量的值，生成一代或二代的测试信号；置SATA控制器中的偏移地址为92h寄存器不同的值，分别打开不同的SATA端口，用于测试。本发明可直接在WINDOWS系统下操作，生成测试信号快，不仅节省时间、操作方便，而且不需了解PCI总线，南桥控制器也可以对SATA端口进行测试。

Description

SATA端口测试信号生成方法
技术领域
本发明涉及一种信号生成方法，尤其涉及一种用于SATA端口测试的测试信号生成方法。
背景技术
传统的SATA端口测试方法一般是在DOS下直接输入各种命令，以生成一代或二代测试信号来进行SATA端口的测试。
上述测试信号生成方法有以下缺点：
1.不能在windows系统下直接操作；
2.需对PCI总线，南桥控制器有一定的了解；
3.生成测试信号的方法不仅步骤烦琐，而且容易出错；
4.耗费时间大，操作人员容易疲劳。
发明内容
鉴于上述问题，本发明提供了一种SATA端口测试信号生成方法。
为了达到上述目的，本发明采用了如下的技术方案：一种SATA端口测试信号生成方法，其用以生成SATA端口的测试信号，该方法主要包括以下步骤：
步骤a：将SATA控制器中偏移地址为92h的寄存器的值置为0，屏蔽所有SATA端口；
步骤b：将SATA控制器中的偏移地址为A0h、A6h的寄存器的值分别修改为1Ch、04h；
步骤c：读取SATA控制器中的偏移地址为24h、25h、26h、27h寄存器的值，得到I/O地址或者内存地址；
步骤d：对I/O空间内的I/O地址或者内存空间内的内存地址与相对偏移量相加后的值进行修改，以生成一代或二代的测试信号；
步骤e：将SATA控制器中的偏移地址为92h的寄存器设置不同的值，分别打开不同的SATA端口，用于测试。
较佳的，本发明所述的SATA端口测试信号生成方法还适用于ICH6、ICH7、ICH8、ICH9、ICH10、IDE端口，可分别在IDE和ACHI模式下测试。
较佳的，本发明所述的SATA端口测试信号生成方法，所述步骤d中，若将I/O空间内的I/O地址或者内存空间内的内存地址与相对偏移量相加后的值修改为10h，则生成一代的测试信号；若将I/O空间内的I/O地址或者内存空间内的内存地址与相对偏移量相加后的值修改为20h，则生成二代的测试信号，其中，所述相对偏移量的值可为12C、1AC、22C、2AC、32C、3AC其中之一，且每一相对偏移量与相应的SATA端口对应。
相较于先前技术，本发明所述的SATA端口测试信号生成方法，可直接在WINDOWS系统下操作，生成测试信号快，不仅节省时间、操作方便，而且不需了解PCI总线，南桥控制器也可以对SATA端口进行测试。
附图说明
图1为本发明的流程图
具体实施方式
请参照图1所示，为本发明的流程图。本发明所述的SATA端口测试信号生成方法，其可直接在WINDOWS系统下操作。
其中，本发明所述的SATA端口测试信号生成方法主要包括以下步骤：
步骤101：开始；
步骤102：将SATA控制器中的偏移地址为92h寄存器的值置为0，屏蔽所有SATA端口；
步骤103：将SATA控制器中的偏移地址为A0h、A6h寄存器的值分别修改为1Ch、04h；
步骤104：读取SATA控制器中的偏移地址为24h、25h、26h、27h的寄存器的值，得到I/O地址或者内存地址；
步骤105：对I/O空间内的I/O地址或者内存空间内的内存地址与相对偏移量相加后的值进行修改，以生成一代或二代的测试信号；
步骤106：将SATA控制器中的偏移地址为92h的寄存器设置不同的值，分别打开不同的SATA端口，用于测试；
步骤107：结束。
具体如下表1：
  Port   Base Address+Offset   G1   G2
  0   ABAR+12C   10h   20h
  1   ABAR+1AC   10h   20h
  2   ABAR+22C   10h   20h
  3   ABAR+2AC   10h   20h
  4   ABAR+32C   10h   20h
  5   ABAR+3AC   10h   20h
表1
其中，Port代表SATA端口；ABABR代表基地址，即步骤104中读出来的I/O地址或内存地址；相对偏移量为12C、1AC、22C、2AC、32C、3AC其中之一；G1，G2则代表一代、二代的测试信号。
上述步骤105中，若将I/O空间内的I/O地址或者内存空间内的内存地址与相对偏移量相加后的值修改为10h，则生成一代的测试信号；若将I/O空间或者内存空间内的I/O地址或者内存地址与相对偏移量相加后的值修改为20h，则生成二代的测试信号，其中，所述相对偏移量的值可为12C、1AC、22C、2AC、32C、3AC其中之一，且上述相对偏移量12C、1AC、22C、2AC、32C、3AC分别与相应的SATA端口0至5一一对应。
较佳的，本发明所述的SATA端口测试信号生成方法还适用于ICH6、ICH7、ICH8、ICH9、ICH10、IDE芯片以及其他类型的芯片，并且可以分别在IDE及ACHI模式下测试。
当需要测试时，可将上述SATA端口测试信号生成方法对应的应用程序加载至具有操作系统的USB接口的移动硬盘中，令该移动硬盘与待测试的主板电性连接，以由该应用程序控制操作，从而完成SATA端口测试信号的生成。

Claims (4)

1.一种SATA端口测试信号生成方法，其用以生成SATA端口的测试信号，其特征在于，该方法主要包括以下步骤：
步骤a：将SATA控制器中偏移地址为92h的寄存器的值置为0，屏蔽所有SATA端口；
步骤b：将SATA控制器中的偏移地址为A0h、A6h的寄存器的值分别修改为1Ch、04h；
步骤c：读取SATA控制器中的偏移地址为24h、25h、26h、27h寄存器的值，得到I/O地址或者内存地址；
步骤d：对I/O地址或者内存地址与相对偏移量相加后的值进行修改，以生成一代或二代的测试信号，所述相对偏移量的值为12C、1AC、22C、2AC、32C、3AC其中之一，且每一相对偏移量与相应的SATA端口对应；
步骤e：将SATA控制器中的偏移地址为92h的寄存器设置不同的值，分别打开不同的SATA端口，用于测试。
2.根据权利要求1所述的SATA端口测试信号生成方法，其特征在于，所述SATA端口测试信号生成方法适用于ICH芯片。
3.根据权利要求1或2所述的SATA端口测试信号生成方法，其特征在于，所述SATA端口测试信号生成方法分别在IDE和ACHI模式下测试。
4.根据权利要求1所述的SATA端口测试信号生成方法，其特征在于，所述步骤d中，若将I/O地址或者内存地址与相对偏移量相加后的值修改为10h，则生成一代的测试信号；若将I/O地址或者内存地址与相对偏移量相加后的值修改为20h，则生成二代的测试信号。
CN2008102204012A 2008-12-25 2008-12-25 Sata端口测试信号生成方法 Expired - Fee Related CN101763300B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102204012A CN101763300B (zh) 2008-12-25 2008-12-25 Sata端口测试信号生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102204012A CN101763300B (zh) 2008-12-25 2008-12-25 Sata端口测试信号生成方法

Publications (2)

Publication Number Publication Date
CN101763300A CN101763300A (zh) 2010-06-30
CN101763300B true CN101763300B (zh) 2012-03-07

Family

ID=42494469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102204012A Expired - Fee Related CN101763300B (zh) 2008-12-25 2008-12-25 Sata端口测试信号生成方法

Country Status (1)

Country Link
CN (1) CN101763300B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717952B (zh) * 2019-12-26 2021-02-01 慧榮科技股份有限公司 獨立橋接測試方法
CN112527578A (zh) * 2020-12-04 2021-03-19 浪潮电子信息产业股份有限公司 一种sata芯片信号测试方法、系统及相关组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365058A (zh) * 2001-01-09 2002-08-21 深圳市中兴集成电路设计有限责任公司 一种通用异步串口控制器
CN101331445A (zh) * 2005-09-09 2008-12-24 奎克菲尔特技术公司 使用串行外设接口进行多通道数据传输的数据结构及电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365058A (zh) * 2001-01-09 2002-08-21 深圳市中兴集成电路设计有限责任公司 一种通用异步串口控制器
CN101331445A (zh) * 2005-09-09 2008-12-24 奎克菲尔特技术公司 使用串行外设接口进行多通道数据传输的数据结构及电路

Also Published As

Publication number Publication date
CN101763300A (zh) 2010-06-30

Similar Documents

Publication Publication Date Title
CN102591783B (zh) 可编程存储器控制器
CN102623069B (zh) 随机激励闪存模型验证方法
US20150269052A1 (en) Method and apparatus for supporting performance analysis
CN103677885A (zh) 一种arm flash简易程序烧写的方法
CN103389845A (zh) 一种电容式触摸屏烧录测试系统
US8850371B2 (en) Enhanced clock gating in retimed modules
CN105117566B (zh) 一种对PCIe眼图进行分析的方法及装置
CN101763300B (zh) Sata端口测试信号生成方法
CN103440373A (zh) 一种多dsp系统的互联配置模拟方法
CN102902526B (zh) 一种通过延时实现bmc及ip信息的自动化设置方法
CN101281485B (zh) 无需硬盘的计算机测试方法
CN108109670A (zh) 一种基于Matlab的Nand Flash测试系统及方法
CN103218250A (zh) 一种处理器模拟方法
CN104765626A (zh) 一种固件程序烧写方法及装置
CN113139359B (zh) 基于fpga内嵌处理器的虚拟仿真测试方法
CN103530157A (zh) 一种在dos下刷写vr芯片的方法
CN104346208A (zh) 仿真器系统及仿真芯片
CN105912368A (zh) 一种应用软件在车载导航上的应用方法
JP2013020425A (ja) オープンソースソフトウェアを利用したハードウェア・ソフトウェア協調検証方法
Podryadchikov et al. FPGA-based testing system of NAND-memory multi-chip modules
CN104346484A (zh) 带非易失性存储器的处理器芯片仿真器
CN104698368B (zh) 一种实现芯片顶层测试用例重用的方法
CN205280895U (zh) 双模主板功能测试机
TWI461872B (zh) 自動化量產方法及其系統
CN103235534B (zh) 一种otp单片机架构及实现多次编程的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20131225