CN101763278A - 现场可编程门阵列的加载方法和装置 - Google Patents
现场可编程门阵列的加载方法和装置 Download PDFInfo
- Publication number
- CN101763278A CN101763278A CN201010003407A CN201010003407A CN101763278A CN 101763278 A CN101763278 A CN 101763278A CN 201010003407 A CN201010003407 A CN 201010003407A CN 201010003407 A CN201010003407 A CN 201010003407A CN 101763278 A CN101763278 A CN 101763278A
- Authority
- CN
- China
- Prior art keywords
- loading mode
- loading
- gate array
- mode
- programmable gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Abstract
本发明实施例提供一种现场可编程门阵列的加载方法和装置,所述方法包括:接收控制指令,所述控制指令对应一种请求的加载模式;根据请求的加载模式,导通现场可编程门阵列的加载接口和对应所述请求的加载模式的加载模式接口之间的通路;将请求的加载模式通过所述现场可编程门阵列的模式选择接口发送到所述现场可编程门阵列,以便所述现场可编程门阵列根据所述加载模式进行加载。通过本发明实施例提供的方法和装置,可以根据主控设备的加载模式及加载模式接口的类型,选择对应的加载模式,实现了对FPGA器件的加载或调试模式的自由选择,解决了对FPGA的加载模式不一致导致的开发项目无法配合或配合不便的问题。
Description
技术领域
本发明涉及现场可编程门阵列,尤其涉及一种现场可编程门阵列的加载方法和装置。
背景技术
目前FPGA(Field Programmable Gate Array,现场可编程门阵列)器件有很多种加载模式,例如:JTAG(Joint Test Action Group,边界扫描技术)、AS(Active serial,采用外部FLASH的串行加载模式)、AP(Active parallel,采用外部FLASH的并行加载模式)、PS(Passive serial,采用外部器件进行串行加载的模式)、FPP(Fast passive parallel,采用外部器件进行并行加载的模式)等,很多的公司或项目组,都会根据自己目前的资源来选择某一种方式来对FPGA进行加载。
发明人发现,如果碰到合作项目,比如几方同时开发的项目,需要大家在开始的时候验证自己的代码或程序是否达到要求,由于大家平时使用的加载模式不一致,这时对于FPGA的加载模式配置就碰到了瓶颈。针对这种情况,可以通过统一加载模式的方式解决此问题,但是如此一来,就需要调整各自的代码或更换一些加载的设备,最终将会造成整个项目的延期或流产。
发明内容
本发明实施例提供一种现场可编程门阵列的加载方法和装置,以解决对FPGA的加载模式不一致导致的开发项目无法配合或配合不便的问题。
一方面,本发明实施例提供一种现场可编程门阵列的加载方法,所述方法包括:
接收控制指令,所述控制指令对应一种请求的加载模式;
根据所述请求的加载模式,导通现场可编程门阵列的加载接口和对应所述请求的加载模式的加载模式接口之间的通路;
将所述请求的加载模式通过所述现场可编程门阵列的模式选择接口发送到所述现场可编程门阵列。
另一方面,本发明实施例还提供一种现场可编程门阵列的加载装置,所述装置包括:
接收单元,用于接收控制指令,所述控制指令对应一种请求的加载模式;
导通单元,用于根据所述请求的加载模式,导通现场可编程门阵列的加载接口和对应所述请求的加载模式的加载模式接口之间的通路;
控制单元,用于将所述请求的加载模式通过所述现场可编程门阵列的模式选择接口发送到所述现场可编程门阵列。
再一方面,本发明实施例还提供一种可编程逻辑器件,该可编程逻辑器件包括本实施例的现场可编程门阵列的加载装置。
另一方面,本发明实施例还提供一种现场可编程门阵列,该现场可编程门阵列通过前述的可编程逻辑器件进行加载,该现场可编程门阵列包括:
加载接口,与所述可编程逻辑器件相连,通过所述可编程逻辑器件导通与加载模式接口之间的通路;
模式选择接口,与所述可编程逻辑器件相连,接收所述可编程逻辑器件发送的加载模式,根据所述加载模式进行加载。
通过本发明实施例提供的方法和装置,可以根据主控设备的加载模式及加载模式接口的类型,选择对应的加载模式,实现了对FPGA器件的加载或调试模式的自由选择,解决了对FPGA的加载模式不一致导致的开发项目无法配合或配合不便的问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,并不构成对本发明的限定。在附图中:
图1为本发明实施例的方法流程图;
图2为本发明实施例的装置组成框图;
图3为本发明实施例的PLD的组成框图;
图4为本发明实施例的FPGA的组成框图;
图5为本发明实施例的PLD和FPGA的应用示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明实施例做进一步详细说明。在此,本发明的示意性实施例及其说明用于解释本发明,但并不作为对本发明的限定。
图1为本发明实施例提供的一种现场可编程门阵列FPGA的加载方法的流程图,该方法应用于可编程逻辑器件PLD(Programmable Logic Device),请参照图1,该方法包括:
步骤101:PLD接收控制指令,所述控制指令对应一种请求的加载模式;
在本实施例中,FPGA的加载模式可以包括以下几种的任意组合:
基于边界扫描技术(JTAG,Joint Test Action Group)的加载模式、采用外部FLASH的串行(AS,Active Serial)加载模式、采用外部FLASH的并行(AP,Active Parallel)加载模式、采用外部器件的串行(PS,Passive Serial)加载模式、采用外部器件的并行(FPP,Fast Passive Parallel)加载模式。
在本实施例中,控制指令可以通过可编程逻辑器件的I/O管脚或拨码开关来接收。
在本实施例中,控制指令对应一种请求的加载模式,例如,当控制指令通过拨码开关接收时,令控制指令为“00”对应加载模式为FPP,令控制指令为“01”对应加载模式为PS,令控制指令为“10”对应加载模式为JTAG等等。上述是以两根线的拨码开关为例进行说明,但本实施例并不以此作为限制。
步骤102:根据所述请求的加载模式导通所述现场可编程门阵列的加载接口和对应所述请求的加载模式的加载模式接口之间的通路;
在本实施例中,由于控制指令对应一种请求的加载模式,因此,根据控制指令获得了请求的加载模式后,即可导通该加载模式对应的加载模式接口和FPGA的加载接口之间的通路,FPGA即可以根据这种请求的加载模式进行加载。
在本实施例中,可以通过代码的方式令FPGA的加载接口和请求的加载模式的加载模式接口导通,例如控制指令为“00”时,通过如下代码令FPGA的加载接口和请求的加载模式的加载模式接口相连:
if(cfg_ok=1)
begin
case(mpc_cfg_nce)
2′b00:
begin
jkfpga_cfg_data=mpc_cfg_data;
jkfpga_cfg_dclk=mpc_cfg_dclk;
mpc_cfg_nstatus=jkfpga_cfg_nstatus;
mpc_cfg_conf_done=jkfpga_cfg_conf_done;
jkfpga_cfg_nconfig=mpc_cfg_nconfig;
jkfpga_cfg_nce=mpc_cfg_nce[0];
MSEL[0:3]=4′b1111
end
2′b01:
Begin
…
…
end
…
end
步骤103:将所述请求的加载模式通过现场可编程门阵列的模式选择接口发送到所述现场可编程门阵列,以便所述现场可编程门阵列根据所述加载模式进行加载。
在本实施例中,尽管根据步骤102已经导通了请求的加载模式对应的加载模式接口和FPGA的加载接口之间的通路,但由于FPGA本身并不知道加载模式是哪一种,所以还不能进行加载作业。本实施例的步骤103即将该请求的加载模式通过该FPGA的模式选择接口告诉FPGA,如此,FPGA即可以请求的加载模式进行加载作业。
本实施例的方法不仅可以应用于FPGA器件的加载,也可以应用于FPGA器件的调试,当应用于FPGA器件的调试时,是根据控制指令选择调试模式及对应的接口,在此不再赘述。
通过本发明实施例提供的方法,可以根据主控设备的加载模式及加载模式接口的类型,选择对应的加载模式,实现了对FPGA器件的加载或调试模式的自由选择,解决了对FPGA的加载模式不一致导致的开发项目无法配合或配合不便的问题。
图2为本发明实施例提供的一种现场可编程门阵列的加载装置的组成框图,请参照图2,该装置主要包括:
接收单元21,用于接收控制指令,所述控制指令对应一种请求的加载模式;
导通单元22,用于根据所述请求的加载模式导通现场可编程门阵列的加载接口和对应所述请求的加载模式的加载模式接口之间的通路;
控制单元23,用于将所述请求的加载模式通过所述现场可编程门阵列的模式选择接口发送到所述现场可编程门阵列,控制所述现场可编程门阵列根据所述加载模式进行加载。
根据本实施例的一个实施方式,该导通单元22与至少两个加载模式接口相连,以根据控制指令切换加载模式。其中,该至少两个加载模式接口包括以下加载模式对应的加载模式接口的任意组合:
基于边界扫描技术的加载模式、采用外部FLASH的串行加载模式、采用外部FLASH的并行加载模式、采用外部器件进行串行加载的加载模式、采用外部器件进行并行加载的加载模式。
根据本实施例的一个实施方式,该接收单元21为I/O(In/Out)管脚或者拨码开关的控制接口,当为I/O管脚时,可以通过CPU发送控制指令;当为拨码开关时,可以人为发送控制指令,在此不再赘述。
本领域技术人员可以理解,本实施例的加载装置可以用于实现图1所示实施例的加载方法,由于在方法实施例中已经对各个步骤进行了详细说明,在此不再赘述。
通过本发明实施例提供的装置,可以根据主控设备的加载模式及加载模式接口的类型,选择对应的加载模式,实现了对FPGA器件的加载或调试模式的自由选择,解决了对FPGA的加载模式不一致导致的开发项目无法配合或配合不便的问题。
图3为本发明实施例提供的一种可编程逻辑器件的组成框图,请参照图3,该可编程逻辑器件31包括了图2所示实施例的现场可编程门阵列的加载装置,以根据控制指令选择加载模式对FPGA进行加载。由于在图2所示的实施例中,已经对现场可编程门阵列的加载装置进行了详细说明,在此不再赘述。
通过本发明实施例提供的可编程逻辑器件,可以根据主控设备的加载模式及加载模式接口的类型,选择对应的加载模式,实现了对FPGA器件的加载或调试模式的自由选择,解决了对FPGA的加载模式不一致导致的开发项目无法配合或配合不便的问题。
图4为本发明实施例提供的一种现场可编程门阵列的组成框图,请参照图4,该现场可编程门阵列通过图3所示实施例的可编程逻辑器件进行加载作业,该现场可编程门阵列包括:
加载接口41,与所述可编程逻辑器件相连,通过所述可编程逻辑器件导通与加载模式接口之间的通路;
模式选择接口42,与所述可编程逻辑器件相连,接收所述可编程逻辑器件发送的加载模式,根据所述加载模式进行加载。
在本实施例中,该模式选择接口42可以通过MSEL[0:3]4根线来控制,可编程逻辑器件根据不同的加载模式,选择不同的线来传输,本实施例的现场可编程门阵列根据模式选择接口接收加载模式的线的不同确定加载模式的类型,如下表所示:
在图2所示的实施例中,已经对可编程逻辑器件所包含的现场可编程门阵列的加载装置进行了详细说明,在此不再赘述。
本发明实施例提供的现场可编程门阵列,根据可编程逻辑器件的控制,可以根据主控设备的加载模式及加载模式接口的类型,选择对应的加载模式,实现了对FPGA器件的加载或调试模式的自由选择,解决了对FPGA的加载模式不一致导致的开发项目无法配合或配合不便的问题。
图5为本发明实施例的PLD和FPGA的应用示意图,请参照图5,在本应用中,PLD一方面与三种加载模式(A、B、C)的加载模式接口A、B、C相连,另一方面与FPGA的加载接口和模式选择接口相连,并且,该PLD设置有控制接口,通过控制接口接收请求的加载模式。例如:如果请求的加载模式为A,则该PLD导通加载模式接口A与FPGA的加载接口之间的通路,并通过模式选择接口告知FPGA加载模式为A,如此FPGA即可通过加载模式A进行加载作业;同理,如果请求的加载模式为B,则该PLD导通加载模式接口B与FPGA的加载接口之间的通路,并通过模式选择接口告知FPGA加载模式为B,如此FPGA即可通过加载模式B进行加载作业;同理,如果请求的加载模式为C,则该PLD导通加载模式接口C与FPGA的加载接口之间的通路,并通过模式选择接口告知FPGA加载模式为C,如此FPGA即可通过加载模式C进行加载作业。如此,即可根据主控设备的加载模式及加载模式接口的类型,选择对应的加载模式,实现了对FPGA器件的加载或调试模式的自由选择。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种现场可编程门阵列的加载方法,其特征在于,所述方法包括:
接收控制指令,所述控制指令对应一种请求的加载模式;
根据所述请求的加载模式,导通现场可编程门阵列的加载接口和对应所述请求的加载模式的加载模式接口之间的通路;
将所述请求的加载模式通过所述现场可编程门阵列的模式选择接口发送到所述现场可编程门阵列。
2.根据权利要求1所述的方法,其特征在于,所述加载模式包括以下任意组合:
基于边界扫描技术的加载模式、采用外部FLASH的串行加载模式、采用外部FLASH的并行加载模式、采用外部器件进行串行加载的加载模式、采用外部器件进行并行加载的加载模式。
3.一种现场可编程门阵列的加载装置,其特征在于,所述装置包括:
接收单元,用于接收控制指令,所述控制指令对应一种请求的加载模式;
导通单元,用于根据所述请求的加载模式,导通现场可编程门阵列的加载接口和对应所述请求的加载模式的加载模式接口之间的通路;
控制单元,用于将所述请求的加载模式通过所述现场可编程门阵列的模式选择接口发送到所述现场可编程门阵列。
4.根据权利要求3所述的装置,其特征在于,所述导通单元与至少两个加载模式接口相连,以根据控制指令导通对应所述请求的加载模式的加载模式接口与所述现场可编程门阵列的加载接口之间的通路。
5.根据权利要求4所述的装置,其特征在于,所述至少两个加载模式接口包括以下加载模式对应的加载模式接口的任意组合:
基于边界扫描技术的加载模式、采用外部FLASH的串行加载模式、采用外部FLASH的并行加载模式、采用外部器件进行串行加载的加载模式、采用外部器件进行并行加载的加载模式。
6.根据权利要求3所述的装置,其特征在于,所述接收单元为I/O管脚或拔码开关构成的控制接口。
7.一种可编程逻辑器件,其特征在于,所述可编程逻辑器件包括权利要求3-6任一项所述的现场可编程门阵列的加载装置。
8.一种现场可编程门阵列,其特征在于,所述现场可编程门阵列通过权利要求7所述的可编程逻辑器件进行加载,所述现场可编程门阵列包括:
加载接口,与所述可编程逻辑器件相连,通过所述可编程逻辑器件导通与加载模式接口之间的通路;
模式选择接口,与所述可编程逻辑器件相连,接收所述可编程逻辑器件发送的加载模式,根据所述加载模式进行加载。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010003407A CN101763278A (zh) | 2010-01-11 | 2010-01-11 | 现场可编程门阵列的加载方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010003407A CN101763278A (zh) | 2010-01-11 | 2010-01-11 | 现场可编程门阵列的加载方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101763278A true CN101763278A (zh) | 2010-06-30 |
Family
ID=42494450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010003407A Pending CN101763278A (zh) | 2010-01-11 | 2010-01-11 | 现场可编程门阵列的加载方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101763278A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102662686A (zh) * | 2012-03-09 | 2012-09-12 | 中国科学院微电子研究所 | Fpga的加载方法及其装置 |
CN103729208A (zh) * | 2013-12-03 | 2014-04-16 | 奥维通信股份有限公司 | 基于ARM-Linux平台底层驱动的FPGA配置方法与系统 |
CN105025098A (zh) * | 2015-07-14 | 2015-11-04 | 惠龙易通国际物流股份有限公司 | 网络接口数据分类的方法及系统 |
CN106485894A (zh) * | 2015-08-31 | 2017-03-08 | 霍尼韦尔国际公司 | 安全系统、用于调试安全系统的方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201349208Y (zh) * | 2008-12-23 | 2009-11-18 | 康佳集团股份有限公司 | 一种fpga多模式配置电路 |
CN101582688A (zh) * | 2008-05-15 | 2009-11-18 | 中兴通讯股份有限公司 | 一种fpga加载模式的动态配置电路 |
-
2010
- 2010-01-11 CN CN201010003407A patent/CN101763278A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101582688A (zh) * | 2008-05-15 | 2009-11-18 | 中兴通讯股份有限公司 | 一种fpga加载模式的动态配置电路 |
CN201349208Y (zh) * | 2008-12-23 | 2009-11-18 | 康佳集团股份有限公司 | 一种fpga多模式配置电路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102662686A (zh) * | 2012-03-09 | 2012-09-12 | 中国科学院微电子研究所 | Fpga的加载方法及其装置 |
CN102662686B (zh) * | 2012-03-09 | 2015-05-13 | 中国科学院微电子研究所 | Fpga的加载方法及其装置 |
CN103729208A (zh) * | 2013-12-03 | 2014-04-16 | 奥维通信股份有限公司 | 基于ARM-Linux平台底层驱动的FPGA配置方法与系统 |
CN105025098A (zh) * | 2015-07-14 | 2015-11-04 | 惠龙易通国际物流股份有限公司 | 网络接口数据分类的方法及系统 |
CN105025098B (zh) * | 2015-07-14 | 2018-06-29 | 惠龙易通国际物流股份有限公司 | 网络接口数据分类的方法及系统 |
CN106485894A (zh) * | 2015-08-31 | 2017-03-08 | 霍尼韦尔国际公司 | 安全系统、用于调试安全系统的方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104965700B (zh) | VxWorks操作系统下实现驱动SPI设备的方法和系统 | |
JP2019057321A (ja) | マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成 | |
CN101763278A (zh) | 现场可编程门阵列的加载方法和装置 | |
CN203588252U (zh) | 一种fpga现场可编程门阵列配置程序的升级电路 | |
CN105446933A (zh) | 多核心处理器的调试系统与调试方法 | |
CN106371807A (zh) | 一种扩展处理器指令集的方法及装置 | |
CN105185414A (zh) | 一种测试方法和装置 | |
CN110071822A (zh) | 一种针对5g核心网基础设施的测试装置及测试方法 | |
CN104639345B (zh) | 一种ntb性能测试方法及系统 | |
US9317340B2 (en) | Intelligent virtual machine (VM) re-location | |
CN102981827A (zh) | 一种基于中间件的显示界面数据处理方法及平台 | |
JP2018535580A (ja) | テストカバレッジを増大するためのポイントツーポイント相互接続についての自己エラーインジェクション技法 | |
CN107293330B (zh) | 对随机存取存储器ram进行仿真验证的方法和仿真验证系统 | |
US10164859B2 (en) | Methods and apparatus to perform elastic monitoring of software applications using embedded watchdogs | |
CN104868973B (zh) | 数据完整性校验方法和系统 | |
CN104780123B (zh) | 一种网络包收发处理装置及其设计方法 | |
CN104679571B (zh) | 同时对多个图形发生器进行程序自动升级的设备和方法 | |
CN105100000B (zh) | 一种接口转换装置和网络系统 | |
CN103838664A (zh) | 一种压力测试方法和装置 | |
CN102436186B (zh) | 执行器模拟器及具有该执行器模拟器的卫星闭环仿真系统 | |
Drucker et al. | The open domain-specific architecture | |
CN103841047A (zh) | 一种链路聚合的方法装置 | |
CN102929818B (zh) | PCIe接口的传输报文数据方法、桥接模块、读取模块和系统 | |
CN102541577A (zh) | 基于fpga的嵌入式系统及其配置方法 | |
WO2021098157A1 (zh) | 通信芯片的检测方法、装置、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100630 |