CN101741526A - 一种发送混合自动重传请求反馈信息的方法和装置 - Google Patents

Abstract

本发明提供一种发送HARQ反馈信息的方法和装置，用以解决现有技术中HARQ反馈信息发送的可靠性较低的问题。通过实施例阐述了如下方法：对解码后的HS-PDSCH的当前子帧进行CRC得到CRC结果；当产生CRC中断时，根据该CRC结果生成CRC结果响应信息，并计算HS-PDSCH的当前子帧与产生该CRC中断时HS-DPCCH上传输的子帧之间的子帧差值；根据所述子帧差值以及设定的子帧差值与HS-DPCCH传输的子帧头之间的对应关系确定HS-DPCCH上传输子帧的相应子帧头，然后在该子帧头所在传输时刻将CRC结果响应信息在HS-DPCCH信道上发送。根据本发明的技术方案，能够提高HARQ反馈信息发送的可靠性。

Description

一种发送混合自动重传请求反馈信息的方法和装置

技术领域

本发明涉及无线通信领域，特别地涉及一种发送混合自动重传请求反馈信息的方法和装置。

背景技术

高速下行分组接入HSDPA(High Speed Downlink Packet Access)在第三代合作组织3GPP(3rd Generation Partnership Project)协议R5和R6版本提出，它在数据业务如因特网，视频/音频流传送方面是对R99版本的升级和补充。与传统业务相比数据业务具有对延迟要求低对流量要求高的特点。其主要引入了以下关键技术：

(1)自适应编码技术(AMC)

AMC的核心思想是网络侧根据当前无线信道的质量状况和网络资源的使用情况选择最佳的下行链路调制和编码方式，从而尽可能的增大终端用户的数据吞吐量，降低传输延时。例如当用户处于有利的通信环境中时，选择正交幅度调制16QAM和3/4编码速率，而当用户处于不利的通信环境中时，选择四进移相键控QPSK和1/4的编码速率。

(2)混合自动重传请求(HARQ)

HARQ既具有自动重传请求(ARQ)的传输机制，又具有前向纠错编码(FEC)的特点。它允许Node B重新发送那些没有被用户终端UE正确接收的数据包。在一个指定的传输时间间隔TTI内，数据包被解码后进行循环冗余校验CRC，CRC完成后得到CRC结果，并产生用于上报CRC结果的CRC中断，UE响应该中断，根据CRC结果产生相应的确认/非确认(ACK/NACK)信息，并且在上行链路控制信道上发送该ACK/NACK信息，用于指示这个数据包被正确接收还是没被正确接收。HARQ不但可以灵活地调整有效编码速率，还可以补偿由于采用链路适配所带来地误码，从而大大提高系统性能。

(3)Node B控制的快速调度

基于Node B的调度策略可以根据当前用户终端的信道条件好坏和小区负载情况，以最短2ms的速率对用户的数据传输速率进行调整，提高了响应时间，可以更好的利用资源，获得更高的系统容量。

HSDPA在下行增加两个物理信道，一个是高速共享控制信道HS-SCCH(High Speed Shared Control Channel)，承载了解调高速物理下行链路共享信道HS-PDSCH(High Speed Physical Downlink Shared Channel)的相关信令，另一个是HS-PDSCH，用于承载用户数据信息；在上行增加了高速上行专用物理控制信道HS-DPCCH(High Speed Dedicated Control Channel)，用于反馈是否正确接收下行HS-PDSCH信道数据的ACK/NACK，以及信道质量指示CQI(Channel Quality Indicator)。

对于HSDPA的上下行信道，它们之间配合传输的关系如图1所示。从图1中容易看到，HS-SCCH的子帧最早传输，假设为子帧0，其携带了用于接收HS-PDSCH信道所必须的参数，随后，基站开始发送HS-PDSCH子帧0，在HS-PDSCH子帧0发送完毕7.5slot后，上行需要开始在HS-DPCCH信道上发送是否正确接收HS-PDSCH子帧0的反馈信息ACK/NACK，同时，上行还需要在HS-DPCCH信道上周期地发送CQI信息。

上行信道HS-DPCCH上发送的ACK/NACK/CQI信息，除了与HS-PDSCH子帧有固定的对应关系外，还需要满足上层规定的发送次数要求，对于CQI的发送，还需要满足上层规定的发送周期要求，同时，在R6协议中，新引入了HARQ前导(PREAMBLE)，其要求在满足适当条件下在HS-DPCCH信道上发送PRE和POST特殊标识，以有效的减小终端发射功率，增加基站侧的接收可靠性。

现有的解决HS-DPCCH发送控制的方案通常是：先将产生的ACK/NACK信息缓存起来，再根据系统时间，每帧来确认ACK/NACK信息是否对应于7.5slot之前的HS-PDSCH帧尾，若是则在本帧发送ACK/NACK信息；在R6引入HARQ PREAMBLE后，同样要准确的计算出PRE和POST的发送时间，并将其插入对应的HS-DPCCH子帧中发送。可以看出，由于下行信道HS-PDSCH的接收具有突发性的特点，其子帧传输时间和解码时间具有不确定性，因此UE完成接收HS-PDSCH子帧的时间与该子帧实际发送完毕的时间之间存在长度不确定的延时，因此UE获知的该子帧的发送完毕时间与该子帧实际发送完毕时间之间存在大小不等的误差，在该误差较大时会导致UE发送的ACK/NACK信息已超出Node B的接收时效，从而造成本次发送失败，并且会导致后续的发送全部出错，整个链路将不得不重新建立，因此这种基于系统时间的HARQ反馈信息发送的可靠性较低。

发明内容

本发明的主要目的是提供一种发送HARQ反馈信息的方法和装置，用以克服现有技术中HARQ反馈信息发送的可靠性较低的不足之处。

为解决上述问题，本发明提供如下技术方案：

一种发送HARQ反馈信息的方法，包括如下步骤：

对解码后的高速物理下行链路共享信道HS-PDSCH的当前子帧进行循环冗余校验CRC得到CRC结果；

当产生CRC中断时，根据所述CRC结果生成CRC结果响应信息，并计算所述HS-PDSCH的当前子帧与产生所述CRC中断时高速上行专用物理控制信道HS-DPCCH上的子帧之间的子帧差值；

根据所述子帧差值以及设定的子帧差值与所述HS-DPCCH的子帧头之间的对应关系确定产生所述CRC中断时HS-DPCCH上传输子帧的相应子帧头，然后在该子帧头所在传输时刻将所述CRC结果响应信息在所述HS-DPCCH信道上发送。

一种发送HARQ反馈信息的装置，包括：

生成模块，用于在解码后的HS-PDSCH的当前子帧进行CRC得到CRC结果并产生CRC中断时，根据该CRC结果生成CRC结果响应信息；

计数模块，用于对HS-PDSCH和HS-DPCCH子帧进行计数；

计算模块，用于当产生所述CRC中断时，计算所述HS-PDSCH的当前子帧和HS-DPCCH上的子帧之间的子帧差值；

发送模块，用于根据所述子帧差值确定所述HS-DPCCH的相应子帧头，然后在该子帧头所在时刻将所述CRC结果响应信息在所述HS-DPCCH信道上发送。

根据本发明的技术方案，建立了HS-PDSCH和HS-DPCCH的子帧差值与HS-DPCCH的子帧头之间的对应关系，根据该对应关系，UE侧计算HS-PDSCH和HS-DPCCH子帧的帧差，根据该帧差与HS-DPCCH的子帧头之间的对应关系确定HS-DPCCH的相应子帧头，并在该子帧头到来时发送HARQ反馈信息，这种方式并不依赖于HS-PDSCH的帧尾时刻，因此避免了UE获知的该帧尾时刻与该帧尾的实际时刻之间的误差可能导致的HARQ反馈发送失败，所以提高了HARQ反馈发送的可靠性。

附图说明

图1为HSDPA的上下行信道之间配合传输的关系示意图；

图2为本发明实施例中对缓存的写入方法流程图；

图3为本发明实施例中缓存状态与HSDPA的上下行信道的帧之间对应关系示意图；

图4为本发明实施例中的一种HARQ反馈信息发送装置示意图；

图5为本发明实施例中的另一种HARQ反馈信息发送装置示意图。

具体实施方式

为了可靠实现HARQ反馈信息的发送处理，在本发明实施例中，当发生CRC中断时，根据该CRC的结果生成CRC结果响应信息，在本发明实施例中即为ACK/NACK信息，并计算该CRC对应的HS-PDSCH的子帧号和HS-DPCCH的子帧号之间的子帧差值，然后根据该子帧差值，在HS-DPCCH的相应子帧头所在传输时刻将ACK/NACK信息在HS-DPCCH信道上发送。下面对本发明实施例的技术方案进行详细说明。

在本发明实施例中，对缓存进行写操作的过程根据图2所示的步骤进行：

步骤21：当CRC中断到来时，根据HS-PDSCH解码后的CRC结果产生相应的ACK/NACK信息并获取子帧号。即如果CRC正确，产生ACK信息，如果CRC错误，产生NACK信息。在本步骤中，当CRC中断产生时，查询步骤21中的CRC结果所对应的HS-PDSCH子帧号和HS-DPCCH子帧号，这里需要指出的是，对HS-PDSCH和HS-DPCCH子帧的计数可以由硬件来实现，以保证其准确性。可以是周期地进行计数，每个周期为256×5＝1280个时隙。

步骤22：根据步骤21中对子帧的计数，计算HS-PDSCH子帧号和HS-DPCCH子帧号的子帧差值，然后转入步骤23。

步骤23：根据步骤22中得到的子帧差值将ACK/NACK信息写入缓存的相应位置。在本发明实施例中，HS-PDSCH子帧号和HS-DPCCH子帧号的子帧差值与HS-DPCCH子帧头之间存在对应关系，由此根据HS-PDSCH子帧号和HS-DPCCH子帧号的子帧差值确定在HS-DPCCH的哪个子帧头发送ACK/NACK信息。具体可以是子帧差值根据从小到大的顺序对应于CRC中断之后的所述HS-DPCCH的子帧头的先后时序，也就是说较小的子帧差值对应于CRC中断之后的较早发送的HS-DPCCH子帧的子帧头。可以根据HS-PDSCH子帧号和HS-DPCCH子帧号的子帧差值将ACK/NACK信息先有序地对应存储在缓存中，具体可以是将ACK/NACK信息根据计算得到的子帧差值大小对应地存储在缓存的高低位，较大的差值对应写入缓存的较高位，在HS-DPCCH对应的子帧头到来时，再从缓存中有序地读出ACK/NACK信息。下面结合图3作进一步说明。例如，在图3中，在HS-DPPCCH的第1278帧传输时产生CRC0中断，在图中用虚线箭头表示，此时获得该CRC0对应的被解码HS-PDSCH帧号为0，而当前HS-DPCCH帧号为1278，它们的差值为2(0+1280-1278＝2，HS-DPCCH每帧包含1280个子帧)，则将此ACK/NACK信息根据差值2，写入buffer2位置。如果有重发次数要求例如要求重发3次，则在连续的存储位即buffer2-4中存储位中存储ACK/NACK信息。又如，在HS-DPPCCH的第0帧传输时产生CRC1中断，在图中用虚线箭头表示，被解码HS-PDSCH帧号与当前HS-DPCCH帧号差值为1(1+1280-1280)，则将此ACK/NACK信息根据差值1写入buffer1位置。这是因为由于本次的CRC1结果产生时刻(图中表示CRC1中断的虚线箭头所示时刻)较晚，导致HS-DPCCH子帧中断到来时，还无法获得本次的ACK/NACK信息，因此对于晚来的CRC中断到来后，应当将ACK/NACK信息写入HS-DPCCH发送处理的硬件寄存器。如果要求将ACK/NACK信息重发3次，则在buffer1-3中存储该ACK/NACK信息。参考图3中缓存在不同时刻的存储状态示意31-35，其时刻对应于HS-DPCCH的帧示意30中的依次标有0、CRC0、1、2、CRC1的箭头。标有数字1-10的一行方格36是缓存的低位至高位排列示意，CRC0的结果存储在buffer2处，如图中方格37所示；在第1278帧中断处，即子帧头到来的时刻，如图中箭头1所示，在该处将缓存右移1位，并在最高位(图中方格38)写入一个DTX。随着时序的进行，缓存持续右移，其中的DTX都是在最高位写入。当存储位中需要存储其他信息例如ACK/NACK时，DTX被ACK/NACK覆盖。所以缓存右移与在其最高位写入DTX，等于在缓存中没有写入CRC结果的存储位写入了DTX。因为第1277帧中没有产生CRC结果，所以7.5slot之后的第1279帧中不产生HARQ反馈，相应的buffer1中保留了DTX。

步骤24：判断PRE/POST信号的发送时刻与本次ACK/NACK信息的发送时刻是否相同。这里分为二者相同和不同的两种情况，如果二者相同，则不发送PRE/POST信号，而是返回步骤21。PRE/POST信号的发送时刻是根据3GPP的R6版本内容计算得出，如图3所示，例如根据PRE/POST信号的发送时刻，需要将PRE/POST写入缓存示意32中的存储位37处，如果此时还未写入ACK/NACK，则将PRE/POST写入该位，当CRC0中断到来，产生ACK/NACK结果，由于ACK/NACK发送优先级高于PRE/POST，则用ACK/NACK覆盖该缓存位的PRE/POST。又如，若需要将PRE/POST写入缓存的某一位时，此时该位上已有ACK/NACK，则不将PRE/POST写入缓存的任何位置，也就是不发送PRE/POST信号。

步骤25：如果PRE/POST信号的发送时刻与本次CRC结果的发送时刻不同，则将PRE/POST信号写入缓存。具体来说，如果PRE/POST信号发送时刻早于ACK/NACK发送时刻，则将其写入缓存中CRC结果所在存储位的低位侧，反之写入高位侧。如果向缓存的某位中写入PRE/POST时，此时该位中已经存储有一个DTX，则因为PRE/POST的发送优先级高于DTX，而用PRE/POST覆盖该DTX。该写操作完成后返回步骤21，等待下一个CRC中断的产生。

下面再对缓存的读取作出说明。在本发明实施例中，在每个HS-DPCCH子帧中断时，如图3中的实线箭头0-4所示的子帧头到来的时刻，进行步骤23中的相关步骤，也就是将缓存右移一位，然后在缓存的最高位写入DTX。而且，此时读取缓存的最低位内容，将读出的数据写入HS-DPCCH发送处理的硬件寄存器并在HS-DPCCH信道上发送。每次读取缓存都是从其最低位读取。从图3中可以看出，根据上述的移位和读取方式，在HS-DPCCH子帧1278、1279和0中，若有ACK/NACK信息需要发送，则该ACK/NACK信息正好被读出，若没有要发送的ACK/NACK信息，则缓存中正好是DTX被读出。以CRC0对应的ACK/NACK信息为例，在虚线箭头CRC0所示时刻，它对应的ACK/NACK信息存储在存储位37中，在实线箭头1所示时刻，缓存寄存内容右移，CRC0对应的ACK/NACK信息位于存储位33，此时将缓存最低位即存储位33的内容读出，然后写入HS-DPCCH发送处理的硬件寄存器。因为在上述步骤23已得到CRC0中断时HS-PDSCH和HS-DPCCH的子帧差值为2，所以在CRC0中断产生之后第2个子帧头也就是子帧0的子帧头所在传输时刻，即在实线箭头2所在时刻，将HS-DPCCH发送处理的硬件寄存器中的内容在HS-DPCCH信道上发送。又如在实线箭头3处，将缓存存储位35右移后，ACK/NACK信息被移出缓存而导致无法读取，所以在CRC1中断产生时，将ACK/NACK信息写入HS-DPCCH发送处理的硬件寄存器，并且该ACK/NACK的发送时刻也类似于上面的方法进行确定，即CRC1中断时HS-PDSCH和HS-DPCCH的子帧差值为1，所以在CRC1之后第一个子帧头，即实线箭头3所在时刻将该ACK/NACK在HS-DPCCH信道上发送。

基于本发明实施例中的方法，下面再对本发明实施例中的装置作出说明。如图4所示，本发明实施例中的一种HARQ反馈信息发送装置40包括生成模块41、计数模块42、计算模块43和发送模块44。

生成模块41用于在解码后的HS-PDSCH的当前子帧进行CRC得到CRC结果并产生循环冗余校验CRC中断时，根据该CRC的结果生成CRC结果响应信息即ACK/NACK信息，计算模块43用于当产生该CRC中断时，计算HS-PDSCH的当前子帧和HS-DPCCH上的子帧之间的子帧差值。发送模块44用于根据该子帧差值，在相应的HS-DPCCH的子帧头所在时刻将生成的ACK/NACK信息在HS-DPCCH信道上发送。计数模块42用于对HS-PDSCH和HS-DPCCH子帧进行计数。

图5所示的HARQ反馈信息发送装置50是在HARQ反馈信息发送装置40的基础上添加了存储模块51。该存储模块51用于若CRC对应的HS-PDSCH的子帧号和HS-DPCCH的子帧号之间的子帧差值为1，则在最低存储位保存该CRC对应的ACK/NACK信息，若该子帧差值为2，则在最低存储位起的第二位保存该ACK/NACK信息。该存储模块51还用于在所述CRC中断之后的每个所述HS-DPCCH的子帧头所在时刻，将存储的内容向低位方向移动一个存储位。如果对ACK/NACK信息有重发要求，则存储模块51进一步用于根据ACK/NACK信息的重发次数，从最低位起第二位开始与所述重发次数相同个数的从低位向高位连续存储位中写入ACK/NACK信息。

HARQ反馈信息发送装置50中的发送模块44的一种具体结构是包括读取单元和发送单元。读取单元用于若上述子帧差值为2，则在相应CRC中断之后的第一个HS-DPCCH的子帧头所在时刻，从存储模块的最低存储位读取ACK/NACK信息。发送单元用于若上述子帧差值为1，则在相应CRC中断之后的第一个HS-DPCCH的子帧头所在时刻将ACK/NACK信息在HS-DPCCH信道上发送；若上述子帧差值为2，则在上述CRC中断之后的第二个HS-DPCCH的子帧头所在时刻将ACK/NACK信息在HS-DPCCH信道上发送。

HARQ反馈信息发送装置50中还可以进一步包括确定模块52，同示于图5中。该确定模块52用于根据ACK/NACK对应的PRE/POST信息的发送时刻确定该PRE/POST写入存储模块的目标存储位，存储模块51进一步用于若该目标存储位中没有ACK/NACK信息，则在该目标存储位保存PRE/POST信息。在包含有确定模块52的情况下，发送模块44的读取单元进一步用于在存储模块51的内容向低位方向移动一个存储位之后，从存储模块51的最低位读取PRE/POST信息；并且发送模块44的发送单元进一步用于在读取单元读取PRE/POST信息之后，将该PRE/POST信息在HS-DPCCH信道上发送。

在本发明实施例中，UE侧决定何时发送HARQ反馈信息并不依赖于HS-PDSCH的帧尾时刻，因此避免了UE获知的该帧尾时刻与该帧尾的实际时刻之间的误差可能导致的HARQ反馈发送失败，所以提高了HARQ反馈发送的可靠性。在本发明实施例中具体采用了对缓存的读操作和写操作进行配合的工作方式，即写操作过程仅负责正确的将信息例如ACK/NACK/PRE/POST写入缓存，而读操作过程仅负责从该缓存中有序地读出ACK/NACK/PRE/POST信息，并对该缓存进行移位操作，来保证可靠地在HS-DPCCH子帧中发送、重发相关信息例如ACK/NACK/PRE/POST。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种发送混合自动重传请求HARQ反馈信息的方法，其特征在于，包括如下步骤：

对解码后的高速物理下行链路共享信道HS-PDSCH的当前子帧进行循环冗余校验CRC得到CRC结果；

当产生CRC中断时，根据所述CRC结果生成CRC结果响应信息，并计算所述HS-PDSCH的当前子帧与产生所述CRC中断时高速上行专用物理控制信道HS-DPCCH上传输的子帧之间的子帧差值；

根据所述子帧差值以及设定的子帧差值与HS-DPCCH传输的子帧头之间的对应关系确定产生所述CRC中断时HS-DPCCH上传输子帧的相应子帧头，然后在该子帧头所在传输时刻将所述CRC结果响应信息在所述HS-DPCCH信道上发送。

2.根据权利要求1所述的方法，其特征在于，所述设定的子帧差值与HS-DPCCH的子帧头之间的对应关系包括子帧差值根据从小到大的顺序对应于所述CRC中断之后的所述HS-DPCCH的子帧头的先后时序。

3.根据权利要求2所述的方法，其特征在于，所述确定所述HS-DPCCH的相应子帧头包括：如果所述子帧差值为1，则所述HS-DPCCH的相应子帧头为所述CRC中断之后的第一个所述HS-DPCCH的子帧头。

4.根据权利要求3所述的方法，其特征在于，所述确定所述HS-DPCCH的相应子帧头包括：如果所述子帧差值为2，则所述HS-DPCCH的相应子帧头为所述CRC中断之后的第二个所述HS-DPCCH的子帧头。

5.根据权利要求4所述的方法，其特征在于，所述将所述CRC结果响应信息在所述HS-DPCCH信道上发送之前进一步包括：

将所述CRC结果响应信息写入设置的缓冲存储器最低位起的第二位，

在所述CRC中断之后的每个所述HS-DPCCH的子帧头所在传输时刻，将所述缓冲存储器的内容向低位方向移动一位，以及从所述缓冲存储器的最低位中读取信息；

并且所述将所述CRC结果响应信息在所述HS-DPCCH信道上发送包括：

在所述CRC中断之后的第二个所述HS-DPCCH的子帧头所在传输时刻，将所述缓冲存储器中读取的CRC结果响应信息在所述HS-DPCCH信道上发送。

6.根据权利要求5所述的方法，其特征在于，在将所述CRC结果响应信息写入缓冲存储器时，根据CRC结果响应信息的重发次数，在缓冲存储器最低位起第二位开始的与所述重发次数相同个数的低位向高位连续存储位中写入CRC结果响应信息。

7.根据权利要求5所述的方法，其特征在于，根据所述CRC结果响应信息对应的PRE/POST信息的发送时刻确定该PRE/POST写入所述缓冲存储器的目标存储位；

判断所述目标存储位中是否已存有CRC结果响应信息，若是，则放弃将PRE/POST信息存入所述目标存储位，反之则将所述PRE/POST信息存入所述目标存储位；

并且在所述将所述缓冲存储器的内容向低位方向移动一位之后进一步包括：判断若所述缓冲存储器的最低位存储有PRE/POST信息，则在下一个所述HS-DPCCH的子帧头所在时刻将该PRE/POST信息在所述HS-DPCCH信道上传输。

8.一种发送HARQ反馈信息的装置，其特征在于，包括：

生成模块，用于在解码后的HS-PDSCH的当前子帧进行CRC得到CRC结果并产生CRC中断时，根据该CRC结果生成CRC结果响应信息；

计数模块，用于对HS-PDSCH和HS-DPCCH子帧进行计数；

计算模块，用于当产生所述CRC中断时，计算所述HS-PDSCH的当前子帧和HS-DPCCH上的子帧之间的子帧差值；

发送模块，用于根据所述子帧差值以及设定的子帧差值与HS-DPCCH的子帧头之间的对应关系确定所述HS-DPCCH的相应子帧头，然后在该子帧头所在时刻将所述CRC结果响应信息在所述HS-DPCCH信道上发送。

9.根据权利要求8所述的装置，其特征在于，所述装置进一步包括存储模块，用于

若所述子帧差值为1，则在最低存储位保存所述CRC结果响应信息，以及

若所述子帧差值为2，则在最低存储位起的第二位保存所述CRC结果响应信息，以及

在所述CRC中断之后的每个所述HS-DPCCH的子帧头所在传输时刻，将存储的内容向低位方向移动一位；

所述发送模块包括：

读取单元，用于若所述子帧差值为2，则在所述CRC中断之后的第一个所述HS-DPCCH的子帧头所在传输时刻，从存储模块的最低存储位读取所述CRC结果响应信息，

发送单元，用于若所述子帧差值为1，则在所述CRC中断之后的第一个所述HS-DPCCH的子帧头所在传输时刻将所述CRC结果响应信息在所述HS-DPCCH信道上发送，以及

若所述子帧差值为2，则在所述CRC中断之后的第二个所述HS-DPCCH的子帧头所在传输时刻将所述CRC结果响应信息在所述HS-DPCCH信道上发送。

10.根据权利要求9所述的装置，其特征在于，进一步包括确定模块，用于根据所述CRC结果响应信息对应的PRE/POST信息的发送时刻确定该PRE/POST写入所述存储模块的目标存储位；

所述存储模块进一步用于若所述目标存储位中没有CRC结果响应信息，则在所述目标存储位保存PRE/POST信息；

所述读取单元进一步用于在存储模块的内容向低位方向移动一个存储位之后，从存储模块的最低位读取PRE/POST信息；

所述发送单元进一步用于在读取单元读取PRE/POST信息之后，将该PRE/POST信息在所述HS-DPCCH信道上发送。

11.根据权利要求9所述的装置，其特征在于，所述存储模块进一步用于根据ACK/NACK信息的重发次数，从最低位起第二位开始与所述重发次数相同个数的从低位向高位连续存储位中写入CRC结果响应信息。

Images