CN101734607B - 微机电系统的封装结构 - Google Patents

微机电系统的封装结构 Download PDF

Info

Publication number
CN101734607B
CN101734607B CN2008101809836A CN200810180983A CN101734607B CN 101734607 B CN101734607 B CN 101734607B CN 2008101809836 A CN2008101809836 A CN 2008101809836A CN 200810180983 A CN200810180983 A CN 200810180983A CN 101734607 B CN101734607 B CN 101734607B
Authority
CN
China
Prior art keywords
mems
encapsulating structure
cavity
wafer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101809836A
Other languages
English (en)
Other versions
CN101734607A (zh
Inventor
曹洪彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WindTop Tech Corp
Original Assignee
WindTop Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WindTop Tech Corp filed Critical WindTop Tech Corp
Priority to CN2008101809836A priority Critical patent/CN101734607B/zh
Publication of CN101734607A publication Critical patent/CN101734607A/zh
Application granted granted Critical
Publication of CN101734607B publication Critical patent/CN101734607B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Micromachines (AREA)

Abstract

本发明提供一种微机电系统的封装结构，包括：一微机电系统晶片，具有一第一表面及一第二表面，并设置有一第一空腔及一感测部，该感测部定义该第一空腔的一第一端；一导线架，与该微机电系统晶片的该第一表面电性连接，并具有一第二空腔，该第二空腔紧邻该微机电系统晶片的该感测部；一导电层，设置于该微机电系统晶片的该第二表面上，以定义该第一空腔的一第二端，该导电层电性连接该导线架而接地，以对该微机电系统晶片产生屏蔽电磁干扰的效果；一封装体，包覆该微机电系统晶片、该导线架及该导电层，以定义该微机电系统的封装结构的外形，并使该导线架的外部表面曝露于该微机电系统的封装结构上。

Description

微机电系统的封装结构
技术领域
本发明有关于微机电系统的封装结构，尤其有关于微机电空腔式感测器的封装结构。
背景技术
微机电系统或微机电空腔式感测器的封装结构是将具有微机电系统或微机电空腔式感测器的晶片通过类似IC或微电子系统的封装来设置。图1A绘示一已知微机电系统晶片100的概略剖面图，该微机电系统晶片100具有一感测部110及一共振用腔室120。举例而言，感测部110包括一振动膜111、一固定板112及一压电电阻器113。微机电系统晶片100的基本运作为：外界信号穿过固定板112的孔洞到达振动膜111，通过腔室120的共振作用而使振动膜111产生机械振动，压电电阻器113将由外界信号造成的机械振动转换成电子信号，借此侦测该外界信号。针对此类的微机电系统晶片的封装结构中，微机电系统需要共振空腔来达成外界信号的有效侦测，因此封装结构必须具备各式空腔及管道使微机电系统晶片的感测部与外界连通并能作用。在此条件下，封装结构便需增加额外元件或对原本结构镂空来形成空腔及通道，如形成感测部两侧的前腔与背腔，前腔为微机电系统中首先接收外界信号的腔室，后腔为微机电系统中间接或辅助接收外界信号的腔室。如图1B所示，已知悉一微机电系统的封装结构具有一额外腔室131，此腔室131由一挖空的晶片材料140覆盖于微机电系统晶片160上所形成，并由气密元件150将该额外腔室131密封，如此微机电系统晶片160中的腔室132与腔室131分别形成前腔与背腔。然而，因微机电系统的作业环境受到电磁辐射的作用，所转换的信号会受到某种程度的电磁干扰。为避免此问题，如图1C所示，一普遍作法是将微机电系统晶片170安置于一基板180上，并以一金属盖190覆盖于该基板上，使基板与金属盖中形成一空间，用以作为共振腔室191，腔室191与腔室192分别形成前腔与背腔，通过金属盖与外界接地而将电磁辐射作用产生的可能干扰排除，详如美国专利第3781231号所述。在前述美国专利之后，另有对该具有盖体的封装结构进行改良，如中国台湾专利第29961号对盖体内晶片进行保护，或美国专利第7202552号利用基板与盖体一体成形的结构等，但上述改良仍利用具有空腔的盖体，此增加封装结构的体积，其结构的机械强度与密实度仍不足，且封装流程较为复杂，盖体使用金属材料量多，有待改进。
鉴于上述封装结构缺失，本发明提供一种微机电系统及微机电空腔式感测器的封装结构，以克服上述已知封装结构的缺点。
发明内容
本发明有关于微机电系统的封装结构。根据一实施例，本发明提供一种微机电系统的封装结构，其包括：一微机电系统晶片，具有一第一表面及一第二表面，并设置有一第一空腔及一感测部，该感测部定义第一空腔的一第一端；一导线架，与微机电系统晶片的第一表面电性连接，并具有一第二空腔，该第二空腔紧邻微机电系统晶片的感测部；一导电层，设置于微机电系统晶片的第二表面上，以定义第一空腔的一第二端，该导电层电性连接该导线架而接地，以对微机电系统晶片产生屏蔽电磁干扰的效果；一封装体，包覆微机电系统晶片、导线架及导电层，以定义微机电系统的封装结构的外形，并使导线架的外部表面曝露于微机电系统的封装结构上。在另一实施例中，本发明的微机电系统的封装结构还包括一主动或被动元件，主动元件如一晶片，被动元件如一电容。在又一实施例中，本发明的微机电系统的封装结构还包括一与该导线架电性连接的电子元件，该电子元件为一被动元件。再者，本发明的微机电系统晶片上可具有一电路元件，该电路元件设置于该微机电系统晶片的封装结构上。又，微机电系统晶片的第二表面可与导电层以一粘接用材料粘接，且微机电系统晶片的第一表面可与导线架以一导电性材料黏接。此外，该导电层经由一导线及多个焊垫电性连接该导线架；或者，该导电层经由一硅贯穿孔(TSV)电性连接该导线架。在一实施例中，导线架具有一开口，该开口与第二空腔连通，且该开口曝露于微机电系统的封装结构上。此外，该第一空腔的容积通过设定该导电层的形状而变化。在另一实施例中，封装体包覆微机电晶片、导线架及部分的导电层，以定义微机电系统的封装结构的外形，并使导线架的外部表面及导电层的未被包覆的部分曝露于微机电系统的封装结构上。
本发明所提供的微机电系统的封装结构中，导电层受电磁作用时所产生的电流或电荷会经接地装置而到达微机电系统的封装结构的外部，降低对微机电系统晶片产生的干扰信号，借此达到屏蔽电磁干扰的效果。因此，导电层具有双重功能，即本发明通过导电层与微机电系统晶片的粘合达到密封微机电系统晶片中第一空腔的功能，且又通过导电层通过接地装置达到屏蔽电磁干扰的效果。而在不同实施态样下，利用导电层的凸出结构所形成的额外空腔，第一空腔的容积可补偿或增大，使感测部改善其阻尼能力，而扩展感测信号的频率响应，提高信噪比。此外，第一空腔、第二空腔、开口仅通过微机电系统晶片、导线架、导电层三者本身紧凑形成一信号流通的通道，以使整体封装结构体积较小，或较为密实。再者，封装体加强对微机电系统晶片、导线架、导电层、接地装置的保护性，抵抗如水气、光线、外来粒子的外界危害，同时使得对整体封装结构具有较佳的可握持性及较佳的机械应变特性。
附图说明
图1A绘示一已知微机电系统晶片。
图1B绘示一已知双晶圆式的微机电系统结构。
图1C绘示一已知微机电系统的封装结构，具有一盖体。
图2A是根据本发明一实施例，绘示一微机电系统的封装结构的剖面图。
图2B是根据本发明另一实施例，绘示一微机电系统的封装结构的剖面图，其中导线架的晶片座不具有开口。
图3A是根据本发明一实施例，绘示微机电系统晶片、导电层、导线架的间结构关系的立体图。
图3B是根据本发明一实施例，绘示一微机电系统的封装结构的立体图。
图4是根据本发明一实施例，绘示微机电系统晶片与导线架的晶片座之间溢胶情形的局部放大剖面图。
图5是根据本发明一实施例，绘示一具有TSV接地装置的微机电系统的封装结构的局部剖面图，其中，封装体覆盖导电层的部分表面。
图6A是根据本发明一实施例，绘示一微机电系统的封装结构的剖面图，其中导电层具有与图2A中导电层不同的结构。
图6B是根据本发明一实施例，绘示一微机电系统的封装结构的剖面图，其中导电层具有与图2A或6A中导电层不同的结构。
图6C是根据本发明一实施例，绘示一具有TSV接地装置并设置有空腔式导电层的微机电系统晶片的剖面图。
图7A是根据本发明一实施例，绘示一还包括被动元件的微机电系统的封装结构的剖面图。
图7B是根据本发明一实施例，绘示一还包括晶片的微机电系统的封装结构的剖面图。
图7C是根据本发明一实施例，绘示一还包括以覆晶式设置的晶片的微机电系统的封装结构的剖面图。
具体实施方式
通过本说明书随附的图式，将可更加了解上述本发明的例示性实施例及范例的优点及特征。在此，各图为例示性的概略图，并非按实际比例绘制，不应以图式所示的比例作为实施的依据。
以下详述本发明的多个实施例及各种范例，包括众多技术特征的细节。须注意到，上述技术特征的细节为例示性的说明，并无限定本发明的作用。
兹参照图2A，其是根据本发明的一实施例，绘示一种微机电系统的封装结构200的剖面图。该微机电系统的封装结构200包括一微机电系统晶片201、一导线架202及一导电层203。在本实施例中，微机电系统晶片201是一具有微机电系统(microelectromechanical systems，MEMS)元件的硅基底晶片。如图2A所示，微机电系统晶片201具有一第一表面211及一第二表面212。微机电系统晶片201的第一表面211上电性连接导线架202。微机电系统晶片201的第二表面212上设置有导电层203。导电层203实质上覆盖微机电系统晶片201的第二表面212，或其覆盖面积小于微机电系统晶片201的第二表面212。在一范例中，导电层203的投影面积与微机电系统晶片201的第二表面212实质上相同。此外，在本实施例中，微机电系统的封装结构200尚具有一接地装置230。该接地装置230包括一导线231及多个焊垫232。该导线231的两端分别通过焊垫232将导电层203与导线架202电性连接。在一范例中，接地装置230包括多条导线231及多个焊垫232。从本实施例的封装结构中，当可了解到，当微机电系统的封装结构200受到源自外界的电磁辐射的作用时，导电层203因电磁作用而产生电流或电荷；而通过该接地装置230，导电层203中所产生的电流或电荷将会经由导线架202到达微机电系统的封装结构200外部的接地面。换言之，导电层203受电磁作用时所产生的电流或电荷会经接地装置230而到达微机电系统的封装结构200的外部，降低对微机电系统晶片201产生的干扰信号，借此达到屏蔽电磁干扰的效果。在接地装置230包括多条导线231及多个焊垫232的范例中，多条导线231是用以降低接地阻抗，增强导电层203的屏蔽电磁效果。
此外，如图2A所示，微机电系统晶片201具有一第一空腔204，并于第一空腔204的靠近第一表面211的一端设置有一隔膜206及一固定板207。固定板207具有多个穿透固定板207的孔洞，且隔膜206能自由振动。在一范例中，固定板207可设置于隔膜206的另一侧，亦即，设置于图2A中隔膜206的上方。在另一范例中，依固定板207及隔膜206的设置位置而言，固定板207或隔膜206可被视为是微机电系统晶片201的第一表面211的延伸，即固定板207或隔膜206可以构成第一表面211的一部分。应当了解到，定义第一空腔204的一端的元件并不限于上述如图2A所示的固定板207或隔膜206。在另一范例中，第一空腔204的靠近第一表面211的一端设置有二个元件，所述二个元件具有封闭第一空腔204的结构。在其他范例中，第一空腔204的靠近第一表面211的一端设置有一感测部，该感测部包括一机械或电子元件。
再者，如图2A所示，导线架202包括一晶片座222及多个导电区段223。图3A是根据本实施例，绘示微机电系统的封装结构200中微机电系统晶片201、导线架202(晶片座222及多个导电区段223)及导电层203的结构关系的立体图，该微机电系统的封装结构200中的第一表面211在图中朝上。图3A仅表示多个导电区段223的其中四个导电区段，然而实际上并不限制于此数目。多个导电区段223环绕着晶片座222设置。晶片座222用以支撑微机电系统晶片201，而多个导电区段223的一个或更多个用以在本封装结构200与本封装结构200的外部元件(如印刷电路板，未绘示)之间传导信号，且多个导电区段223另外的一个或更多个与接地装置230连接，亦即，多个导电区段223作为信号传输端及接地端。此外，如图2A所示，晶片座222形成有一第二空腔205。如图2A所示，第二空腔205的靠近第一空腔204的一端受隔膜206阻隔，使隔膜206在这两个空腔之间作用。换言之，第二空腔205通过固定板207上的孔洞紧邻隔膜206，使隔膜206能在第一空腔204与第二空腔205之间利用此空腔结构设计所造成的空间来振动。在一范例中，第二空腔205的空间尺寸是由导线架202及隔膜206所定义。在另一范例中，第二空腔205的空间尺寸是由导线架202、隔膜206及微机电系统晶片201的部分表面(第一表面211的部分)所定义。在一范例中，第一空腔204与第二空腔205之间为一感测部，即第二空腔205于靠近第一空腔204的一端由该感测部所定义。
再者，导线架202的晶片座222具有一开口208，通过该开口208，第二空腔205与外界环境连通，使信号能经由开口208传送。通过此结构安排，从外界输入的信号(如声波、压力变化等)能经由开口208传送至第二空腔205并产生共振，作用于隔膜206且通过第一空腔204的共振而使隔膜206振动，借此微机电系统晶片201接收该信号。反之，信号亦有可能从微机电系统晶片201发出，通过运用第一空腔204及第二空腔205使隔膜206振动，将信号经由开口208传送至外界。本发明的具有开口208的微机电系统的封装结构200可应用作为麦克风、气压计、大气压力计、胎压计、高度计等等。因本发明在不同的应用之间，为达预设特定信号的最低或最高工作频率，第一空腔204第二空腔205的尺寸、开口208的面积、深度(外界与第二空腔205之间的距离)皆会不同，如此进而影响微机电系统晶片201与导线架202(晶片座222)的结构与尺寸，故图2A表现一本发明的例示性封装结构200，其中第一空腔204第二空腔205可为各种形状、容积的立体空间。举例而言，空腔的形状因维持晶片的结构强度而设计。又例如，利用Helmholtz共振公式，可发现空腔容积越大，共振频率越低，或开口面积越大或开口深度越浅，共振频率越高，如此调整所欲的结构。此外，第二空腔205与开口208可通过蚀刻或冲压导线架202后钻孔而形成。相较于已知双晶圆贴合(如图1B)的技术，直接于导线架202上形成第二空腔205能加速制程，并降低备料成本。
在上述微机电系统的封装结构200中，导电层203设置于微机电系统晶片201的背面(第二表面212)上，而微机电系统晶片201收发信号的正面(第一表面211)朝下设置并与导线架202连接，使第一空腔204、第二空腔205、开口208仅通过微机电系统晶片201、导线架202、导电层203三者本身紧凑形成一信号流通的通道，以使整体封装结构体积较小，或较为密实。
此外，图2A及图3B绘示本实施例的微机电系统的封装结构200还包括一封装体240，其将微机电系统晶片201、导线架202、导电层203、接地装置230包覆住。封装体240定义微机电系统的封装结构200的外形，并使导线架202的外部表面曝露于该微机电系统的封装结构200上，如图3B中曝露于微机电系统的封装结构200上的导线架202的表面，即晶片座222与多个导电区段223的部分表面。除了导线架202所曝露出的表面、开口208、连通开口208的第二空腔205及隔膜206与固定板207之外，封装体240使微机电系统的封装结构200的其他部分不接触外界环境，亦即，如图2A及3B所示，微机电系统晶片201、导电层203、接地装置230、不包括曝露表面的导线架202完全被保护于封装体240中。此外，需注意到，封装体240包覆介于晶片座222及多个导电区段223之间的部分240V，但不包覆开口208。封装体240可用陶瓷、塑胶或其他材料形成，其中该塑胶材料是如热固性环氧树脂，可通过模制及硬化的方法形成封装体。需注意到，封装体240加强对微机电系统晶片201、导线架202、导电层203、接地装置230的保护性，抵抗如水气、光线、外来粒子的外界危害，同时使得对整体封装结构具有较佳的可握持性及较佳的机械应变特性。
此外，在一范例中，微机电系统晶片201于其第一表面211上具有一电路(未绘示)，如微机电系统单晶片(MEMS SoC)电路。该电路可与隔膜206上任何感测元件或电子元件(未绘示)连接，并与导线架202连接。此外，该电路还受到导电层203的电磁屏蔽功能保护。而在另一范例中，微晶片系统电路设置在另外一晶片上，该晶片与微机电系统的封装结构200电性连接。在此范例中，仅在封装结构内的微机电系统元件受到导电层203的电磁屏蔽功能保护。
在一范例中，微机电系统晶片201可通过一导电性材料250与导线架202(晶片座222或导电区段223)电性连接，该导电性材料250是如银胶、其他导电性环氧树脂或其他类似物。如图4所示，因第二空腔205可设定成比微机电系统晶片201的隔膜206及固定板207稍大，即第二空腔205于靠近第一空腔204的一端由隔膜206、固定板207及微机电系统晶片201的部分第一表面211所定义，本发明容许导电性材料250于微机电系统晶片201与晶片座222之间的任何溢胶部分受施加于其本身的重力沿着第二空腔205的晶片座222侧边流下，如此不会影响隔膜206及固定板207或其他范例中的感测部，因此降低对封装涂胶与粘晶的控制精确度要求，使良率提高。又在一范例中，微机电系统晶片201可通过一粘接用材料251与导电层203连接。如图2A及图4所示，黏接用材料251于未与微机电系统晶片201接触的部分会在涂布后硬化，因此亦不会影响第一空腔204或隔膜206及固定板207或其他范例中的感测部。在一范例中，粘接用材料251仅涂布于导电层203与微机电系统晶片201有实际接触的部分。
在本发明的另一范例中，接地装置为一硅贯穿孔(TSV)。根据本发明的一实施例，图5绘示微机电系统的封装结构200的局部图，其中，一接地装置230T电性连接导电层203与导线架202。接地装置230T包括一硅贯穿孔235及多个电性连接元件236。如同前述的接地装置230，接地装置230T将导电层203中因电磁辐射作用所产生的电流或电荷通过导电区段223(导线架202)排出至微机电系统的封装结构200外部的接地面，而借此达到电磁防护效果。在一范例中，接地装置230T包括多个硅贯穿孔235及多个电性连接元件236，以降低接地阻抗，增强导电层203的屏蔽电磁效果。此外，如图5所示，在以硅贯穿孔为接地装置230T的实施例中，封装体240’可不包覆导电层203上的部分或全部空间。换言之，导电层203的部分或全部接触外界环境，借此达到如散热作用的封装结构的其他物理特征。
从上述本发明的多个实施例与范例中可发现，相较于已知封装结构(如图1C)，微机电系统的封装结构200具有提升的整体机械强度及较小的整体体积，并具有较佳保护封装结构的内部元件的特性，故能应用于较险恶的环境中，或应用于更微型移动装置。再者，导电层203具有双重功能。本发明通过导电层203与微机电系统晶片201的粘合达到密封微机电系统晶片201中第一空腔204的功能。本发明又透过导电层203通过接地装置230或230T达到屏蔽电磁干扰的效果。在一应用中，微机电系统的封装结构200的导线架202可通过接合一具有金属层的印刷电路板而接地，借此与导电层203形成电磁波的双重屏蔽，即封装结构200能屏蔽来自封装结构200的上、下二方的电磁干扰，如此加强对封装节构200的电磁屏蔽效果。此外，导电层203的厚度取决于导电层203在封装体240模制时所需承受的压力而定。此外，举例而言，导电层203为一铜金属层，且导电层203与微机电系统晶片201的粘合是利用铜片与微机电晶圆的晶圆层级接合，而在接合后实施晶圆侦测并进行晶圆切割而分别形成具有导电层203的微机电系统晶片201。通过导电层203与晶片201通过晶圆层级接合的简化制程，其接合制程并不需太高精密度，有利成本降低。
根据本发明的一实施例，如图2B所示，一微机电系统的封装结构280具有如图2A中微机电系统的封装结构200的大部分元件，除了以下两部分不同：图2A中的隔膜206及固定板207由图2B中更一般的感测部290取代表示；图2B中晶片座222并未具有任何开口而使第二空腔205’形成为一密闭空腔。除上述两部分外，封装结构280具有封装结构200的所有技术特征，也适用前所提及的封装结构200的众多变化范例。在此，感测部290设置于微机电系统晶片201上，且定义第一空腔204的靠近第一表面211的一端。第二空腔205’不与外界环境连通，而完全保护感测部290。第二空腔205’可为真空，或具有气体或填料。相较于已知双晶圆贴合(如图1B)的技术，第二空腔205’可通过蚀刻或冲压导线架202而形成。应当了解到，因封装体240除了导线架曝露表面之外完全包覆本封装结构，本发明容许粘接微机电系统晶片201与导线架202的导电性材料250具有较低的气密度，因为固化后的封装体240的部分240V可将第二空腔205’实质上密封或加强整体的气密度。未具开口的微机电系统的封装结构280可应用作为加速计、陀螺仪等。
在其他实施例中，如微机电系统的封装结构200或280的导电层203具有各种不同的变化。根据本发明的一实施例，图6A的一微机电系统的封装结构600包括图2A中所有元件，其中相似的元件符号对应图2A的元件符号(如微机电系统晶片601对应微机电系统晶片201、导线架602对应导线架202等)，其主要差异在于，导电层603与导电层203的结构(形状)不同。通过粘接用材料651粘接于微机电系统晶片601的第二表面612的导电层603形成有一介于导电层603、第二表面612及第二表面612的延伸面(第二表面612朝向晶片601的空腔一端延伸的想象表面)之间的额外空腔，该额外空腔与形成于微机电系统晶片601中的空腔共同形成第一空腔604。亦即，导电层603具有一远离微机电系统晶片601的第二表面612(位于该第二表面612上方)的凸出的结构。换言之，利用导电层603的凸出结构所形成的额外空腔，第一空腔604的容积可增大或改变，使隔膜606(或本发明其他实施例的感测部)改善其阻尼能力，而扩展感测信号的频率响应，提高信噪比(SNR)。图6B绘示本发明另一微机电系统的封装结构600E，其与微机电系统的封装结构600不同之处为导电层603E具有与导电层603不同的结构。但如同导电层603，导电层603E具有一额外空腔而与微机电系统晶片601中的空腔共同形成一第一空腔604’。导电层603或603E的额外空腔可用蚀刻或冲压该导电层而形成。在已知技术中，为了使微机电系统晶片具有足够的空腔容积，必须进行长时间的深蚀刻制程，如此耗时又耗材。本实施例可使微机电晶圆在完成相对快速的机械研磨制程后再进行快速的浅蚀刻，接着与已预先蚀刻或冲压的导电层片粘合并切割成独立晶片，使各由此产生的微机电系统晶片粘着有具有额外空腔的导电层。在一范例中，本实施例的微机电系统晶片能使用厚度较薄的微机电晶圆，在浅蚀刻后，通过黏合导电层603或603E进行第一空腔604或604’的容积“还原”(对较薄微机电系统晶片中的较小空腔的补偿)或增加。根据本发明又另一实施例，图6C绘示在一封装结构中，一具有硅贯穿孔(TSV)接地装置及设置有空腔式导电层的微机电系统晶片601T(未绘示导线架及封装体)。图6C中，微机电系统晶片601T通过粘接用材料651与导电层603T接合。微机电系统晶片601T还具有一TSV接地装置630T。经由一接触导电层603T与TSV接地装置630T的导电性凸块690，该TSV接地装置630T与导电层603T电性连接，且该TSV接地装置630T经由导电性材料650与外界(经由导线架)电性连接，借此导电层603T接地而达到屏蔽电磁干扰的效果，并协助形成晶片的背腔的部分。
本发明的微机电系统的封装结构还能包括其他主动或被动元件。如图7A所示，根据本发明的一实施例，一微机电系统的封装结构700A除具有如前述微机电系统的封装结构200、280、600、600E或其他各范例变化的技术特征外，还包括一被动元件710。该被动元件710被包覆于封装体740中，且设置于导线架702上，并电性连接微机电系统晶片721，该微机电系统晶片721可为前述微机电系统的封装结构200、280、600、600E中或其各种变化的微机电系统晶片。举例而言，被动元件710为一电容，设置于微机电系统晶片的信号输出端，借此加强抵抗特定频段的电磁干扰，如GSM或3G标准下的RF干扰。
除了上述附加的被动元件之外，本发明的微机电系统的封装结构能以多晶片模组(MCM)的型态设置，其中，微机电系统晶片与其他晶片能在封装中以共平面或堆叠方式设置。举例而言，图7B绘示一微机电系统的封装结构700B除具有如前述微机电系统的封装结构200、280、600、600E或其各种变化的技术特征外，还包括一晶片720，其中，晶片720被包覆于封装体742中，且晶片720以导线电性连接导线架704，亦即，晶片720可与微机电系统晶片721电性连接。再者，图7C绘示一微机电系统的封装结构700C除具有如前述微机电系统的封装结构200、280、600、600E或其各种变化的技术特征外，还包括一以覆晶式设置的晶片730，其中，覆晶式晶片730被包覆于封装体744中，覆晶式晶片730与导线架706电性连接。图7B及图7C中的微机电系统晶片721可为前述微机电系统的封装结构200、280、600、600E中或其各种变化的微机电系统晶片。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100：微机电系统晶片；110：感测部；111：振动膜；112：固定板；113：压电电阻器；120、131、132：腔室；140：晶片材料；150：气密元件；160、170：微机电系统晶片；180：基板；190：金属盖；191、192：腔室；200：微机电系统的封装结构；201：微机电系统晶片；202：导线架；203：导电层；204：第一空腔；205、205’：第二空腔；206：隔膜；207：固定板；208：开口；211：第一表面；212：第二表面；222：晶片座；223：导电区段；230、230T：接地装置；231：导线；232：焊垫；235：硅贯穿孔；236：电性连接元件；240、240’：封装体；240V：部分；250：导电性材料；251：黏接用材料；280：微机电系统的封装结构；290：感测部；600、600E：微机电系统的封装结构；601、601T：微机电系统晶片；602：导线架；603、603E、603T：导电层；604、604’：第一空腔；605：第二空腔；606：隔膜；607：固定板；608：开口；611：第一表面；612：第二表面；622：晶片座；623：导电区段；630、630T：接地装置；631：导线；632：焊垫；640：封装体；640V：部分；650：导电性材料；651：黏接用材料；690：凸块；700A、700B、700C：微机电系统的封装结构；702、704、706：导线架；710：被动元件；720、730：晶片；721：微机电系统晶片；740、742、744：封装体。

Claims (20)

1.一种微机电系统的封装结构，其特征在于，包括：
一微机电系统晶片，具有一第一表面及一第二表面，并设置有一第一空腔及一感测部，该感测部定义该第一空腔的一第一端；
一导线架，与该微机电系统晶片的该第一表面电性连接，并具有一第二空腔，该第二空腔相邻于该微机电系统晶片的该感测部；
一导电层，设置于该微机电系统晶片的该第二表面上，以定义该第一空腔的一第二端，该导电层电性连接该导线架而接地，以对该微机电系统晶片产生屏蔽电磁干扰的效果；及
一封装体，包覆该微机电系统晶片、该导线架及该导电层，以定义该微机电系统的封装结构的外形，并使该导线架的外部表面曝露于该微机电系统的封装结构上。
2.根据权利要求1所述的微机电系统的封装结构，其特征在于，该微机电系统晶片还具有一电路元件，该电路元件设置于该微机电系统晶片的该第一表面上。
3.根据权利要求1所述的微机电系统的封装结构，其特征在于，还包括一粘接用材料，该粘接用材料粘接该微机电系统晶片的该第二表面与该导电层。
4.根据权利要求1所述的微机电系统的封装结构，其特征在于，还包括一导电性材料，该导电性材料电性连接该微机电系统晶片的该第一表面与该导线架。
5.根据权利要求1所述的微机电系统的封装结构，其特征在于，该导电层经由一导线及多个焊垫电性连接该导线架。
6.根据权利要求1所述的微机电系统的封装结构，其特征在于，该导电层经由一硅贯穿孔电性连接该导线架。
7.根据权利要求1至6中任一项所述的微机电系统的封装结构，其特征在于，该导线架还具有一开口，该开口与该第二空腔连通，且该开口曝露于该微机电系统的封装结构上。
8.根据权利要求1至6中任一项所述的微机电系统的封装结构，其特征在于，该第一空腔的容积通过设定该导电层的形状而变化。
9.根据权利要求7的微机电系统的封装结构，其特征在于，该第一空腔的容积通过设定该导电层的形状而变化。
10.一种微机电系统的封装结构，其特征在于，包括：
一微机电系统晶片，具有一第一表面及一第二表面，并设置有一第一空腔及一感测部，该感测部定义该第一空腔的一第一端；
一导线架，与该微机电系统晶片的该第一表面电性连接，并具有一第二空腔，该第二空腔相邻于该微机电系统晶片的该感测部；
一导电层，设置于该微机电系统晶片的该第二表面上，以定义该第一空腔的一第二端，该导电层电性连接该导线架而接地，以对该微机电系统晶片产生屏蔽电磁干扰的效果；
一电子元件，与该导线架电性连接；及
一封装体，包覆该微机电系统晶片、该导线架、该导电层及该电子元件，以定义该微机电系统的封装结构的外形，并使该导线架的外部表面曝露于该微机电系统的封装结构上。
11.根据权利要求10所述的微机电系统的封装结构，其特征在于，该电子元件为一被动元件。
12.根据权利要求10所述的微机电系统的封装结构，其特征在于，该微机电系统晶片还具有一电路元件，该电路元件设置于该微机电系统晶片的该第一表面上。
13.根据权利要求10所述的微机电系统的封装结构，其特征在于，还包括一粘接用材料，该粘接用材料粘接该微机电系统晶片的该第二表面与该导电层。
14.根据权利要求10所述的微机电系统的封装结构，其特征在于，还包括一导电性材料，该导电性材料电性连接该微机电系统晶片的该第一表面与该导线架。
15.根据权利要求10所述的微机电系统的封装结构，其特征在于，该导电层经由一导线及多个焊垫电性连接该导线架。
16.根据权利要求10所述的微机电系统的封装结构，其特征在于，该导电层经由一硅贯穿孔电性连接该导线架。
17.根据权利要求10至16中任一项所述的微机电系统的封装结构，其特征在于，该导线架还具有一开口，该开口与该第二空腔连通，且该开口曝露于该微机电系统的封装结构上。
18.根据权利要求10至16中任一项所述的微机电系统的封装结构，其特征在于，该第一空腔的容积通过设定该导电层的形状而变化。
19.根据权利要求17所述的微机电系统的封装结构，其特征在于，该第一空腔的容积通过设定该导电层的形状而变化。
20.一种微机电系统的封装结构，其特征在于，包括：
一微机电系统晶片，具有一第一表面及一第二表面，并设置有一第一空腔及一感测部，该感测部定义该第一空腔的一第一端；
一导线架，与该微机电系统晶片的该第一表面电性连接，并具有一第二空腔，该第二空腔相邻于该微机电系统晶片的该感测部；
一导电层，设置于该微机电系统晶片的该第二表面之上，以定义该第一空腔的一第二端，该导电层电性连接该导线架而接地，以对该微机电系统晶片产生屏蔽电磁干扰的效果；及
一封装体，包覆该微机电系统晶片、该导线架及部分的该导电层，以定义该微机电系统的封装结构的外形，并使该导线架的外部表面及该导电层的未被包覆的部分曝露于该微机电系统的封装结构上。
CN2008101809836A 2008-11-20 2008-11-20 微机电系统的封装结构 Expired - Fee Related CN101734607B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101809836A CN101734607B (zh) 2008-11-20 2008-11-20 微机电系统的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101809836A CN101734607B (zh) 2008-11-20 2008-11-20 微机电系统的封装结构

Publications (2)

Publication Number Publication Date
CN101734607A CN101734607A (zh) 2010-06-16
CN101734607B true CN101734607B (zh) 2012-01-25

Family

ID=42458728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101809836A Expired - Fee Related CN101734607B (zh) 2008-11-20 2008-11-20 微机电系统的封装结构

Country Status (1)

Country Link
CN (1) CN101734607B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130083229A1 (en) * 2011-09-30 2013-04-04 Omnivision Technologies, Inc. Emi shield for camera module
TWI560825B (en) * 2013-02-08 2016-12-01 Xintec Inc Chip scale package structure and manufacturing method thereof
TWI660466B (zh) * 2017-04-26 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
CN108917991B (zh) * 2018-06-28 2019-10-25 武汉大学 高灵敏度压电mems传感器及其制备方法
CN111473805B (zh) * 2020-04-17 2021-09-21 江苏多维科技有限公司 一种微机电环境传感器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
CN101093817A (zh) * 2007-07-31 2007-12-26 日月光半导体制造股份有限公司 半导体封装构造与制造方法
CN101123231A (zh) * 2007-08-31 2008-02-13 晶方半导体科技（苏州）有限公司 微机电系统的晶圆级芯片尺寸封装结构及其制造方法
CN101150889A (zh) * 2007-10-31 2008-03-26 日月光半导体制造股份有限公司 微机电麦克风封装结构及其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
CN101093817A (zh) * 2007-07-31 2007-12-26 日月光半导体制造股份有限公司 半导体封装构造与制造方法
CN101123231A (zh) * 2007-08-31 2008-02-13 晶方半导体科技（苏州）有限公司 微机电系统的晶圆级芯片尺寸封装结构及其制造方法
CN101150889A (zh) * 2007-10-31 2008-03-26 日月光半导体制造股份有限公司 微机电麦克风封装结构及其方法

Also Published As

Publication number Publication date
CN101734607A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
EP1219136B1 (en) A pressure transducer
US6732588B1 (en) Pressure transducer
CN104249990B (zh) 包含流体路径的mems器件及其制造工艺
US10247629B2 (en) Stacked or unstacked MEMS pressure sensor with through-hole cap and plurality of chip capacitors
US8215176B2 (en) Pressure sensor for harsh media sensing and flexible packaging
US8384168B2 (en) Sensor device with sealing structure
US9337354B2 (en) Top port MEMS cavity package and method of manufacture thereof
JP4303742B2 (ja) シリコンコンデンサーマイクロフォン
CN106029554B (zh) 具有脱耦结构的传感器单元及其制造方法
US20100109103A1 (en) Mems package
US7763972B2 (en) Stacked package structure for reducing package volume of an acoustic micro-sensor
US20060115102A1 (en) Surface mountable transducer system
US20130028459A1 (en) Monolithic Silicon Microphone
US20120270354A1 (en) Methods for fabricating sensor device package using a sealing structure
EP3330688B1 (en) Multi-transducer modulus, electronic apparatus including the multi-transducer modulus and method for manufacturing the multi-transducer modulus
US10119875B2 (en) Pressure sensor device with a MEMS piezoresistive element attached to an in-circuit ceramic board
JP2009512202A (ja) 集積デバイス用の基板レベル・アセンブリ、その製造プロセス、および関連する集積デバイス
CN101734607B (zh) 微机电系统的封装结构
US8999757B2 (en) Top port MEMS cavity package and method of manufacture thereof
KR101870023B1 (ko) 패키징된 mems 디바이스를 위한 시스템 및 방법
US10822227B2 (en) Pressure sensor, in particular a microphone with improved layout
CN210579221U (zh) 硅麦克风
US11012790B2 (en) Flipchip package
CN204714514U (zh) 三维堆叠mems封装结构
CN105314588A (zh) 具有用于使mems结构应力脱耦合的内插器的垂直混合集成部件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20121120