CN101685383A

CN101685383A - 计算器、基于直接对阶的自由精度浮点数的运算电路

Info

Publication number: CN101685383A
Application number: CN200810216631A
Authority: CN
Inventors: 杨高祥
Original assignee: Individual
Current assignee: Individual
Priority date: 2008-09-28
Filing date: 2008-09-28
Publication date: 2010-03-31

Abstract

本发明公开一种计算器，其包括：运算电路；连接在运算电路上的键盘、显示屏和存储器。所述运算电路至少包括：产生自由精度浮点数的数据生成器：对两个为自由精度浮点数通过计算首地址而非移位方法完成尾数对阶处理的对阶运算部件；使用自由精度浮点数作为运算数，并可将对阶处理结果作加减逻辑运算的逻辑运算部件；将运算部件输出结果作规格化处理并将标准化运算结果输出至显示屏的标准输出部件，其连接运算部件的输出端以及显示屏的输入端。本发明有效改善了计算器的运算和存储效率，并使运算结果更精确。

Description

计算器、基于直接对阶的自由精度浮点数的运算电路

技术领域

本发明涉及一种计算器，尤其是涉及一种基于直接对阶的自由精度浮点数的运算电路，以及具有该运算电路的计算器。

背景技术

目前用于计算领域的浮点数，主要是符合IEEE 754标准或相似于IEEE形式的浮点数，下面简介一下IEEE 754标准的浮点数结构及表示方法、规格化处理等进行了分析：

1.ieee754浮点数

在计算机系统的发展过程中，曾经提出过多种方法表示实数，但是到目前为止使用最广泛的是浮点表示法。相对于定点数而言，浮点数利用指数使小数点的位置可以根据需要而上下浮动，从而可以灵活地表达更大范围的实数。

浮点数表示法利用科学计数法来表达实数。通常，将浮点数表示为±d.dd...d×β^e，其中d.dd...d称为有效数字(significand)，它具有p个数字(称p位有效数字精度)，β为基数(Base)，e为指数(Exponent)，±表示实数的正负^[1，2]。更精确地，±d₀.d₁d_2...d_p-1×β^e，表示以下数±(d₀+d₁β^-1+...+d_p-1β^-(p-1))β^e，(0≤d_i＜β)。

对实数的浮点表示仅作如上的规定是不够的，因为同一实数的浮点表示还不是唯一的。例如，1.0×10²，0.1×10³，和0.01×10⁴都可以表示100.0。为了达到表示单一性的目的，有必要对其作进一步的规范。规定有效数字的最高位(即前导有效位)必须非零，即0＜d₀＜β。符合该标准的数称为规格化数(Normalized Numbers)，否则称为非规格化数(DenormalizedNumbers)。

2 IEEE 754浮点数与其浮点格式

2.1实数的IEEE 754表示形式

一个实数V在IEEE 754标准中可以用V＝(-1)^s×M×2^E的形式表示，说明如下：

(1)符号s(sign)决定实数是正数(s＝0)还是负数(s＝1)，对数值0的符号位特殊处理。

(2)有效数字M(significand)是二进制小数，M的取值范围在1≤M＜2或0≤M＜1。

(3)指数E(exponent)是2的幂，它的作用是对浮点数加权。

2.2浮点格式

浮点格式是一种数据结构，它规定了构成浮点数的各个字段，这些字段的布局，及其算术解释。IEEE 754浮点数的数据位被划分为3个字段，对以上参数值进行编码：

(1)一个单独的符号位s直接编码符号s。

(2)k位的偏置指数e(e＝e_k-1...e₁e₀)编码指数E，移码表示。

(3)n位的小数f(fraction)(f＝f_n-1...f₁f₀)编码有效数字M，原码表示。

2.3浮点数的分类

根据偏置指数e的值，被编码的浮点数可分成三种类型。

(1)规格化数

当有效数字M在范围1≤M＜2中且指数e的位模式e_k-1...e₁e₀既不全是0也不全是1时，浮点格式所表示的数都属于规格化数。这种情况中小数f(0≤f＜1)的二进制表示为0.f_n-1...f₁f₀。有效数字M＝1+f，即M＝1.f_n-1...f₁f₀(其中小数点左侧的数值位称为前导有效位)。我们总是能调整指数E，使得有效数字M在范围1≤M＜2中，这样有效数字的前导有效位总是1，因此该位不需显示表示出来，只需通过指数隐式给出。

需要特别指出的是指数E要加上一个偏置值Bias，转换成无符号的偏置指数e，也就是说指数E要以移码的形式在存放计算机中。且e、E和Bias三者的对应关系为e＝E+Bias，其中Bias＝2^k-1-1。

(2)非规格化数

当指数e的位模式e_k-1...e₁e₀全为零(即e＝0)时，浮点格式所表示的数是非规格化数。这种情况下，E＝1-Bais，有效数字M＝f＝0.f_n-1...f₁f₀，有效数字的前导有效位为0。

非规格化数的引入有两个目的。其一是它提供了一种表示数值0的方法，其二是它可用来表示那些非常接近于0.0的数。

(3)特殊数

当指数e的位模式e_k-1..e₁e₀全为1时，小数f的位模式f_n-1..f₁f₀全为0(即f＝0)时，该浮点格式所表示的值表示无穷，s＝0时是+∞，s＝1时是-∞。

当指数e的位模式e_k-1..e₁e₀全为1时，小数f的位模式f_n-1...f₁f₀不为0(f_n-1、...、f₁、f₀、至少有一个非零即f≠0)时，该浮点格式所表示的值被称为NaN(Not a Number)。比如当计算或∞-∞时用作返回值，或者用于表示未初始化的数据。

根据以上对IEEE 754标准浮点数的介绍，对于一个计算系统来说，浮点数的精度是固定的，固定浮点数的精度，分12位、14位、16位甚至18位精度浮点数的计算系统结构。这种结构浮点数在做运算时，主要有两方面的不足：

1、当输入数的位数超过计算系统精度的位数时，计算系统只能把多余的有效数字部份丢弃，但会记录数据的位数，从而使运算结果错误。

2、由于计算系统初始化时固定精度，比如12位精度，因此，对于任何一个数字，其存储位置需要使用12个存储位置，运算时也需要重复12次，不利于提高存储和运算效率。

发明内容

本发明的目的是提出一种基于直接对阶的自由精度浮点数的运算电路，以及具有该运算电路的计算器，通过采用自由精度浮点数来提高计算的精确度以及运算和存储的效率。

为解决本发明的技术问题，本发明公开一种计算器，包括：

产生自由精度浮点数的数据生成器；

对两个为自由精度浮点数通过计算首地址而非移位方法完成尾数对阶处理的对阶运算部件；

使用自由精度浮点数作为运算数，并可将对阶处理结果作加减逻辑运算的逻辑运算部件；

将运算部件输出结果作规格化处理并将标准化运算结果输出至显示屏的标准输出部件，其连接逻辑运算部件的输出端以及显示屏的输入端。

较优的，所述对阶运算部件包括：

一个选通器，输入是两个自由精度浮点数的尾数及尾数长度，输出尾数较短的自由精度浮点数的尾数及其长度值；

两个加法器，其中第一加法器的输入是两个自由精度浮点数的指数，输出阶差，第二加法器的输入是选通器的输出及第一个加法器的输出，得到要参与加减运算的数字部份的首地址；

一个移位器，输入是第一加法器输出的阶差以及选通器输出的尾数较短的自由精度浮点数的尾数，为使运算数按最小存储单位对齐，而根椐阶差值移位该自由精度浮点数，移动位数由最小存储单位及阶差决定。

较优的，所述浮点数在存储器中的存储结构包括：尾数长度、尾数、指数以及包含了指数符号和尾数符号的状态信息。

较优的，所述尾数长度、指数各占1个字节、1个字或1个双字的存储空间，状态信息占一个字节存储空间。

较优的，所述浮点数在存储器中的位置顺序依次是尾数长度，尾数，指数及包含指数符号和尾数符号的状态信息。

较优的，所述浮点数结构的尾数长度和指数的存储类型相同(同为byte或word或dword属性)。

与现有技术相比，本发明具有如下有益效果：

首先，对自由精度浮点数操作时，不必丢失有效数字，而只是改变尾数长度SL值，这样运算出来的结果更加准确。

其次，因为自由精度浮点数的存储结构中具有尾数长度SL的记录，在运算时，就不会做不必要的无用操作，提高了运算效率；

再其次，尾数长度SL的存在，存储时只会保留有效数，不会出现填0占位置的现象，提高了存储效率；

附图说明

图1是本发明计算器一个较佳实施例的结构示意图；

图2是图1中对阶运算处理过程的结构示意图；

图3是图1中逻辑运算处理过程的加法运算数据结构示意图。

具体实施方式

针对以上问题，本发明重新定义了浮点数结构，其精度是根据实际需要可自由的变化的，故把这种浮点数叫做自由精度浮点数。

自由精度浮点数结构：

1、自由精度浮点数的存储格式，如下表1所示

表1

针对表1所说如下：

(1)尾数即有效数字(significand)，使用紧凑bcd码存储或bin码存储，占用内存量由尾数长度SL记录。

(2)指数EXP(exponent)是10的幂，使用bin码存储。

(3)尾数长度记录字SL保存浮点数的有效数字个数，用bin存储，尾数如果使用bcd码存储，则记录的是半字节个数，如果使用bin存储，则记录的是字节个数。

(4)状态(status)字，保存指数及尾数的符号(sign)，最高位es(bit7)和次高位ts(bit6)分别表示指数及尾数符号，0正1负；bit5表示尾数使用bin或bcd码，bit5＝1表示尾数是bcd存储，bit5＝0表示bin存储，其余位保留应用系统使用，默认值为二进制的11111。

2、自由精度浮点数的分类

根据偏置指数E的值，自由精度浮点数可分成二种类型。

(1)规格化数：前导数为非零时，叫规格化数。

(2)非规格化数：当前导数为零时，叫非规格化数(其中0数除外)。

3、根据存储格式对自由精度浮点数的分类：

(1)自由单精度浮点数的存储格式

如下表2以实数例3.1415926535*10⁷和1.23456*10^-2为例进行说明：

表2

针对表2作如下说明：

A、尾数长度SL用字节(byte)存取，因此单精度表示尾数的个数范围在1～255，0表示空数据，使用时无效；

B、指数EXP也使用字节存储，因此指数EXP表示范围-255～+255。比如，对于3.1415926535*10⁷而言：其尾数长度SL：尾数BCD个数是11个(为BCD的0bH)，为了叙述方面，本文中尾数全用BCD数表示。在实际使用时，使用BCD或BIN数，根据系统定义；指数EXP为07；指数及尾数符号均为正，故状态位为00111111(即为3fH)；尾数为31 41 59 26 53 5，其中每个字节中高位对应高地址，低位对应低地址。

(2)自由双精度浮点数存储格式

表3

如表3所示：尾数长度SL用字(word)存取.因此双精度自由精度浮点数可表达的有效数长度可达2¹⁶字节或半字节，指数EXP也使用字(word)存取，因此指数EXP最大可达-2¹⁶～+2¹⁶幂值10^-65536～10⁶⁵⁵³⁶。

(3)自由扩展双精度浮点数的存储格式

表4

如表3所示：尾数长度SL用双字(Dword)存取，因此双精度自由精度浮点数可表达的有效数长度可达2³²；指数EXP使用双字(Dword)存取，因此指数EXP最大可达-2³²～+2³²幂值(₁₀-2³²～₁₀2³²)

另外，不同的数占用的存储空间可能不同，单精度最小是4个字节(byte)；如果尾数个数是奇数时，占用最后一个字节的高半个字节，低半个字节为零，比如3.1415926535*10⁷的尾数31 41 59 26 53 50，其中50的low nibble是0；特殊值0在内存的表示是：01h，00h，01h，3fh。

当然，只要浮点数起始地址已知，指数及其它位可计算而得：如果浮点数起始地址为Addr0，指数EXP地址可如下公式计算：

Addr_exp＝int(SL+1)/2+Addr0；int表示取整功能

符号位地址(例如单精度)计算公式：

int(SL+3)/2+Addr0；

尾数最高位地址：

Addr_sign＝int(SL+1)/2+Addr0-1；

在实际使用时，如果固定状态字地址，则上面的计算可不用，因为其它地址也就固定了，这样寻址也非常简单。

因此，本发明所公开的自由精度浮点数与传统浮点数的几点比较，其具有如下优点：

首先，对自由精度浮点数操作时，不必丢失有效数字，而只是改变尾数长度，这样运算出来的结果更加准确。

将上述自由精度浮点数应用在科学计算器中，则可有效改善计算器的运算和数据存储效率，并使运算结果更准确。

计算器一般包括：运算电路；通过运算电路连接的显示屏、键盘和存储器。用户按下键盘上代表数字、字母或运算符号的按键，其相应的字符会显示于显示屏上，且运算结果也会显示于显示屏；而运算电路在于对用户输入的数据完成各种运算。

运算电路包括：产生自由精度浮点数的数据生成器；对两个为自由精度浮点数通过计算首地址而非移位方法完成尾数对阶处理的对阶运算部件；使用自由精度浮点数作为运算数，并可将对阶处理结果作加减逻辑运算的逻辑运算部件；将运算部件输出结果作规格化处理并将标准化运算结果输出至显示屏的标准输出部件，其连接逻辑运算部件的输出端以及显示屏的输入端。

对计算器的运算电路而言，由于浮点加减是浮点运算中最基本的一种操作，因此提高浮点加减运算部件的运算速度是提高整个运算电路性能的重要因素；自由精度浮点对于数学运算中的其它几个基本运算如乘法、除法及开方运算等，由于能记录有效数的确实位数，同样做到了提高运算、存储效率，得到更精准答案之功能，从而推进了计算器技术及产业的发展；另外，本发明所使用的自由精度浮点数结构，也为计算类软件使用更灵活的浮点数结构提供了可能，对于大数运算和高精度高效率运算提供了又一个不错的平台。

下面仅对自由单精度浮点数在计算器中的使用作详细介绍。

例如，输入两个数A和B，假设A为0.31415*10⁴，B为0.1234*10^-1，要计算A、B之和。

其中，A和B均为浮点数，其在存储器的存储结构如表5所示：

表5

则A、B之和的运算过程如下：

首先，将A和B作对阶处理。通常的作法是通过移动“阶码较小数”的尾数，使两指数相同，这样如果阶差太大，必将较小数的有效数字丢弃，从而产生错误结果。

而使用自由精度浮点数，由于具有效数长度记录器，则只要根椐指数差及尾数长度值，计算出相加减运算的起始地址，如果运算的两数为了实现位对齐而进行移位操作，最多只会在阶差为奇数时，为了字节对齐移动半个字节，不会丢失任何有效数据，就可以避免A和B由于阶差太大而在做数据移动时丢失有效数字，从而提高计算的准确性。

具体的对阶过程如图2所示。选通器的输入是两个自由精度浮点数A和B的尾数及尾数长度，输出尾数较短的自由精度浮点数的尾数及其长度值；两个加法器，其中第一加法器的输入是两个自由精度浮点数A和B的指数，输出指数差(或阶差)，第二加法器的输入是选通器的输出及第一个加法器的输出，得到要加减的两个浮点数A和B的首地址；一个移位器，输入是第一加法器输出的指数差以及选通器输出的尾数较短的自由精度浮点数的尾数，使该自由精度浮点数移动位数等于所述指数差而使其尾数与另一个自由精度浮点数的尾数对齐。

因此，两个自由精度浮点数A和B对阶处理后的结果如表6所示：

05	50	41	31	04	3f	0.31415*10⁴
05	50	41	31	04	3f	0.31415*10⁴	05	40	23	01	00	3f	0.01234*10⁰

表6

然后，根据表6对对阶处理后的结果，对A和B的尾数对应相加处理，如图3所示。

由于操作数A作对阶处理后，操作数A的指数比操作数B高4，因此，A尾数的第n位与B尾数中的n+4相加即获得结果C的尾数，而结果C的指数则为操作数A和B指数中取其中最大的一个。

其次，将运算结果做规格化处理，输出标准化结果。

又例如对1234567891234-1234567891233的运算处理。两个操作数在存储器中的存储结果如表7所示：

0d	40	23	91	78	56	34	12	0d	3f	1234567891234
0d	40	23	91	78	56	34	12	0d	3f	1234567891234	0d	30	23	91	78	56	34	12	0d	3f	1234567891233

表7

其对阶处理后的存放结构如表8所示：

表8

然后，两者作相减相处，结果如表9所示：

0d	40	23	91	78	56	34	12	0d	3f	1234567891234
0d	40	23	91	78	56	34	12	0d	3f	1234567891234	0d	30	23	91	78	56	34	12	0d	3f	1234567891233
0d	10	00	00	00	00	00	00	0d	3f	1	0d	30	23	91	78	56	34	12	0d	3f	1234567891233

表9

最后，将运算结果作规格化处理，输出标准化结果如表10所示：

01

10

01

3f

1

表10

理论结果：123456789123-123456789122＝1。

而假如采用传统的浮点数格式，会受到精度限制(尾数最低位″40″和″30″会丢失)，从而会使结果计算错误而等于0。而本发明的计算器有效的规避了此问题，不仅改善了运算效率，并使运算结果更准确。

Claims

1、一种计算器，包括：运算电路；连接在运算电路上的键盘、显示屏和存储器；其特征在于，所述运算电路至少包括：

产生自由精度浮点数的数据生成器；

2、根据权利要求1所述的计算器，其特征在于，所述对阶运算部件包括：

一个移位器，输入是第一加法器输出的阶差以及选通器输出的较短尾数的自由精度浮点数的尾数，为使运算数按最小存储单位对齐，而根椐阶差值移位该自由精度浮点数，移动位数由最小存储单位及阶差决定。

3、根据权利要求1所述的计算器，其特征在于，所述自由精度浮点数在存储器中的存储结构包括：尾数长度、尾数、指数以及包含了指数符号和尾数符号的状态信息。

4、根据权利要求3所述的计算器，其特征在于，所述尾数长度、指数的存储类型相同，且各占1个字节、1个字或1个双字的存储空间；所述状态信息占1个字节的存储空间。

5、根据权利要求3所述的计算器，其特征在于，所述自由精度浮点数在存储器中由低至高地址存放的顺序依次是：尾数长度，尾数序列，指数及包含了指数符号及尾数符号的状态信息。

6、一种基于直接对阶的自由精度浮点数的运算电路，其特征在于至少包括：

产生自由精度浮点数的数据生成器；

7、根据权利要求6所述的基于直接对阶的自由精度浮点数的运算电路，其特征在于，所述对阶运算部件包括：

8、根据权利要求6所述的基于直接对阶的自由精度浮点数的运算电路，其特征在于，所述自由精度浮点数在存储器中的存储结构包括：尾数长度、尾数、指数以及包含了指数符号和尾数符号的状态信息。

9、根据权利要求8所述的基于直接对阶的自由精度浮点数的运算电路，其特征在于，所述尾数长度、指数的存储类型相同，且各占1个字节、1个字或1个双字的存储空间；所述状态信息占1个字节的存储空间。