CN101673311A - 一种优化混合信号芯片面积的方法 - Google Patents
一种优化混合信号芯片面积的方法 Download PDFInfo
- Publication number
- CN101673311A CN101673311A CN200810222199A CN200810222199A CN101673311A CN 101673311 A CN101673311 A CN 101673311A CN 200810222199 A CN200810222199 A CN 200810222199A CN 200810222199 A CN200810222199 A CN 200810222199A CN 101673311 A CN101673311 A CN 101673311A
- Authority
- CN
- China
- Prior art keywords
- area
- chip
- electric capacity
- resistance
- mixed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种优化混合信号芯片面积的方法,涉及集成电路技术领域。本发明方法的步骤为:①设计IP版图时,将IP中的电阻或者电容分离出来,使IP面积大幅度缩小;②将已经做好的IP及其它逻辑单元进行摆放,得出整个芯片的面积;③将分离出来的电阻或者电容放置在芯片电源环上、压焊盘Pad下方或者与电阻或电容用到的金属层不相同的布线区域。同现有技术相比,本发明在保证IP性能的同时减小IP面积,从而进一步优化芯片面积,不产生浪费区域,并节约电阻和电容的数量。
Description
技术领域
本发明涉及集成电路技术领域,特别是优化混合信号芯片面积的方法。
背景技术
目前,集成电路数字版图布局的方法是对已经做好的IP(模块)、IO(输入输出)以及逻辑单元进行摆放,从而得出整个芯片的面积。而这种方法就引发出的问题是:在通常会用到的做好的IP中,例如regulator(电平转换)或者chargepump(电荷泵),存在大量的电容及电阻器件。而这些器件往往占据较大的面积,这样就会使做好的IP面积较大。芯片布局时,IP的大小和面积是固定的,就会在芯片上产生一些浪费区域,导致芯片面积较大。同时,IP中的电容或电阻等器件相对于芯片来说是单独仿真,这样装上的电容或电阻数量往往会大于芯片实际所需。
发明内容
为了解决上述现有技术中存在的问题,本发明的目的是提供一种优化混合信号芯片面积的方法。它在保证IP性能的同时减小IP面积,从而进一步优化芯片面积,不产生浪费区域,并节约电阻和电容的数量。
为了达到上述发明目的,本发明的技术方案以如下方式实现:
方案一
一种优化混合信号芯片面积的方法,其步骤为:
①设计IP版图时,将IP中的电阻或者电容分离出来,使IP面积大幅度缩小;
②将已经做好的IP及其它逻辑单元进行摆放,得出整个芯片的面积;
③将分离出来的电阻或者电容放置在芯片电源环上、压焊盘Pad下方或者与电阻或电容用到的金属层不相同的布线区域。
方案二
一种优化混合信号芯片面积的方法,其步骤为:
①设计IP版图时,不摆放IP中的电阻或者电容,使IP面积大幅度缩小;
②将已经做好的IP及其它逻辑单元进行摆放,得出整个芯片的面积;
③根据对整个芯片的仿真得出要添加的电阻或者电容的数量,并将电阻或者电容放置在芯片电源环上、压焊盘Pad下方或者与电阻或电容用到的金属层不相同的布线区域。
本发明由于采用了上述方法,与现有技术相比的有益效果是:
1、可避免产生浪费区域,达到同样性能的前提下减少电容或电阻的使用,显著减小芯片面积,节约成本。
2、电容或者电阻是以后期手工的方式添加的,调整大小非常方便,有利于优化IP和芯片的性能。
下面结合附图和具体实施方式对本发明作进一步说明。
附图说明
图1是本发明实施例一中将电平转换regulator分离为电源电容和其它器件示意图;
图2是本发明实施例一中将分离出来的电容放在芯片的电源环上。
图3是本发明实施例一中将IP分离出来的电容放在压焊盘Pad下方。
具体实施方式
实施例一
参看图1至图3,本发明优化混合信号芯片面积的方法步骤为:
①设计regulator版图时,将regulator中的电容分离出来,使regulator面积大幅度缩小;
②将已经做好的regulator及其它逻辑单元进行摆放,得出整个芯片的面积;
③将分离出来的电容放置在芯片上的电源环上或者放在和电容用到不同金属层的Pad下面。
实施例二
一种优化混合信号芯片面积的方法步骤为:
①设计IP版图时,不摆放IP中的电阻或者电容,使IP面积大幅度缩小;
②将已经做好的IP及其它逻辑单元进行摆放,得出整个芯片的面积;
③根据对整个芯片的仿真得出要添加的电阻或者电容的数量,并将电阻或者电容放置在芯片电源环上、压焊盘Pad下方或者与电阻或电容用到的金属层不相同的布线区域。
Claims (2)
1、一种优化混合信号芯片面积的方法,其步骤为:
①设计IP版图时,将IP中的电阻或者电容分离出来,使IP面积大幅度缩小;
②将已经做好的IP及其它逻辑单元进行摆放,得出整个芯片的面积;
③将分离出来的电阻或者电容放置在芯片电源环上、压焊盘Pad下方或者与电阻或电容用到的金属层不相同的布线区域。
2、一种优化混合信号芯片面积的方法,其步骤为:
①设计IP版图时,不摆放IP中的电阻或者电容,使IP面积大幅度缩小;
②将已经做好的IP及其它逻辑单元进行摆放,得出整个芯片的面积;
③根据对整个芯片的仿真得出要添加的电阻或者电容的数量,并将电阻或者电容放置在芯片电源环上、压焊盘Pad下方或者与电阻或电容用到的金属层不相同的布线区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102221997A CN101673311B (zh) | 2008-09-11 | 2008-09-11 | 一种优化混合信号芯片面积的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102221997A CN101673311B (zh) | 2008-09-11 | 2008-09-11 | 一种优化混合信号芯片面积的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101673311A true CN101673311A (zh) | 2010-03-17 |
CN101673311B CN101673311B (zh) | 2011-05-11 |
Family
ID=42020534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102221997A Active CN101673311B (zh) | 2008-09-11 | 2008-09-11 | 一种优化混合信号芯片面积的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101673311B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103383712A (zh) * | 2013-07-18 | 2013-11-06 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种优化焊盘位置减小芯片面积的集成电路版图设计方法 |
US9070751B2 (en) | 2013-03-12 | 2015-06-30 | International Business Machines Corporation | Semiconductor device channels |
US9099471B2 (en) | 2013-03-12 | 2015-08-04 | International Business Machines Corporation | Semiconductor device channels |
US9111935B2 (en) | 2013-03-12 | 2015-08-18 | International Business Machines Corporation | Multiple-patterned semiconductor device channels |
CN115444426A (zh) * | 2022-11-09 | 2022-12-09 | 之江实验室 | 片上电极集成的无线肌电SoC系统、芯片及采集装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4991134B2 (ja) * | 2005-09-15 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN100485931C (zh) * | 2006-01-19 | 2009-05-06 | 力晶半导体股份有限公司 | 半导体元件及其制造方法 |
-
2008
- 2008-09-11 CN CN2008102221997A patent/CN101673311B/zh active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9070751B2 (en) | 2013-03-12 | 2015-06-30 | International Business Machines Corporation | Semiconductor device channels |
US9076848B2 (en) | 2013-03-12 | 2015-07-07 | International Business Machines Corporation | Semiconductor device channels |
US9099471B2 (en) | 2013-03-12 | 2015-08-04 | International Business Machines Corporation | Semiconductor device channels |
US9105639B2 (en) | 2013-03-12 | 2015-08-11 | International Business Machines Corporation | Semiconductor device channels |
US9111935B2 (en) | 2013-03-12 | 2015-08-18 | International Business Machines Corporation | Multiple-patterned semiconductor device channels |
US9252100B2 (en) | 2013-03-12 | 2016-02-02 | International Business Machines Corporation | Multiple-patterned semiconductor device channels |
CN103383712A (zh) * | 2013-07-18 | 2013-11-06 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种优化焊盘位置减小芯片面积的集成电路版图设计方法 |
CN103383712B (zh) * | 2013-07-18 | 2016-01-06 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种优化焊盘位置减小芯片面积的集成电路版图设计方法 |
CN115444426A (zh) * | 2022-11-09 | 2022-12-09 | 之江实验室 | 片上电极集成的无线肌电SoC系统、芯片及采集装置 |
CN115444426B (zh) * | 2022-11-09 | 2023-04-28 | 之江实验室 | 片上电极集成的无线肌电SoC系统、芯片及采集装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101673311B (zh) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101673311B (zh) | 一种优化混合信号芯片面积的方法 | |
EP2025060B1 (en) | System and method of silicon switched power delivery using a package | |
CN101872228B (zh) | 电源转换电路 | |
CN1499328A (zh) | 漏电流补偿装置及漏电流补偿方法 | |
CN106452421B (zh) | 带复用引脚的集成电路及引脚复用方法 | |
CN101470682A (zh) | Usb自调节驱动方法及电路 | |
CN106019999A (zh) | 一种电源控制芯片及设置有该芯片的电子设备 | |
CN1719447A (zh) | 一种印制电路板中集成设计元件的版图设计方法和装置 | |
EP1443650A3 (en) | Method and system for reducing power consumption in digital circuit using charge redistribution circuits | |
CN103699706A (zh) | 电源pcb布线模块化系统及方法 | |
CN100350744C (zh) | 驱动器电路和具有驱动器电路的系统 | |
CN101471601A (zh) | 增加功率效率与输出电压的电荷帮浦 | |
CN103576820A (zh) | 具负载平衡功能的切换式电源供应装置 | |
CN109687536B (zh) | 一种用于从高速传输线上取电的电路 | |
CN101335955B (zh) | 手持设备中非标准电平接口与逻辑器件的连接方法及装置 | |
CN106605367B (zh) | 用于晶体振荡器电路的低相位噪声技术 | |
CN111596749B (zh) | 一种pcie卡通用供电及电源管理方法 | |
CN113050786A (zh) | 一种可待机系统及显示设备 | |
US20160261269A1 (en) | Dual power swing pipeline design with separation of combinational and sequential logics | |
CN207117649U (zh) | Can总线隔离收发器 | |
CN101355764A (zh) | 移动终端中向多卡提供可变电源的装置及其方法 | |
CN103577372A (zh) | 一种基于d锁存器实现fpga中i/o管脚复用的方法 | |
US7584348B1 (en) | Techniques for configuring an embedded processor operating system | |
US8547772B2 (en) | Memory power supply circuit | |
CN203747784U (zh) | 一种高频大压差的逻辑电平转换电路的pcb模块结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP02 | Change in the address of a patent holder |
Address after: 100083 Beijing City, Haidian District Wudaokou Wangzhuang Road No. 1 Tongfang Technology Plaza D floor 18 West Patentee after: Beijing Tongfang Microelectronics Company Address before: 100083 A, block 2901, Tongfang science and Technology Square, Beijing Patentee before: Beijing Tongfang Microelectronics Company |