CN101663815A - 用于具有智能电源芯片的小裸片低功率片上系统设计的方法和装置 - Google Patents
用于具有智能电源芯片的小裸片低功率片上系统设计的方法和装置 Download PDFInfo
- Publication number
- CN101663815A CN101663815A CN200880012567A CN200880012567A CN101663815A CN 101663815 A CN101663815 A CN 101663815A CN 200880012567 A CN200880012567 A CN 200880012567A CN 200880012567 A CN200880012567 A CN 200880012567A CN 101663815 A CN101663815 A CN 101663815A
- Authority
- CN
- China
- Prior art keywords
- design
- process corner
- power supply
- load
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 238000013461 design Methods 0.000 title claims abstract description 71
- 230000008569 process Effects 0.000 claims abstract description 80
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 11
- 239000010453 quartz Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000012942 design verification Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000005457 optimization Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012938 design process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
一种片上系统设计的方法和系统，其提供以下益处：设计时间减少、裸片尺寸更小、功耗更低以及芯片设计和生产成本更低。该过程寻求从设计和应用阶段消除最差性能和最差功率情况。这通过利用工艺角和温度组合来规划设计阶段中的供电电压及其容限而实现。确立的方案随后在供电集成电路和负载片上系统之间通信而被应用。
Description
技术领域
本发明涉及关于功耗的电路设计方法。
背景技术
在片上系统(SOC)设计中要考虑很多因素。然而三个最重要的制约条件是工艺角(Process Corner)、温度和电源。常规SOC设计方法使用电子设计自动化工具，其在处理变化的工艺角和温度参数时采用某种供电电压组合或电源电压范围中的供电电压。
电源设计是独立于SOC工艺角和温度设计过程完成的。不与电源设计相结合，则在SOC生产过程中会出现若干问题，包括电路设计时间长，硅面积大，功耗高以及材料和人工成本高。
另外，该单独设计的方法引起最差速度和最差功率情况。最差速度情况或性能瓶颈在最低供电电压、最高温度和最慢工艺角时发生。在最差速度情况下产生以下问题：供电电压余量(head room)更低以及晶体管速度更慢，用于进行补偿的晶体管宽长(W/L)比更高，以及裸片成本更高。在相对的情形下，最差功率或功耗瓶颈情况在接近最高供电电压、最低温度和最快工艺角时发生。这种情况产生以下问题：由更高的晶体管速度和更高供电电压带来的电流更大，导热系数封装或所使用的散热片更高，以及封装成本更高。
因此，希望降低电路设计的时间、尺寸和成本，并且消除在设计阶段和在转入应用阶段期间出现的最差情形或瓶颈。
发明内容
本发明是一种新的方法，用于通过利用工艺角和温度组合规划智能供电电压及其容限，而从负载SOC设计和应用阶段消除最差情况。确立的方案随后在供电集成电路和负载片上系统之间通信而被应用。
利用最慢工艺角和最高供电电压或最快工艺角和最低供电电压创建特例设计。随后通过在特例和最佳/最差情况设计中选择最好的而优化该方法。随后相应地规划电源智能策略。
使用特殊传感器监控工艺角和温度的变化。工艺角传感器使用设备速度检测电路如环形振荡器以登记工艺角，现有的SOC晶体振荡器作为绝对时间参考，计数器类型的多位工艺角指示符以及工艺角检测逻辑块以检测角的变化。为了检测温度波动，使用包括带隙类型的温度到电压转换器和比较器类型的多位温度指示符的传感器。
本发明得到设计时间的改善、更小的电路占用面积(footprint)、更低的功耗、缩减的成本并且消除最差情况。
附图说明
图1是智能功率SOC设计方法的设计角的图示。
图2是启用智能功率的平台的优选实施方式的图示。
图3是智能功率工艺角传感器的优选实施方式的图示。
图4是智能功率集成工艺角和温度传感器的优选实施方式的图示。
具体实施方式
详细地参照本发明的优选实施方式。结合优选实施方式描述了本发明，但本发明并不意在受到这些优选实施方式的限制。相反，本发明意在含盖替代方式、变更方式和等效方式，这些可以包含在由权利要求书限定的本发明的精神与范围内。此外，在以下对本发明的详述中提出的许多特定细节是为了提供对本发明的透彻理解。然而，可不采用这些特定细节而实践本发明。在其他例子中，并未详细描述软件或数据库应用、网络系统以及电子或光电路，以免本发明的各个方面模糊不清。
图1示出了根据本发明的一种实施方式的智能功率SOC设计方法的设计角100的简图。智能功率设计方法的开始是通过以有限的裸片尺寸设计SOC。随着更多特性被加入，SOC使用传统设计流程可能超出其所分配的占用面积，然而利用智能功率方法则得到更小的裸片尺寸，将SOC保持在限制之内。
设计角100包含三个参数：供电电压101、温度102和工艺角103。另外，设计角100包括最差情况设计110、最佳情况设计111和特例设计112。
最差情况设计110在最慢工艺角、最低供电电压和最高温度的组合时发生。在该设计使用最少量的功率的同时，它在设计角100中提供最差性能。这产生的结果是：供电电压余量更低以及晶体管速度更慢，用于补偿性能的晶体管W/L比更大，以及裸片成本更高。
最佳情况设计111在最快工艺角、最高供电电压和最低温度的组合时发生。在该设计提供最佳性能同时，其具有最高功耗。另外，该设计使用由更快的晶体管速度和更高供电电压带来的更大电流，使用更高的导热系数封装或散热片，以及通过选用这种设计情形而导致更高的封装成本。
特例设计112沿着从最慢工艺角和最高供电电压到最快工艺角和最低供电电压的坡度相对线性地被合并。该设计在各种温度下工作，将三维模型有效地限制到二维模型(工艺角和供电电压)。这些设计在利用工艺角和温度组合来规划供电电压值及其容限时出现。
在设计过程中，通过比较最差情况110、最佳情况111和特例112设计产生智能功率优化。随后该过程为此情形选择最佳设计。根据所选择的设计来规划和实现电源智能策略。该策略确保SOC在工艺角和温度变化中性能有保证而不需要大的设计裕度，其结果是裸片面积更小和功耗更低。
图2示出了启用智能功率的平台200的实施方式。平台200包括常规电源电路201、致动器202、常规SOC负载电路203和传感器204。电源电路201可以耦合到用于根据感测到的工艺角和温度的变化控制电压的多个致动器202。致动器202实现从设计过程中选择的电源智能策略并且相应地向负载电路203供电。SOC负载电路203耦合到多个传感器204，传感器204向致动器202提供信息反馈，致动器202根据设计的电源智能策略调节电源。该信息可以包括工艺角、温度、供电电压、负载动态、负载带宽、负载操作顺序、负载功率节约模式改变、负载断电或加电顺序、负载自我保护等。相应地，平台200可以包括：有单独电源的SOC或包括系统封装(SIP)的集成系统、多芯片模块(MCM)、或电源和负载SOC电路的单体集成。在集成环境中，SOC电路和电源电路之间的通信可以自定义而不需遵循任何标准以实现最佳性能和应用优化。
根据本发明的一个重要方面，独立或集成电源电路的致动器包括工艺角和温度性能能力以及特殊优化和平衡考虑。工艺角性能能力允许设备根据工艺角的速度调节供电电压。当快速度工艺角被登记到负载SOC时，更低的供电电压被激励。替代地，当在负载SOC中感测到低速度工艺角时，致动器提供更高电压。类似地，温度性能致动器能力允许在低温时更低的供电电压以及在高温时更高的供电电压。同时，特殊优化和平衡考虑包括：用于热保护的供电电压优化，基于晶体管工艺角的数字电路优化，以及基于电阻器/电容器工艺角的模拟电路优化。
图3示出了根据本发明的一种实施方式的SOC的工艺角传感器300。传感器监控负载SOC的工艺角并且向致动器提供信息反馈。传感器300包括可编程除法器301、第一多位计数器302、晶体管速度检测器303、第二多位计数器304以及工艺角检测逻辑块305。传感器300使用检测器303在石英钟(crystal clock)的绝对时间参考的帮助下登记工艺角。
除法器301从石英钟和多位除法器控制接收输入。随后输入被处理并且以多位参考基准的形式而输出。该基准被第一计数器302处理并且作为多位参考输出而输出。检测器303在DC电源下工作并且输出工艺角感测时钟。第二计数器304接收该时钟并且输出多位晶体管速度指示符输出。工艺角检测逻辑块305接收参考输出和晶体管速度指示符输出并且输出多位晶体管角输出。检测器的组件300可以通过例如有线总线、光互联、电感耦合或其他功能上等同连接功能性的手段直接地或间接地连接。
在本发明的一种实施方式的例子中，除法器301接收来自在3到65MHz范围内操作的石英钟和6位除法器控制的输入。除法器301处理输入并且产生1MHz参考基准。第一8位计数器302处理基准并且输出8位参考输出。检测器303是工作在1MHz的环形振荡器，其向第二8位除法器304提供晶体管角时间信号，由此产生8位晶体管速度指示符输出。工艺角检测逻辑块305接收8位基准输出和8位晶体管速度指示符输出并且将它们处理成8位晶体管角输出。
本发明的一种用于模拟电路的替代实施方式将进一步包括由DC电源供电的电阻器电容器速度检测器以产生电阻器电容器角时间信号。所述信号由第三多位计数器接收，其将信号处理成多位电阻器电容器速度指示符输出。工艺角检测逻辑块305接收电阻器电容器速度指示符输出，以及参考输出和晶体管速度指示符输出。在处理输入时，产生多位晶体管角输出和多位电阻器电容器角输出。用于本实施方式的组件可以通过例如有线总线、光互联、电感耦合或其他功能上等同连接功能性的手段直接地或间接地连接。
图4示出了根据本发明的一种替代实施方式的集成工艺角和温度传感器400。传感器监控负载SOC的工艺角和温度并且向致动器提供信息反馈。集成传感器400包括：可编程除法器401、第一多位计数器402、晶体管速度检测器403、第二多位计数器404、电阻器电容器速度检测器405、第三多位计数器406、带隙407、温度检测器408以及工艺角温度检测逻辑块409。
除法器401接收来自石英钟和多位除法器控制的输入。随后输入被处理并且以多位参考基准的形式输出。该基准由第一计数器402处理并且作为多位参考输出而输出。晶体管速度检测器403在DC电源下工作并且产生晶体管角时间信号。第二计数器404接收该信号并且输出多位晶体管速度指示符输出。电阻器电容器速度检测器405在相同的DC电源下工作并且产生电阻器电容器角时间信号，该信号由第三计数器406接收。计数器406处理该信号并且输出多位电阻器电容器速度指示符输出。电阻器电容器速度检测器405和附随的计数器406在模拟电路测量中使用并且可被数字电路设计选用。带隙407包括带隙类型的温度到电压转换器，其产生参考电压基准。所述基准由检测器408接收，检测器408包括比较器类型的温度指示符并且输出多位温度输出。工艺角检测逻辑块409接收参考输出、晶体管速度指示符输出、电阻器电容器速度指示符输出和温度输出。在处理数据时，该块发布多位晶体管角输出、多位电阻器电容器角输出以及多位温度输出。检测器400的组件可以通过例如有线总线、光互联、电感耦合或其他功能上等同的连接功能性的手段直接地或间接地连接。
可选地，石英钟以在1到65MHz范围内的设定值工作并且除法器控制包括6位。第一计数器402、第二计数器404和第三计数器406是8位计数器，它们有各自的8位参考和速度输出。类似地，温度检测器408产生8位温度输出。工艺角温度检测逻辑块409接收四个8位输入并且产生8位晶体管角输出、8位电阻器电容器角输出以及8位温度输出。
虽然结合工艺角、温度和供电电压参数示出了智能功率技术和概念，它们可以扩展到上述限制之外。另外的参数的例子包括负载动态、负载带宽、负载操作顺序、负载功率节约模式改变、负载断电或加电顺序、负载自我保护等。
另外地，智能功率SOC数字设计流程能够由基于单元的设计实现以与标准单元库一起使用。标准单元库可以包括包含以下特征的单元：与慢工艺角相关联的供电电压可以高于或等于与快工艺角相关联的供电电压。可选地，该库也可能必须有资格满足供电电压、工艺角和温度特例的组合。
在本发明的另一种实施方式中，智能功率SOC数字设计流程也可以并入到由控制器执行的电子设计自动化(EDA)环境中，该控制器是一个或更多处理器、服务器、计算机或其他功能上等同的控制器功能性。该并入过程可以是动态规则检查器的形式或类似方法，其标记工艺角、温度和供电电压组合的非常规设计条件。允许用户基于智能功率设计方法重新设计电路，导致硅面积和功耗的显著降低。另外该设计流程还为SOC封装设计提供有利的导热系数选择，导致更低的封装成本。
替代地，智能功率设计流程可以被应用于模拟电路设计。模拟集成电路设计流程可以被并入到由控制器执行的电子设计自动化(EDA)环境中，该控制器是一个或更多处理器、服务器、计算机或其他功能上等同的控制器功能性。该并入过程可以是动态规则检查器的形式或类似方法，其标记工艺角、温度和供电电压组合的非常规设计条件。允许用户基于智能功率设计方法重新设计电路，导致硅面积和功耗的显著降低。另外的结果是当更高的供电电压与慢工艺角和高温非常规地相关联时，W/L比显著降低。由于非常规的组合，这带来模拟核心布置面积的显著减小。另外该设计流程还为SOC封装设计提供有利的导热系数选择，这导致更低的封装成本。
可以被动态规则检查器标记的非常规设计组合的一个例子可以在与慢工艺角相关联的供电电压可能高于或等于与快工艺角相关联的供电电压时发生。标记过程可以另外地通知用户产生可观收益的更优化的设计条件，诸如智能功率设计方法。
在本发明的一个应用中，智能功率设计流程包括在智能功率技术工艺角指示符和功率指示符中。在工艺角指示符中，工艺角的统计分布，使得每个单独的负载SOC基于所提供的不同反馈信息而具有不同的供电电压。功率指示符的结果是众多SOC负载间类似的SOC负载功耗值，而不管工艺角由于智能电源(iPower)信息反馈引起的工艺角变化。
选择并且描述实施方式是为了解释本发明的原理和应用，因此允许本领域的普通技术人员根据所考虑的特定的目的利用本发明的各种实施方式和修改。本发明的范围由权利要求书及其等同体限定。
Claims (13)
1.一种成本敏感的裸片和封装设计方法，包括以下步骤：
开发电源智能策略；
监控多个感测到的参数；并且
响应于感测到的参数的改变，根据所述策略进行操作。
2.根据权利要求1所述的方法，其中：
所述感测到的参数包括工艺角或温度。
3.根据权利要求1所述的方法，其中：
所述感测到的参数包括负载动态、负载带宽、负载操作顺序、负载功率节省模式改变、负载断电或加电顺序、或负载自我保护。
4.一种成本敏感的裸片和封装设计系统，包括：
SOC负载电路；
耦合到负载电路的用于提供信息反馈的多个传感器；
电源电路；以及
耦合到所述电源电路的多个致动器，其接收信息反馈并且根据电源智能策略调节电源。
5.根据权利要求4所述的系统，其中：
所述传感器监控工艺角或温度。
6.根据权利要求4所述的系统，其中：
所述系统以封装系统格式被集成。
7.根据权利要求4所述的系统，其中：
所述系统以多芯片模块格式被集成。
8.根据权利要求4所述的系统，其中：
所述系统被单体地集成。
9.根据权利要求4所述的系统，其中：
所述系统包括至少两个单独的芯片。
10.一种工艺角传感器，包括：
电源输入；
可编程除法器，其从石英钟和除法器控制接收输入并且产生参考基准；
连接到所述除法器的第一计数器，其接收所述参考基准并且产生参考；
晶体管速度检测器，其由所述电源供电并且产生晶体管角时间信号；
连接到所述检测器的第二计数器，其接收所述晶体管角时间信号并且产生晶体管速度指示符；以及
连接到所述第一计数器和所述第二计数器的工艺角检测逻辑块，其接收所述参考和指示符并且产生角输出。
11.根据权利要求10所述的工艺角传感器，进一步包括：
电阻器电容器速度检测器，其由所述电源供电并且产生电阻器电容器角时间信号；以及
连接到所述检测器的第三计数器，其接收所述信号并且产生电阻器电容器速度指示符输出；
其中，所述工艺角检测逻辑块接收所述电阻器电容器速度指示符以及所述参考和所述晶体管速度指示符，并且产生晶体管角输出以及电阻器电容器角输出。
12.一种用于在电子设计自动化(EDA)工具中使用的动态规则检查方法，包括以下步骤：
在设计验证后确定工艺角、温度和电压组合的非常规设计条件；并且
如果确定是肯定的，则指示所述非常规设计条件。
13.一种在包括处理器和存储器的EDA系统中，用于提供单元库的方法，所述方法包括以下步骤：
由处理器存储第一单元，所述第一单元包括供电电压、工艺角和温度的特例组合；并且
访问所述组合的第一单元；
其中，
与慢工艺角相关联的供电电压可以高于或等于与快工艺角相关联的供电电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/738,222 | 2007-04-20 | ||
| US11/738,222 US7739626B2 (en) | 2007-04-20 | 2007-04-20 | Method and apparatus for small die low power system-on-chip design with intelligent power supply chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101663815A true CN101663815A (zh) | 2010-03-03 |
Family
ID=39873485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880012567A Pending CN101663815A (zh) | 2007-04-20 | 2008-04-15 | 用于具有智能电源芯片的小裸片低功率片上系统设计的方法和装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7739626B2 (zh) |
| CN (1) | CN101663815A (zh) |
| TW (1) | TW200907729A (zh) |
| WO (1) | WO2008130938A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102788949A (zh) * | 2011-05-17 | 2012-11-21 | 创杰科技股份有限公司 | 具有侦测制程边界角与极端温度的电路 |
| CN104978457A (zh) * | 2015-06-29 | 2015-10-14 | 浪潮集团有限公司 | 一种基于国产ft1500a芯片的ddr3接口板级电源供电设计方法 |
| CN107291116A (zh) * | 2016-04-13 | 2017-10-24 | 联发科技股份有限公司 | 感知热策略方法和相应感知热策略装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7802216B2 (en) * | 2007-09-13 | 2010-09-21 | Rapid Bridge Llc | Area and power saving standard cell methodology |
| US20100235803A1 (en) * | 2009-03-16 | 2010-09-16 | Lara Gramark | Method and Apparatus for Automatically Connecting Component Interfaces in a Model Description |
| US8522187B2 (en) | 2010-12-06 | 2013-08-27 | International Business Machines Corporation | Method and data processing system to optimize performance of an electric circuit design, data processing program and computer program product |
| US9547034B2 (en) * | 2013-07-03 | 2017-01-17 | Xilinx, Inc. | Monolithic integrated circuit die having modular die regions stitched together |
| CN104699531B (zh) | 2013-12-09 | 2019-12-13 | 超威半导体公司 | 3d芯片系统中的电压下降缓解 |
| CN103886155B (zh) * | 2014-03-28 | 2016-08-17 | 清华大学 | 一种多电压三维专用片上网络芯片的层划分方法 |
| US9400308B2 (en) | 2014-07-03 | 2016-07-26 | Qualcomm Incorporated | Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction |
| KR102301639B1 (ko) | 2015-01-23 | 2021-09-14 | 삼성전자주식회사 | SoC(System-on Chip), 그의 전력 관리 방법 및 전자 장치 |
| US10366193B2 (en) * | 2015-06-16 | 2019-07-30 | Texas Instruments Incorporated | System and method for designing power systems |
| US20170068547A1 (en) * | 2015-09-09 | 2017-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device, method for designing semiconductor device and method for manufacturing semiconductor device |
| EP3675602B1 (en) * | 2017-09-25 | 2023-07-05 | Suzhou Opple Lighting Co., Ltd. | Power supply applied to multiple paths of loads, integrated power supply and illumination lamp |
| CN109685327A (zh) * | 2018-12-01 | 2019-04-26 | 国网天津市电力公司 | 一种用于拉路限电的智能算法 |
| CN112749206A (zh) * | 2020-12-29 | 2021-05-04 | 深圳海翼智新科技有限公司 | 针对探测器触发的处理方法、装置和电子设备 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021684A (en) * | 1989-11-09 | 1991-06-04 | Intel Corporation | Process, supply, temperature compensating CMOS output buffer |
| US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
| US7161513B2 (en) * | 1999-10-19 | 2007-01-09 | Rambus Inc. | Apparatus and method for improving resolution of a current mode driver |
| US6563354B1 (en) * | 2000-03-22 | 2003-05-13 | Cypress Semiconductor Corp. | On-chip circuit to compensate output drive strength across process corners |
| US6204651B1 (en) * | 2000-04-18 | 2001-03-20 | Sigmatel, Inc. | Method and apparatus for regulating an output voltage of a switch mode converter |
| US6566900B2 (en) * | 2001-09-27 | 2003-05-20 | Sun Microsystems, Inc. | Integrated on-chip process, temperature, and voltage sensor module |
| US6642774B1 (en) * | 2002-06-28 | 2003-11-04 | Intel Corporation | High precision charge pump regulation |
| US7278119B2 (en) * | 2002-11-29 | 2007-10-02 | Sigmatel, Inc. | Battery-optimized system-on-a-chip and applications thereof |
| US7583555B2 (en) * | 2003-04-11 | 2009-09-01 | Qualcomm Incorporated | Robust and Efficient dynamic voltage scaling for portable devices |
| KR100992177B1 (ko) * | 2003-05-07 | 2010-11-04 | 모사이드 테크놀로지스 코포레이션 | 파워 아일랜드를 사용한 집적 회로의 파워 관리 |
| US6958721B2 (en) * | 2003-09-18 | 2005-10-25 | The Regents Of The University Of Colorado | Matched delay line voltage converter |
| JP2005244413A (ja) * | 2004-02-25 | 2005-09-08 | Rohm Co Ltd | 時定数自動調整回路 |
| US7286003B2 (en) * | 2004-08-20 | 2007-10-23 | Stmicroelectronics Pvt. Ltd. | On-chip voltage regulator |
| US7246027B2 (en) * | 2005-03-11 | 2007-07-17 | Sigmatel, Inc. | Power optimization of a mixed-signal system on an integrated circuit |
-
2007
- 2007-04-20 US US11/738,222 patent/US7739626B2/en active Active
-
2008
- 2008-04-15 WO PCT/US2008/060368 patent/WO2008130938A1/en active Application Filing
- 2008-04-15 CN CN200880012567A patent/CN101663815A/zh active Pending
- 2008-04-18 TW TW097114348A patent/TW200907729A/zh unknown
-
2010
- 2010-05-03 US US12/772,803 patent/US20100207655A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102788949A (zh) * | 2011-05-17 | 2012-11-21 | 创杰科技股份有限公司 | 具有侦测制程边界角与极端温度的电路 |
| CN102788949B (zh) * | 2011-05-17 | 2015-08-19 | 创杰科技股份有限公司 | 具有侦测制程边界角与极端温度的电路 |
| CN104978457A (zh) * | 2015-06-29 | 2015-10-14 | 浪潮集团有限公司 | 一种基于国产ft1500a芯片的ddr3接口板级电源供电设计方法 |
| CN107291116A (zh) * | 2016-04-13 | 2017-10-24 | 联发科技股份有限公司 | 感知热策略方法和相应感知热策略装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7739626B2 (en) | 2010-06-15 |
| WO2008130938A1 (en) | 2008-10-30 |
| TW200907729A (en) | 2009-02-16 |
| US20080263482A1 (en) | 2008-10-23 |
| US20100207655A1 (en) | 2010-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101663815A (zh) | 用于具有智能电源芯片的小裸片低功率片上系统设计的方法和装置 | |
| US7814343B2 (en) | Semiconductor integrated circuit for reducing power consumption and enhancing processing speed | |
| EP2573531B1 (en) | Threshold-based temperature-dependent power/thermal management with temperature sensor calibration | |
| CN103197747B (zh) | 温度管理电路、包括其的片上系统和管理温度的方法 | |
| CN1333320C (zh) | 电脑装置的冷却系统 | |
| US8037326B2 (en) | Power control unit with digitally supplied system parameters | |
| US7979724B2 (en) | System and method for dynamically managing power consumption of integrated circuitry | |
| US9395774B2 (en) | Total platform power control | |
| CN110060963A (zh) | 用于将电力和热管理集成到集成电路中的系统和方法 | |
| US20120110352A1 (en) | Method and apparatus for thermal control of processing nodes | |
| CN103425839B (zh) | 面积及功率节省标准单元方法 | |
| TWI554854B (zh) | 積體電路及監視即時電流之方法及系統 | |
| CN103069359A (zh) | 管理计算系统中的电流和功耗 | |
| Nabina et al. | Adaptive voltage scaling in a dynamically reconfigurable FPGA-based platform | |
| Chakraborty et al. | Dynamic thermal clock skew compensation using tunable delay buffers | |
| US10007749B2 (en) | Converged adaptive compensation scheme | |
| KR20150027413A (ko) | 프로세서 내에 집적되는 온도 센서, 이의 동작 방법 및 상기 온도 센서를 포함하는 장치 | |
| USRE49711E1 (en) | Distributed digital low-dropout voltage micro regulator | |
| WO2013147874A1 (en) | Methods and apparatus for communicating available battery power | |
| US20190025135A1 (en) | Non-linearity correction technique for temperature sensor in digital power supply | |
| Beldachi et al. | Run‐time power and performance scaling in 28 nm FPGAs | |
| US12055988B1 (en) | Memory thermal protection | |
| US11868109B2 (en) | Sensor interface circuit controller for multiple sensor types in an integrated circuit device | |
| US20210311537A1 (en) | Supply Voltage Control Systems And Methods For Integrated Circuits | |
| US20240154514A1 (en) | Current equalization and reconfigurable double control loop for voltage regulators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100303 |