CN101662887B - 印刷电路板及其感应点位置优化方法 - Google Patents
印刷电路板及其感应点位置优化方法 Download PDFInfo
- Publication number
- CN101662887B CN101662887B CN200810304298XA CN200810304298A CN101662887B CN 101662887 B CN101662887 B CN 101662887B CN 200810304298X A CN200810304298X A CN 200810304298XA CN 200810304298 A CN200810304298 A CN 200810304298A CN 101662887 B CN101662887 B CN 101662887B
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit board
- load
- pcb
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
一种印刷电路板,其包括一电压稳压模组、若干负载及一用于增大所述若干负载的电压余值的感应点,所述电压稳压模组用于为所述若干负载供电,每一负载设有一权重,该权重是根据印刷电路板中每一负载的电流值或所有负载的数量计算得到,所述感应点的电压值为每一负载的权重与其电压值的乘积的总和。本发明还提出一种应用于所述印刷电路板的感应点位置优化方法。
Description
技术领域
本发明涉及一种能优化印刷电路板感应点位置的方法及利用该方法设计得到的印刷电路板。
背景技术
印刷电路板作为一种元件连接平台在电子工业中占据了非常重要的地位。在印刷电路板上,若电压稳压模组的感应点位置设置适当,则可增大负载的电压余值,提升电源的性能。因此,电源稳压器的感应点位置的确定在印刷电路板的设计过程中至关重要。然而,目前在设计印刷电路板的过程中,设计者往往仅根据自身的经验将感应点设置在靠近电压稳压模组的位置,这并不能增大负载的电压余值,使得负载变动时需要增加电压稳压模组的输出电容,降低电源的性能。
发明内容
鉴于以上内容,有必要提供一种印刷电路板感应点位置的优化方法及具有优化位置感应点的印刷电路板。
一种印刷电路板,其包括一电压稳压模组、若干负载及一用于增大所述若干负载的电压余值的感应点,所述电压稳压模组用于为所述若干负载供电,每一负载设有一权重,该权重是根据印刷电路板中每一负载的电流值或所有负载的数量计算得到,所述感应点的电压值为每一负载的权重与其电压值的乘积的总和。
一种印刷电路板的感应点位置优化方法,包括以下步骤:根据印刷电路板中每一负载的电流值得到每一负载的电压值;根据印刷电路板中每一负载的电流值或所有负载的数量计算出每一负载的权重;求每一负载的权重与其电压值的乘积和,得到感应点的电压值;以及根据所述感应点的电压值在印刷电路板中设定所述感应点。
本发明印刷电路板感应点位置优化方法可增大所述若干负载的电压余值,即当所述若干负载的电压在相应电压余值范围内有所变动时,所述电压稳压模组仍能对所述若干负载正常供电,从而提升所述电压稳压模组的使用性能。
附图说明
图1是一印刷电路板的示意图。
图2是本发明印刷电路板感应点位置优化方法较佳实施方式的流程图。
图3是本发明印刷电路板较佳实施方式的示意图。
具体实施方式
下面参照附图结合具体实施方式对本发明作进一步详细描述:
请同时参考图1及图2,本发明印刷电路板感应点位置优化方法包括以下步骤:
步骤101,首先在仿真软件中构建一印刷电路板100的模型,所述印刷电路板100包括一感应点D、一电压稳压模组VRM及三个负载芯片C1、C2及C3。所述感应点D靠近电压稳压模组VRM。所述电压稳压模组VRM的输出电压允许波动范围为1.425V-1.575V。所述电压稳压模组VRM用来为所述负载芯片C1、C2及C3供电,并将所述感应点D所处位置的电压设置为1.5V。所述负载芯片C1、C2及C3的电流值I1、I2及I3分别设置为2.6A、9.6A及2.38A。然后在仿真软件中通过仿真计算得到所述负载芯片C1、C2及C3的电压值V1、V2及V3分别为1.4697V、1.4599V及1.4595V。因此,所述负载芯片C1的有效电压余值为其电压值V1与所述电压稳压模组VRM的最小电压值1.425V的差值,即44.7mV。所述负载芯片C2的有效电压余值为其电压值V2与所述电压稳压模组VRM的最小电压值1.425V的差值,即34.9mV。所述负载芯片C3的有效电压余值为其电压值V3与所述电压稳压模组VRM的最小电压值1.425V的差值,即34.5mV。
步骤102,根据加权平均法计算所述负载芯片C1、C2及C3的权重,本实施方式将所述负载芯片C1、C2及C3的电流归一化值作为相应负载的权重,表示为:
其中W1、W2及W3分别表示所述负载芯片C1、C2及C3的权重。故,当所述电流值I1、I2及I3分别为2.6A、9.6A及2.38A时,所述负载芯片C1、C2及C3的权重分别为0.18、0.66及0.16。
步骤103,利用所述负载芯片C1、C2及C3的权重W1、W2及W3分别对负载芯片C1、C2及C3的电压值V1、V2及V3加权求和,表示为:
VD=W1*V1+W2*V2+W3*V3 (4)
其中,所述电压值VD为一优化感应点的位置标示值。因此,当所述电压值V1、V2及V3分别为1.4697V、1.4599V及1.4595V,所述负载芯片C1、C2及C3的权重分别为0.18、0.66及0.16时,所述电压值VD为1.46V。所述印刷电路板100上电压值为VD的点均可作为所述优化感应点的位置。所述印刷电路板100上所有电压值为VD的点形成所述优化感应点位置的分布带。
步骤104,根据实际布线的可行性及便捷性,在所述优化感应点位置的分布带中选取一个较优点,作为所述优化感应点。所述优化感应点确定后,所述电压稳压模组VRM将所述优化感应点所在位置的电压设置为1.5V,从而所述印刷电路板100上的电压分布随之改变。此时,在仿真软件中仿真得到所述负载芯片C1、C2及C3的电压值V1、V2及V3分别变为1.5062V、1.4963V及1.4959V,则所述负载芯片C1的有效电压余值为其电压值V1与所述电压稳压模组VRM的最大电压值1.575V的差值,即68.8mV;所述负载芯片C2的有效电压余值为其电压值V2与所述电压稳压模组VRM的最小电压值1.425V的差值,即71.3mV;所述负载芯片C3的有效电压余值为其电压值V3与所述电压稳压模组VRM的最小电压值1.425V的差值,即70.9mV。由此可见,本发明印刷电路板感应点位置优化方法能通过确定所述优化感应点的位置,增大所述负载芯片C1、C2及C3的有效电压余值。
将通过上述印刷电路板感应点位置优化方法得到的所述优化感应点应用于所述印刷电路板100中,则得到如图3所示的具有所述优化感应点的印刷电路板100,其中,感应点D1的位置即为所述优化感应点所处的位置。
需要说明的是,所述电压稳压模组VRM也可为其他规格的直流电源或交流电源,负载芯片的个数也可随实际需要而改变。所述负载芯片C1、C2及C3的权重W1、W2及W3也可通过其他的加权平均法得到,如,所述负载芯片C1、C2及C3的权重W1、W2及W3分别为相应负载芯片电流的平方值与各负载芯片电流的平方值之和的比率,即将所述负载芯片C1、C2及C3的电流平方值的归一化值作为相应负载的权重,表示为:
或者,所述负载芯片C1、C2及C3的权重W1、W2及W3为简单平均加权系数,表示为:
其中,n为所述负载芯片的个数,本实施方式中n为3。
综上可知,本发明印刷电路板感应点优化方法可增大所述负载芯片C1、C2及C2的电压余值,即当所述负载芯片C1、C2及C2的额定电压在相应电压余值范围内变动时,所述电压稳压模组VRM仍能对所述负载芯片C1、C2及C2正常供电,从而提升所述电压稳压模组VRM的使用性能。
Claims (8)
1.一种印刷电路板,其包括一电压稳压模组、若干负载及一用于增大所述若干负载的电压余值的感应点,所述电压稳压模组用于为所述若干负载供电,每一负载设有一权重,该权重是根据印刷电路板中每一负载的电流值或所有负载的数量计算得到,所述感应点的电压值为每一负载的权重与其电压值的乘积的总和。
2.如权利要求1所述的印刷电路板,其特征在于:每一负载的权重为其电流值的归一化值。
3.如权利要求1所述的印刷电路板,其特征在于:每一负载的权重为其电流的平方值的归一化值。
4.如权利要求1所述的印刷电路板,其特征在于:每一负载的权重为简单平均加权系数。
5.一种印刷电路板的感应点位置优化方法,包括以下步骤:
根据印刷电路板中每一负载的电流值得到每一负载的电压值;
根据印刷电路板中每一负载的电流值或所有负载的数量计算出每一负载的权重;
求每一负载的权重与其电压值的乘积和,得到感应点的电压值;以及
根据所述感应点的电压值在印刷电路板中设定所述感应点。
6.如权利要求5所述的印刷电路板的感应点位置优化方法,其特征在于:每一负载的权重是每一负载的电流值的归一化值。
7.如权利要求5所述的印刷电路板的感应点位置优化方法,其特征在于:每一负载的权重是每一负载的电流的平方值的归一化值。
8.如权利要求5所述的印刷电路板的感应点位置优化方法,其特征在于:每一负载的权重是每一负载的简单平均加权系数。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810304298XA CN101662887B (zh) | 2008-08-29 | 2008-08-29 | 印刷电路板及其感应点位置优化方法 |
US12/257,367 US7915758B2 (en) | 2008-08-29 | 2008-10-23 | Printed circuit board and method for determining an optimization point for sensing a voltage regulator module on a printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810304298XA CN101662887B (zh) | 2008-08-29 | 2008-08-29 | 印刷电路板及其感应点位置优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101662887A CN101662887A (zh) | 2010-03-03 |
CN101662887B true CN101662887B (zh) | 2011-11-09 |
Family
ID=41724240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810304298XA Expired - Fee Related CN101662887B (zh) | 2008-08-29 | 2008-08-29 | 印刷电路板及其感应点位置优化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7915758B2 (zh) |
CN (1) | CN101662887B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8080897B1 (en) * | 2009-05-19 | 2011-12-20 | Sigrity, Inc. | Optimal sense location |
TWI507906B (zh) * | 2014-01-06 | 2015-11-11 | Wistron Corp | 電路板承載電流的判斷方法、以及製程廠商的篩選方法及系統 |
CN105653765A (zh) * | 2015-12-23 | 2016-06-08 | 无锡江南计算技术研究所 | 多相vrm电源电路的四面布局方法 |
US11223280B1 (en) * | 2020-07-08 | 2022-01-11 | Cisco Technology, Inc. | Multiphase voltage regulator with multiple voltage sensing locations |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040124713A1 (en) * | 2002-12-04 | 2004-07-01 | Orr Raymond K. | Distributed power supply arrangement |
US7355371B2 (en) * | 2006-05-31 | 2008-04-08 | Ali Corporation | Voltage regulator and method thereof |
CN101241523A (zh) * | 2008-03-10 | 2008-08-13 | 清华大学 | 全芯片互连线功耗最优的布局阶段缓冲器规划方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7433211B1 (en) * | 2003-06-30 | 2008-10-07 | Iwatt Inc. | System and method for input current shaping in a power converter |
KR100621104B1 (ko) * | 2004-08-25 | 2006-09-19 | 삼성전자주식회사 | 전자장치 |
FR2893787B1 (fr) * | 2005-11-22 | 2007-12-21 | Schneider Toshiba Inverter | Dispositif de correction de facteur de puissance pour variateur de vitesse |
US7694163B1 (en) * | 2006-12-14 | 2010-04-06 | Emc Corporation | System for generating and monitoring voltages generated for a variety of different components on a common printed circuit board |
-
2008
- 2008-08-29 CN CN200810304298XA patent/CN101662887B/zh not_active Expired - Fee Related
- 2008-10-23 US US12/257,367 patent/US7915758B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040124713A1 (en) * | 2002-12-04 | 2004-07-01 | Orr Raymond K. | Distributed power supply arrangement |
US7355371B2 (en) * | 2006-05-31 | 2008-04-08 | Ali Corporation | Voltage regulator and method thereof |
CN101241523A (zh) * | 2008-03-10 | 2008-08-13 | 清华大学 | 全芯片互连线功耗最优的布局阶段缓冲器规划方法 |
Also Published As
Publication number | Publication date |
---|---|
US7915758B2 (en) | 2011-03-29 |
CN101662887A (zh) | 2010-03-03 |
US20100052422A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101662887B (zh) | 印刷电路板及其感应点位置优化方法 | |
Shuai et al. | Robust droop control of DC distribution networks | |
TWI344763B (en) | Apparatus and method for simulating a rectified passive loading | |
JP4937401B1 (ja) | 電子機器および同機器における電源モジュールの入力電力値算出方法 | |
Zhai et al. | A method of multi-objective reliability tolerance design for electronic circuits | |
CN101556298B (zh) | 整流性被动式负载仿真装置及方法 | |
CN105653765A (zh) | 多相vrm电源电路的四面布局方法 | |
US9817456B2 (en) | Method and module for providing instructions for setting a supply voltage | |
CN101989310A (zh) | 电路板布线设计的自动化系统及方法 | |
CN106777612B (zh) | 一种建立pcb类型的预测模型和pcb设计的方法及装置 | |
CN101957649A (zh) | 电源供应系统及方法 | |
US9436243B2 (en) | Circuit board and power source management system of circuit board | |
CN102054072B (zh) | 扩展具有不同传输线长度的仿真方法与装置 | |
CN101453172A (zh) | 平衡晶闸管的电流所采用的系统和方法 | |
CN103576820B (zh) | 具负载平衡功能的切换式电源供应装置 | |
CN101625924B (zh) | 电压互感器仿真负荷箱 | |
Erdin et al. | Power integrity aware approach to dynamic analysis of buck converters | |
TWI380190B (en) | Printed circuit board and optimization method for induction point position thereon | |
CN101539610B (zh) | 印刷电路板讯号线温升估算系统及方法 | |
CN113987999A (zh) | 基于cps协同仿真的微系统pdn去耦网络优化方法 | |
CN208609262U (zh) | 柔性电路板及激光投影设备 | |
CN101135986A (zh) | 接口功率消耗测试卡 | |
CN101281548A (zh) | 元件布设系统及方法 | |
Yan et al. | Package-embedded spiral inductor characterization with application to switching buck converters | |
CN209572221U (zh) | 一种电感封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111109 Termination date: 20140829 |
|
EXPY | Termination of patent right or utility model |