CN101641929A - 射频识别收发器 - Google Patents

Abstract

本发明揭示一种射频识别收发器。该射频识别收发器包含：传输器路径，其包含脉冲形成器及调制器，该脉冲形成器可调谐形成在不同预定频率范围内传输的信号的脉冲，而该调制器可将要传输的已形成脉冲调制到多个预定频率范围之一内；接收器路径，其包含解调器可解调来自多个预定频率范围的已接收信号。

Description

射频识别收发器

技术领域

本发明关于射频识别收发器。

背景技术

随着集成电路(IC，“Integrated Circuit”)技术进步并且射频识别(RFID，“Radio Frequency Identification”)标签的尺寸缩小和成本降低，RFID的需求日益殷切。如此使得许多需要用到非常小尺寸与低成本RFID读取器的应用变成可能。这些应用包含零售商店内商品标价、仓储管理、机场行李追踪以及追查。此种需求的增加呼应对于小型并且低成本手持RFID读取器的相对需求。

RFID频带最低从125kHz开始，但是较佳为860MHz至960MHz频带用于长读取范围的超高频(UHF，“Ultra-high Frequency”)，因为读取器和标签的尺寸与其波长相匹配。再者，860MHz至960MHz频带落在大部分国家中用于UHF RFID的核准频带内。对于美国而言，最低频率间距大约是50kHz。EPC Global Class-1 Generation-2通讯协议集中在860MHz至960MHz的频带上。欧洲RFID标准要求严苛的频谱模板需求，如欧洲电信标准机构EN 302208-1V1.1.2于2006年3月所公布的欧洲标准。

已知有提供射频(RF，“Radio Frequency”)、混合信号以及数字基带功能的单芯片收发器，可用于UHF RFID读取器的物理层。RFID读取器IC的晶粒大小为21mm²，并且以0.18μm锗硅(SiGe)BiCMOS制程来实现。当芯片在0dBm自我干扰器存在的情况下同时发射+20dBm信号并且接收-85dBm标签信号时，其耗电量为1.5W。

另外还有一种在900MHz频带上运作的互补金属氧化物半导体(CMOS，“Complementary Metal Oxide Semiconductor”)RF收发器用于UHF移动RFID读取器。收发器以0.18μm CMOS制程设计与制造，其设计焦点在于线性而非噪声数据。

在此也有一种已知的基于RFID范围的读取器前端，允许在大型频带内阻挡器存在的情况下，根据RFID范围侦测标签信息。所提案的读取器允许将最微弱的所要信号放大18dB，同时抑制TX阻挡器及其噪声层以及LO相位噪声平均30dB，造成优于50dB的讯号阻挡比。透过信号在两RF路径：直线路径以及非直线路径内移动的组合，可达成TX阻挡器抑制。在直线路径内，所要信号以及阻挡信号都透过低噪声放大器(LNA，“Low Noise Amplifier”)同时放大，而在非直线路径内，所要信号同时限制阻挡器与所要信号。限制功能只保留更强大阻挡信号的频率与相位。然后利用减去直线与非直线路径的输出来抑制阻挡信号。因此，会取消阻挡信号但透过直线路径放大所要信号。

已知有一种RFID读取器可透过个人计算机存取，该RFID读取器包含一个PC卡接口以及一个控制器，这两者都根据来自石英振荡器的频率信号来运作。RFID读取器更包含一个位于传输路径内的直线功率放大器调制器、一个可解调来自RFID标签的EPC全域Class_1和Class_0信号的接收链接，以及一个集成切换装置用于选择多个天线中的一个来传输或接收RF信号。

另一RFID读取器利用分别将使用部分传输信号形成的空信号连结至接收器内，增强单天线RFID咨询装置的灵敏度。空信号的相位与振幅可调谐，如此空信号取消来自天线的反射传输信号、导致更容易侦测到来自远处RFID标签的微弱逆散射信号，并且改善RFID接收器的灵敏度。

已知的接收器使用一种集中常数网络方法，如此就不需要成本高并且体积大的耦合器、循环装置以及分布的延迟线路。同时也提供单刀四掷(single-pole，four-throw，sp4t)天线切换配置。接收器提供一种手持接收器，可在相距大约三至五公尺的距离上操作。这允许手持接收器具有高性能(例如长读取距离)以及优良识别率(即正确读取迅速通过检查点的分布相近的标签的能力)的架构。当使用兼容的RFID标签，系统也可用于改变RFID标签内储存的识别或其它信息。

拥有在单个集成装置上提供上述功能，并仍旧可在多个预定频率范围之一内操作的RFID收发器将是有益的。本发明提供这种性能可与目前可获得、但是更昂贵并且更大的RFID收发器相匹配的RFID收发器。

发明内容

根据本发明的一个方面，提供一种射频识别收发器，其包含：传输器路径，包含脉冲形成器，其可调谐形成要在不同预定频率范围内传输的信号的脉冲，及调制器，其可调制要在多个预定频率范围之一内传输的该已形成的脉冲；接收器路径，包含解调器，其解调来自多个预定频率范围之一的已接收信号。

附图说明

在图式中，所有不同图式中一样的参考字符通常表示相同部件。图式并未依照比例，而一般只用于强调说明本发明的原理。在下列说明当中，将参考附图来说明本发明的许多具体实施例，其中：

图1显示依照本发明具体实施例制作的RFID(射频识别)系统的区块层表示图。

图2显示依照本发明具体实施例制作的RFID收发器架构的区块层表示图。

图2A显示依照本发明具体实施例制作的RFID收发器的高通滤波器的区块层表示图。

图2B显示依照本发明具体实施例制作的RFID收发器的高通滤波器的频率特性。

图2C显示用于侦测预选信道的中央频率存在的测试。

图3显示依照本发明具体实施例制作的RFID系统的区块层表示图。

图4显示依照本发明具体实施例制作的RFID系统的区块层表示图。

图5和图6显示RFID系统用于不同操作情况下的区块层表示图。

图7显示依照本发明具体实施例制作的RFID收发器的双回路锁相环(PLL)合成器的架构的区块层表示图。

图8显示用于实施依照本发明具体实施例制作的RFID收发器的PLL合成器内所使用的压控振荡器的电路示意图。

图9显示用于依照本发明具体实施例制作的RFID收发器内所使用的8频带压控振荡器中所有八个频带的调谐曲线。

图10显示鉴频鉴相器器(PFD，“Phase Frequency Detector”)的电荷泵电路以及依照本发明具体实施例制作的RFID收发器的PLL合成器内所使用的电荷泵区块的示意图。

图11显示位于依照本发明具体实施例制作的RFID收发器的PLL合成器内单边带(SSB)混频器的示意图。

图12说明SSB混频器的镜像抑制。

图13A显示依照本发明具体实施例制作的RFID收发器内接收器路径架构的区块层表示图。

图13B显示依照本发明具体实施例制作的RFID收发器内另一接收器路径架构的区块层表示图。

图13C显示依照本发明具体实施例制作的RFID收发器内一前置放大级的区块层表示图。

图14显示依照本发明具体实施例制作的RFID收发器内接收器路径前端架构的区块层表示图。

图15显示依照本发明具体实施例制作的RFID收发器的低噪声放大器(LNA)的示意图。

图16显示依照本发明具体实施例制作的RFID收发器的接收器路径内LNA结构与配置的区块层表示图。

图17显示向下转换混频器的示意图，该混频器可用于实现依照本发明具体实施例制作的RFID收发器的同相混频器(I-Mixer)以及正交混频器(Q-Mixer)。

图18A显示依照本发明具体实施例制作的RFID收发器的通道选择滤波器(CSF)的区块层表示图。

图18B显示CSF的频率特性。

图19显示位于依照本发明具体实施例制作的RFID收发器的接收器路径内信道选择滤波器(CSF)的示意图。

图20显示依照本发明具体实施例制作的RFID收发器的接收器路径内可变增益放大器(VGA)的区块层表示图。

图21显示位于依照本发明具体实施例制作的RFID收发器的接收器路径内VGA的示意图。

图22显示依照本发明具体实施例制作的RFID收发器的传输器路径内脉冲形成滤波器(PSF)的区块层表示图。

图23A显示依照本发明具体实施例制作的RFID收发器的传输器路径内PSF的区块层表示图。

图23B显示PSF的频率特性。

图24显示位于依照本发明具体实施例制作的RFID收发器的接收器路径内PSF的biquad结构示意图。

图25显示依照本发明具体实施例制作的RFID收发器的传输器路径内调制器的区块层表示图。

图26显示依照本发明具体实施例制作的RFID收发器所使用的单边带幅移键控(SSB-ASK)的区块层表示图。

图27显示依照本发明具体实施例制作的RFID收发器的传输器路径内功率放大器(PA)的区块层表示图。

图28显示位于依照本发明具体实施例制作的RFID收发器的传输器路径内PA的示意图。

图29显示依照本发明具体实施例制作的RFID收发器的数字专用集成电路(ASIC)的区块层表示图。

图30总结ASIC的逻辑控制。

图31显示依照本发明具体实施例制作的RFID收发器的传输频谱模板，其用于多重咨询器环境并符合EPC Gen-2标准，以及输出频谱。

图32显示依照本发明具体实施例制作的RFID收发器的测量脉冲形成滤波器特性。

图33显示依照本发明具体实施例制作的RFID收发器位于860MHz和960MHz上的测量载波相位噪声。

图34A显示依照本发明具体实施例制作的RFID收发器的DSB-ASK调制。

图34B显示依照本发明具体实施例制作的RFID收发器的PR-ASK调制。

图34C显示依照本发明具体实施例制作的RFID收发器的SSB-ASK调制。

图35A显示响应依照本发明具体实施例制作的RFID收发器的接收优先模式的信道选择滤波器。

图35B显示响应依照本发明具体实施例制作的RFID收发器额发射模式的信道选择滤波器。

图36显示具有依照本发明具体实施例制作的RFID收发器的晶粒照片。

图37显示与依照本发明具体实施例制作的RFID收发器合并的UHF(超高频)RFID读取器系统照片。

图38显示将依照本发明具体实施例制作的RFID收发器的性能结果总结的表格。

图39显示将依照本发明具体实施例制作的RFID收发器的范围性能结果总结的表格。

图40显示依照本发明具体实施例制作的RFID收发器的数字低通滤波器(信道选择滤波器)的响应。

图41A显示在依照本发明具体实施例制作的RFID收发器的传输路径内的信号。

图41B显示来自依照本发明具体实施例制作的RFID收发器的传输信号，搭配侦测封包。

图41C将依照本发明具体实施例制作的RFID收发器的传输频谱模板与侦测封包作比较。

图42A显示在时间领域内依照本发明具体实施例制作的RFID收发器内的侦测信号。

图42B显示依照本发明具体实施例制作的RFID收发器的SSB调制频谱。

图42C显示在时间领域内依照本发明具体实施例制作的RFID收发器内的侦测信号。

图43显示在依照本发明具体实施例制作的RFID收发器的接收器路径内的波形，其中使用理想本地振荡器。

图44显示在依照本发明具体实施例制作的RFID收发器的信号性能上，具有阻挡信号的相位噪声的影响。

图45显示从依照本发明具体实施例制作的RFID收发器的功率放大器发射出来的双音调输出频谱。

具体实施方式

虽然已经参考特定具体实施例来显示和说明本发明的具体实施例，熟知该项技艺者应了解在不悖离下附权利要求内所定义的本发明精神与范畴之下可进行许多形式与细节方面的变更。如此藉由附属权利要求来指示本发明范畴，并因此涵盖所主张涵义与范围内的所有变更。将了解，相关图式内所使用的共同编号表示具有类似或相同目的的组件。

图1显示依照本发明具体实施例制作的RFID(射频识别)系统180的区块层表示图。

RFID系统180包含一个RFID收发器100，该收发器与一个微控制器(MCU，“Microcontroller”)104、一个石英振荡器106、一个传输器/接收器(Tx/Rx，“transmitter/receiver”)隔离单元112以及一个功率放大器(PA，“PowerAmplifier”)108电连接。PA 108接着与一个滤波器110连接，并且滤波器110也与Tx/Rx隔离单元112连接。天线114连结至Tx/Rx隔离单元112以传输来自RFID收发器100的信号(Tx_out)126，并且将接收的信号(Rx_in)124传送至RFID收发器100。

RFID收发器100包含一个传输器路径105以及一个接收器路径102。传输器路径105包含一个脉冲形成器138，其调整形成将要在不同预定频率范围内传输的信号126的脉冲；一个调制器140，将要传输126的已形成脉冲调制到多个预定频率范围之一内。接收器路径102包含一个解调器103，其解调来自多个预定频率范围的已接收信号124。

获得具有集成的传输器与接收器配置的RFID读取器系统内传输器部分与接收器部分间的隔离是有益的。这是因为若传输器与接收器前端未充分隔离的话，传输器输出会漏至接收器前端内。接收器前端处理从传输器漏出的信号而不影响所要信号的性能的能力称作接收器前端线性。运用0.18-μm CMOS(互补金属氧化物半导体)技术难以获得具有与分离式传输器与接收器配置相同的线性的集成的传输器与接收器配置。经发现，上述RFID系统180的配置提供传输器部分与接收器部分之间良好的隔离。

在使用上，MCU 104利用将要传输的数据(Tx_data)116以及串行外围接口(SPI，“Serial Peripheral Interface”)电路控制信号118传送至RFID收发器100，来控制RFID收发器100的操作。MCU 104也处理来自RFID模块100的同相(I)接收器数据(Rx_data I)120以及正交相位(Q)接收器数据(Rx_data Q)122。石英振荡器106用于将稳定的参考时钟信号128提供给RFID模块100，并且在本具体实施例内该信号具有20MHz的共振频率。PA 108允许RFID收发器100运用在更远的距离上。

传输的Tx_out信号126为使用Tx_data 116调制的载波信号，而Rx_data I 120和Rx_data Q 122RFID都是从接收的Rx_in信号124解调出来的数据。Tx/Rx隔离单元112确定传输的Tx_out信号126与接收的Rx_in信号124彼此隔离。

图2显示依照本发明具体实施例制作的RFID收发器200架构的区块层表示图。将了解，RFID收发器200可用于取代图1的RFID收发器100。

RFID收发器200包含一个接收器路径202、一个传输器路径204、一个双回路锁相环(PLL，“Phase Locked Loop”)合成器206以及一个串行外围接口(SPI)电路208。

I)接收器路径202

接收器路径202包括：一个低噪声放大器(LNA)210、一组同相(I)和正交相位(Q)混频器212i(I-Mixer)和212q(Q-Mixer)、一组I和Q放大器214i(I-Amp)和214q(Q-Amp)、一组I和Q通道选择滤波器(CSF，“Channel Select Filter”)216i(I-CSF)和216q(Q-CSF)、一组I和Q可变增益放大器(VGA，“Variable Gain Amplifier”)218i(I-VGA)和218q(Q-VGA)、一组模拟数字转换器(ADC，“Analogue to Digital Converter”)220i和220q以及一个幅移键控(ASK，“Amplitude-shift Keying”)解调器222。

Rx_in信号124进入LNA 210的输入，而LNA 210输出耦合至I-Mixer 212i和Q-Mixer 212q两者各自的输入。如此，接收器路径202包含至少一个放大器来放大已接收的信号124。LNA 210可根据RFID收发器200的不同操作模式来在高增益模式或低增益模式内操作。

I-Mixer 212i和Q-Mixer 212q输出透过外部直接(DC，“direct”)阻隔电容器224分别耦合至I-Amp 214i和Q-Amp 214q各自的输入。I-Amp 214i和Q-Amp 214q输出耦合至I-CSF 216i和Q-CSF 216q各自的输入，而I-CSF 216i和Q-CSF 216q的输出连接至I-VGA 218i和Q-VGA 218q各自的输入。I-VGA 218i输出耦合至各自的ADC 220i输入与ASK解调器222输入，而Q-VGA 218q输出则耦合至各自的ADC 220q输入与ASK解调器222输入。

接收器路径202使用直接转换结构，因为接收器输入Rx_in信号124包含一个来自RFID标签228的逆散射信号228b，其中逆散射信号228b具有与传输的Tx_out信号126中传输载波相同的频率。接收器前端将接收的信号Rx_in信号124下变频为基带信号。另外，在接收器前端上，LNA 210设计成在接收优先(LBT，“Listen-before-talk”)模式达成高灵敏度并且在发射模式内达成高输入第三顺序拦截点IIP3，其中控制信号LBT/Talk模式226决定LNA 210所在的个别瞬间模式(LBT或Talk)。在图2所示的具体实施例内，LNA 210设计成具有可切换增益，这让LNA 210具有在欧洲电信标准机构(ETSI，“European Telecommunication Standards Institute”)RFID标准之下可用于接收优先模式与发射模式的优点。LNA 210可切换至低增益用于发射模式以及高增益用于LBT模式。之后将参照图15与图16详述LNA210。

在RFID系统内，RFID标签并未由电池供电，并且在来自RFID读取器传输供电的被动模式内运作。读取范围主要受限于RFID标签228灵敏度，而非被动RFID读取器灵敏度。目前可取得的RFID标签具有大约-10dBm的灵敏度。

PLL 206耦合至I-Mixer 212i和Q-Mixer 212q，如此PLL 206分别将同相本地振荡器信号(I-LO，“In-phase Local Oscillator”)230i和正交本地振荡器信号(Q-LO，“Quadrature Local Oscillator”)230q提供给I-Mixer 212i和Q-Mixer 212q。信号I-LO 230i和Q-LO 230q在I-Mixer212i和Q-Mixer 212q内促进Rx_in信号124与RFID模块200运用的I和Q本地振荡器(LO)频率混频，其中Rx_in信号124包含来自RFID标签228的传入逆散射信号228b。混频达成I-Mixer 212i和Q-Mixer212q的下变频，如此I-Mixer 212i提供具有第一差分同相信号与第二差分同相信号的输出信号213，并且Q-Mixer 212q提供具有第一差分正交信号与第二差分正交信号的输出信号215。

外部阻隔电容器224帮助抑制固定的DC偏移。

在另一具体实施例内，接收器路径202内的I-Mixer 212i和Q-Mixer 212q输出与其各自的I-VGA 218i和Q-VGA 218q输入之间布署高通滤波器(图2内未示出，参照图4内的参考号码224/424)。高通滤波器可为单阶高通滤波器，包含外部AC耦合电容器424(图4)以及各自的I-VGA 218i和Q-VGA 218q的输入电阻。在此可能需要更高阶的高通滤波器，可布署为224。一起参照图2与图2B，若要减少信息损失，高通滤波器的拐角频率270设计成越低越好。在将高通滤波器的拐角频率270设计成尽可能低时，建立时间会增加。不过，针对RFID标签侦测，RFID通讯协议指定比其它通讯协议较短的数据前导。该较短的数据前导表示必须在更短的建立时间内侦测到RFID标签228。如此，若要透过逆散射调制侦测RFID标签228，则根据逆散射信号228b数据率建立时间来制作可调谐的高通滤波器。例如：拐角频率选择介于逆散射频率的百分之5到10之间。

返回参照图2，因为I-Mixer 212i和Q-mixer 212q具有直接转换架构，那么选择全差分架构用于模拟基带信号处理组件，就是I-Amp214i、Q-Amp 214q、I-CSF 216i、Q-CSF 216q、I-VGA 218i、Q-VGA218q、ADC 220i和220q以及ASK解调器222。

作为中频(IF，“Intermediate-frequency”)放大器的I-Amp 214i和Q-Amp 214q分别放大从I-Mixer 212i发出的输出信号213(具有第一差分同相信号与第二差分同相信号)以及从Q-Mixer 212q发出的输出信号215(具有第一差分正交信号与第二差分正交信号)。在图2所示的具体实施例内，I-Amp 214i和Q-Amp 214q每一个都放大大约12dB。

I-CSF 216i和Q-CSF 216q允许RFID收发器200在符合FCC(联邦通讯委员会，“Federal Communications Commission”)或ETSI(欧洲电信标准协会)标准的通道内运作，在图2所示的具体实施例内。每一I-CSF 216i和Q-CSF 216q都具有可调谐的通带频率，大约320kHz或大约1.5MHz。可调谐I-CSF 216i过滤I-Amp 214i提供的已放大差分信号217，而可调谐Q-CSF 216q过滤Q-Amp 214q提供的已放大差分信号219。

接收的信号强度指示器(RSSI，“Received Signal StrengthIndicator”)电路(未显示，但可对照图4内的RSSI电路405i和405q)可沿着接收器路径202安置，来侦测以对数型态实现的信号强度(来自各自的外部阻隔电容器224)。来自RSSI电路的输出可用于控制I-VGA 218i和Q-VGA 218q两者的增益，以改善动态接收范围。连续侦测架构被采用以实现对数放大器，其由五级限制放大器结合一个全波整流器和低通滤波器所组成。限制放大器设计可使用与图20内所示固定增益放大器相同的结构。

在图2所示的具体实施例内，VGA 218i和218q每一都在接收器路径202内提供60dB增益，控制范围大约48dB。I-VGA 218i将来自I-CSF 216i的输出221(具有滤波过的第一差分同相信号与滤波过的第二差分同相信号)放大。Q-VGA 218q将来自Q-CSF 216q的输出223(具有滤波过的第一差分正交信号与滤波过的第二差分正交信号)放大。

来自I-VGA 218i和Q-VGA 218q的输出信号225和227传送至ASK解调器222和各自的ADC 220i和220q。如此，ASK解调器222和ADC 220i和220q接收已放大并滤波过的第一差分同相信号(在输出信号225内)、已放大并滤波过的第二差分同相信号(在输出信号225内)、已放大并滤波过的第一差分正交信号(在输出信号227内)以及已放大并滤波过的第二差分正交信号(在输出信号227内)。ASK解调器222将来自I-VGA 218i和Q-VGA 218q的信号解调成I-ch.数据232i以及Q-ch.数据232q。

另一方面，两者可能都为10位配置的ADC 220i和220q提供数字输出234i和234q，以便视需要时进一步进行数字信号处理(DSP，“Digital Signal Processing”)。如此，同相模拟数字转换器ADC 220i将I-VGA 218i提供的模拟同相信号转换成数字同相信号234i。在另一方面，正交模拟数字转换器ADC 220q将Q-VGA 218q提供的模拟正交信号转换成数字正交信号234q。将了解，在图2所示的具体实施例内，ADC 220i和220q与I-CSF 216i和Q-CSF 216q搭配设计成符合FCC和ETSI标准规定的干扰条件下的需求。

总体来说，输出234i和232i形成Rx_data I 120(另参照图1)；而输出234q和232q形成Rx_data Q 122(另参照图1)。

接收器路径202的架构相较于使用超外差架构更容易集成，并达成芯片面积缩小而不用转换成中频阶段。接收器路径202架构将已调RF信号直接转换成基带信号，这表示LO和RF载波频率相同。另一优点在于用于ASK解调的I和Q分支之间不需要同步化，如此简化基带的设计。两I和Q分支确定，即使在逆散射信号228b载波频率以及RFID收发器200的本地振荡器内(即RFID收发器200的工作频率)有相位差，还是有一分支可侦测逆散射信号228b。

II)传输器路径204

传输器路径204包含一组I和Q数字模拟转换器(DAC，“Digital-to-Analogue Converter”)236i和236q、一组可调谐I和Q脉冲形成滤波器(PSF，“Pulse Shaping Filter”)238i(I-PSF)和238q(Q-PSF)、一个调制器240、一个前置放大器242以及一个功率放大器(PA)244。

来自外部处理器(未示出)的I和Q传输数据248i和248q会传送至其各自的I和Q DAC 236i和236q的输入。I和Q DAC 236i和236q的输出耦合至I-PSF 238i和Q-PSF 238q各自的输入。I-PSF 238i和Q-PSF 238q的输出耦合至调制器240各自的输入。调制器240输出耦合至前置放大器242的输入，而前置放大器将输出TX_out信号126(另参照图1)。

在图2所示的具体实施例内，DAC 236i和236q具有10位配置，其中根据模拟与数字部分之间系统最佳化的考虑来选择10位DAC236i和236q的分辨率。DAC 236i将数字信号248i转换成要传输的模拟信号249i，其中DAC 236i耦合至脉冲形成器I-PSF 238i，如此将要传输的模拟信号249i供应至脉冲形成器I-PSF 238i。DAC 236q将数字信号248q转换成要传输的模拟信号249q，其中DAC 236q耦合至脉冲形成器I-PSF 238q，如此将要传输的模拟信号249q供应至脉冲形成器I-PSF 238q。

利用将适当数据位送入各自的I和Q DAC 236i和236q，许多调制方式，像是由许多通讯标准协议在860MHz至960MHz RFID频带内所运用的双边带幅移键控(DSB-ASK，“Double-sideband-amplitude-shift keying”)、逆相ASK(PR-ASK，“Phase-reversed ASK”)或单边带ASK(SSB-ASK，“Single-sideband ASK”)，都可实现。

这些标准通讯协议，例如：EPC(电子产品法规，“ElectronicProduct Code”)Class-1 Generation-2标准，都有多重读取器模式以及密集读取器模式。在EPC Class-1 Generation-2标准之下，这两种模式指定不同的传输频谱模板以及不同的传输带宽需求。类似地，欧洲标准ETSI EN 302208-1指定具有各自的传输频谱模板以及传输带宽的另一读取器模式。

针对要在上述标准通讯协议内运作的RFID收发器200，脉冲形成滤波器I-PSF 238i和Q-PSF 238q都制作成可调谐来减少传输带宽，如此基带波形频谱会形成为适合各自标准通讯协议所指定的各自传输模板。在图2所示的具体实施例内，可调谐脉冲形成滤波器I-PSF238i和Q-PSF 238q可切换成选择40KHz、80KHz和160KHz这三种通频带用于0.5dB带宽。30dB的第一衰减分别在150KHz、300KHz和750KHz上开始。65dB的第二衰减分别在280KHz、560KHz和1120KHz上开始。再者，I-PSF 238i和Q-PSF 238q移除I和Q DAC236i和236q导入的频谱突尖。图24内显示I-PSF 238i和Q-PSF 238q架构的进一步细节。

调制器240采用I Q配置来实现三种调制方式：DSB-ASK、PR-ASK以及SSB-ASK。针对DSB-ASK和PR-ASK，只有使用I-Q调制器240的I段落。针对SSB-ASK，I-Q调制器240的I和Q段落都会用到。PLL 206耦合至调制器240，以提供同相射频振荡器信号(I-RF)250i以及正交射频振荡器信号(Q-RF)250q。I-RF 250i和Q-RF250q信号提供用于传输的载波射频(RF)，其具有预定或所要频率范围。在I-Mixer 212i和Q-Mixer 212q内，信号I-RF 250i和Q-RF 250q用具有传输数据248i和248q的I-PSF 238i和Q-PSF 238q输出信号来调制。

已调载波信号252由PA 244放大至大约+10dBm。如此，传输器路径204更包含至少一个放大器来放大要传输的已调载波信号252。在图2所示的具体实施例内，PA 244提供一个具有大约15dB增益控制的10dBm 1dB压缩点输出功率。再者，传输器路径204可更包含一个衰减器(未示出)，衰减要传输的已调信号252部分，其中该衰减器(未示出)耦合至调制器240来接收要传输的已调信号252。衰减器可为独立于PA244运作的被动装置。

若要符合ETSI标准，RFID收发器应在接收模式内具有大约-96dBm或以上的灵敏度。在ETSI标准之下，根据预先选择信道的中央频率存在的侦测，来测试判断信号是否存在。不过，对于具有大约-96dBm阈值水平的功率水平的侦测信号而言，在直接转换之下也可获得小DC电压。在直接转换架构内，小DC电压可被某些LO泄漏所导致的DC偏移所淹没，这样使得小DC电压的侦测变得困难。

运用信号I-LO 230i和Q-LO 230q的外部软件控制，图2的RFID收发器200使用两种测试模式来侦测具有大约-96dBm阈值水平的功率水平的逆散射信号228b存在与否。这两种测试模式用于直接转换架构中。

一起参照图2与图2C，当执行RF扫描时，第一测试模式设定具有设定为预先选择信道频率c_n的数据信号I-LO 230i和Q-LO 230q，即传输器路径204开启并且传输未调制Tx_out信号126来确认RFID收发器200在预先选择的信道频率c_n上操作。接下来，RFID收发器200关闭，然后只有接收器路径202开启。软件会将本地振荡器(LO)频率设定至具有比预先选择信道频率c_n大(c_n+1，c_n+2，...)或小(c_n-1，c_n-2，...)200kHz间隔的频率的相邻信道。若未侦测到具有预先选择信道频率c_n的Rx_in信号124，则RFID收发器200将继续循环通过许多相邻通道(c_n-1，c_n-2，c_n+1，c_n+2)。

在本地振荡器频率设定为c_n+1(即偏频刚好大于预先选择信道频率c_n)的案例中，当预先选择的信道频率c_n只从本地振荡器频率c_n+1频移200kHz时，RFID收发器200将可侦测预先选择的信道频率c_n。然后RFID收发器200的本地振荡器频率将设定为c_n-1(即偏频刚好小于预先选择的信道频率c_n)，以确定RFID收发器200仍旧侦测预先选择的信道频率c_n。接着，RFID收发器200的本地振荡器频率将设定为预先选择的信道频率c_n。

第二测试模式设定具有设定为预先选择信道中央频率c_n的偏频，例如100kHz，的本地振荡器频率。在此同时，传输器路径204传输来自基带的100kHz时钟信号116。运用SSB调制，传输的Tx_out信号126将包含预先选择的信道中央频率c_n。沿着接收器路径202，下变频信号(即从I-Mixer 212i和Q-Mixer 212q发出的信号)将具有100kHz频率，其可由RFID收发器200侦测。然后，RFID收发器200的本地振荡器频率将切换至用于正常操作的信道中央频率c_n。

回到图2，RFID收发器200在半双工模式内运作。如此，DAC 248i和248q与ADC 220i和220q可共享相同的接口引脚(未示出)，使得共享的引脚为双向I/O(输入/输出)引脚。引脚共享可让引脚数量减半，并可允许更小型芯片。

III)双回路合成器206

双回路合成器206产生RFID收发器200要在其上操作、以同相与正交相位(Q)分量(透过I-RF 250i和Q-RF 250q信号)形式的所要或预定频率，用于送至传输器路径204来调制，以及送至接收器路径202来透过信号I-LO 230i和Q-LO 230q进行下变频。稍后将参照图7提供双回路合成器206架构的进一步细节。

IV)SPI接口/电路208

RFID收发器200透过SPI接口208与外围装置通讯。SPI接口208具备可编程能力并且控制RFID收发器200的许多方面，像是传输器路径204功率、双回路合成器206的频率设定、需要时启动/取消启动传输器路径204和接收器路径202内许多组件来节省电力。SPI接口208允许将控制与配置数据透过微控制器104(图1)写入RFID收发器200。在此有20个移位寄存器，可用于满足不同的控制条件需求。SPI电路208可为从Verilog码合成的数字电路。

在标题为「其它RFID系统具体实施例」之下将说明根据本发明具体实施例所建造不同的RFID系统。

其它RFID系统具体实施例

图3显示依照本发明具体实施例制作的RFID(射频识别)系统302的区块层表示图。

类似于图1的RFID系统，RFID系统302包含与微控制器(MCU)104电连接的RFID收发器300。不过，RFID收发器300透过各自的滤波器306和308连接至天线303和304。天线303用于传输信号Tx_out 126，而天线304用于接收来自RFID标签228的逆散射信号228b，其透过Rx_in信号124传送至RFID收发器300。

RFID收发器300具有与图2的RFID收发器200类似的结构，如此不进一步描述具有相同参考号码的组件。

接收器310接收Rx_in信号124。将了解，接收器310具有与LNA210相同的功能，并搭配I-Mixer 212i和Q-Mixer 212q，即接收器310放大Rx_in信号124，接着执行下变频以从Rx_in信号124内获得同相I和正交相位Q数据分量。接着，I和Q数据分量由I/Q ADC220i/220q数字化以获得数字化的I数据234i和Q数据234q；或I和Q数据分量进行ASK/BPSK解调以获得解调的I-ch数据232i以及Q-ch数据232q。

接收器310也传送接收的信号强度指示器(RSSI)RSSI_I 354i和RSSI_Q 354q数据信号，其提供所接收信号Rx_in信号124的强度指示。RSSI_I 354i和RSSI_Q 354q数据信号用于透过LNA控制信号226控制接收器310增益。

RFID收发器300的本地振荡频率也可透过外部LO 330至切换器348来外部控制。切换器348传送适当信号至调制器240，如此传输的信号Tx_out数据126以外部控制的频率来传输。再者，切换器348传送另一适当信号至接收器310，以外部控制的频率将接收的信号Rx_in数据124下变频。衰减器342集成在调制器240与PA 244之间，衰减器342可为独立于PA244之外运行的被动装置。

图4显示依照本发明具体实施例制作的RFID(射频识别)系统402的区块层表示图。

RFID系统402包含一个RFID收发器400，该收发器与微控制器(MCU)104、传输器/接收器(Tx/Rx)隔离单元112以及滤波器110电连接。滤波器110也与Tx/Rx隔离单元112连接。天线114耦合至Tx/Rx隔离单元112以传输来自RFID收发器400的信号(Tx_out)126，并且将接收的信号Rx_in 124传送至RFID收发器400。

RFID收发器400具有与图3的RFID收发器300类似的结构，如此不进一步描述具有相同参考号码的组件。

LNA 210接收Rx_in信号124。已放大的Rx_in信号124将在I-Mixer 212i和Q-Mixer 212q内下变频，其中来自Rx_in信号124的I相位与Q相位数据分量接着由各自的放大器414i和414q放大，然后通过滤波器424。一对电容器，像是图2的电容器224，可用于滤波器424。来自VGA 218i和VGA 218q的输出由ADC 220i和220q数字化，来获得数字化的I数据234i和Q数据234q；或在各自的ASK解调器222i和222q内进行ASK解调，来获得解调的I-ch数据232i和Q-ch数据232q。总体来说，输出234i和232i形成Rx_data I 120(另参照图1)；而输出234q和232q形成Rx_data Q 122(另参照图1)。

接收的信号强度指示器(RSSI)电路405i和405q侦测信号强度，该信号发自I和Q CSF 216i和216q，其以对数形式来实现。RSSI 405i和405q皆产生各自的RSSI_I 354i和RSSI_Q 354q数据信号，而RSSI_I 354i和RSSI_Q 354q数据信号都传送至微控制器104，其中微控制器104将变更VGA218i和218q增益来改善动态接收范围。采用连续侦测架构实现对数放大器，其由五级限制放大器结合一个全波整流器和低通滤波器所组成。限制放大器设计与VGA内所用固定增益放大器相同。

同相(I)和正交相位(Q)数据分量也可用模拟信号A_I 448i和A_Q448q的形式传送至传输器路径204。因A_I 448i和A_Q 448q已经是适合由脉冲形成滤波器I-PSF 238i和Q-PSF 238q处理的形式，模拟信号A_I 448i和A_Q 448q直接传送至其各自的脉冲形成滤波器I-PSF 238i和Q-PSF 238q。

RFID收发器400也包含一个0/90信号产生器446，其产生0度相位以及90度相位的LO信号。

数字专用集成电路(ASIC，“Application Specific Integrated Circuit”)408提供监视器与控制接口给RFID收发器400。将了解，ASIC 408类似于图2的SPI 208，因此就不进一步描述ASIC 408。外部基带(未示出)利用让微控制器104将控制信号SPI 118传送至ASIC 408，来控制RFID收发器。基带可控制RFID收发器400来在许多模式内操作(例如执行DSB-ASK、PR-ASK或SSB-ASK调制)，或对RFID收发器400内许多组件进行侦错。将了解，为了节省电力，接收器路径202和传输器路径204每一都可独立开启/关闭电源。进一步为了在发射模式内省电，只有当标签228开始传送逆散射信号228b时才开启接收器路径202。

当RFID系统402用于不同操作情况下，图5和图6显示图4的RFID(射频识别)系统的区块层表示图。

在图5内，RFID系统402用于使用以低MHz时钟频率运行的低成本微控制器的低端应用，其中并不使用DAC 236q和236i(图4)、ADC 220i和220q(图4)以及RSSI电路405i和405q。降低DAC 236q和236i、ADC 220i和220q以及RSSI电路405i和405q的功率可降低RFID收发器400的耗电量。再者，由ASK解调器222执行的解调位于RFID收发器400、更简单的微控制器104，像是8位微控制器。电容器(未示出)可用于外部滤波器424来达成AC耦合。

在图6内，RFID系统402用于高端应用，例如长距离固定读取器，其将DSP用在：i)基带数据处理；ii)在滤波器110上数字过滤传输的信号Tx_out 126；iii)I/Q数据产生248i和248q用于调制器240内的单边带ASK调制以及逆相ASK调制；iv)调变器240内调制深度控制；以及v)在LNA210内进行噪声滤波来改善接收器灵敏度。DSP电路位于微控制器104内，并且在微控制器104内执行基带数据处理。在图6内，RSSI电路405i和405q可用于控制VGA 218i和218q增益来改善动态接收范围。高通滤波器(未示出)或谐振回路电路(未示出)可用于密集读取器模式的外部滤波器424。

此时在标题「双回路合成器206」之下将说明双回路合成器206的许多组件(参照图2至图6)。

III)双回路合成器206

图7显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的双回路PLL 206的架构区块层表示图。

透过SPI 208(图2)数字控制PLL 206的操作。PLL 206确定RFID收发器(参照图2至图6)可用足够的灵敏度来操作，并且在频谱模板内操作，该频谱模板符合从大约860MHz至大约960MHz的UHF频率范围内之FCC(联邦通讯委员会)或ETSI(欧洲电信标准协会)标准，大多数国家内的RFID频带都用上述频率。PLL 206从大约860MHz至大约960MHz以50kHz的频率间隔达成相位噪声。

PLL合成器206使用一种双回路架构，该架构包含两个整数N合成器704和706以及一个单边带(SSB，“Single-sideband”)混频器702。合成器704包含一个鉴频鉴相器(PFD，“Phase FrequencyDetector”)和电荷泵708、一个5位可编程计数器710、一个4位余数计数器712、一个预分频器-8/9714、一个压控振荡器(VCO1，“VoltageControl Oscillator”)716，并且使用来自石英振荡器106(图1)的时钟信号128(相较于图1)当成参考，来达成低的频带内相位噪声。在图7所示的具体实施例内，石英振荡器106以20MHz运作。利用下式可获得来自VCO1716的输出频率f_VCO1：

f_VCO1＝(8×P₁+S₁)×20MHz

其中P1和S1分别为可编程计数器710和吞脉冲计数器712的值。合成器704的频率范围从大约2060MHz至大约2260MHz。

合成器706包含一个PFD和电荷泵720、一个7位可编程计数器722、一个5位吞脉冲计数器724；一个预分频器-32/33 726、一个压控振荡器(VCO2)728，并且使用大约800KHz的参考频率。合成器706的参考频率由将20MHz频率信号128参考除以25来获得(参照参考编号732)。类似地，利用下式可获得来自VCO2 716的输出频率f_VCO2：

f_VCO2＝(32×P₂+S₂)×800KHz

其中P2和S2分别为可编程计数器722和吞脉冲计数器724的值。合成器706的频率范围从大约2400MHz至大约2560MHz。

在此共有八个VCO频带可选择用于VCO1 716和VCO2 728，如此相位噪声不会随着大约860至大约960MHz之间的频率范围而变。

在送至SSB混频器702之前，合成器704输出信号734频率除以2(在分频器718上)并且合成器706输出信号736频率除以16(在分频器730上)。频率分割提供合成器704大约6dB的相位噪声改善。再者，当VCO1 716可从大约2020MHz调整至大约2220MHz，频率分割可让合成器704拥有大约1010MHz至大约1110MHz的正交相位频率。类似地，频率分割提供合成器706大约24dB的相位噪声改善。再者，当VCO2 728可从大约2400MHz调整至大约2560MHz，频率分割可让合成器706拥有大约150MHz至大约160MHz的正交相位频率。

分频器718和730以传统电流模式逻辑(CML，“Current-modeLogic”)为基础，其使用两个背对背相连的高速D触发器来实现。分频器718和730产生差分正交I和Q信号给单边带(SSB)混频器702。

因SSB混频器702设计成屏蔽从大约1160MHz至大约1270MHz的上边带频率，在SSB混频器内混合已分割输出734和736(分别来自于合成器704和合成器706)之后，可获得低相位噪声以及从大约860MHz至大约960MHz，频率间隔为50kHz的下边带信号。因图2所示具体实施例内的调制器240和PA 244调整用于大约860MHz至大约960MHz的频带，调制器240(图2)和PA 244(图2)可进一步抑制更高频带信号。如此可根据下式得出从SSB混频器702产生的输出频率fout：

$f_{\mathrm{out}}=\frac{f_{\mathrm{vco}1}}{2}-\frac{f_{\mathrm{vco}2}}{16}$

3级多相位滤波器和缓冲器738提供已滤波并且已缓冲的差分I和Q信号I-LO 212i、Q-LO 212q、I-RF 250i和I-RF 250q，其中I-RF250i和I-RF 250q送至调制器240(图2)，而I-LO 212i和Q-LO 212q分别送至I-Mixer 212i和Q-Mixer 212q。

真单相位时钟(TSPC，“True Single-phase Clock”)预分频器-8/9用于合成器704。预分频器由以4/5相除同步计数器和以2相除异步计数器结合5位可编程计数器和4位吞脉冲计数器所组成。针对合成器II预分频器-32/33而言，则使用传统7位可编程计数器以及传统5位吞脉冲计数器。

返回两个LC谐振回路VCO1 716和VCO2 728，因为PLL合成器206涵盖较宽的带宽，因此要使用互补NMOS和PMOS晶体管来实现VCO1 716和VCO2 728，如此获得更线性的调谐曲线(参照图9)，而达成从大约860MHz至大约960MHz的工作频带都有一致的性能。

III)a)压控振荡器716

图8显示可用于实施依照本发明具体实施例制作的RFID收发器(参照图2至图6)的PLL合成器206内所使用的压控振荡器VCO1716(图7)和压控振荡器VCO2 718(图7)的电路示意图。

VCO 716/728包含四个晶体管，换言之就是两个PMOS晶体管812和814以及两个NMOS晶体管816和818。两个串联的电感器802和804进一步连接在NMOS晶体管816的漏极端816D与NMOS晶体管818的漏极端818D之间。在图8所示的具体实施例内，电感器802和804的品质系数(Q值)约为5。NMOS晶体管816的栅极端816G连接至晶体管818的漏极端818D，而NMOS晶体管818的栅极端818G连接至NMOS晶体管816的漏极端816_D。一连串电压调谐电容器或可变电抗器，换言之就是824、822、820和826连接在NMOS晶体管816和PMOS晶体管812的各自的漏极端816_D与812_D之间。相同的电压调谐电容器或可变电抗器824、822、820和826也连接在NMOS晶体管818和PMOS晶体管814的各自的漏极端818_D与814_D之间。每一可变电抗器都由各自的输入电压信号所控制，其中输入电压信号Va、Vb、Vc和控制电压806分别控制可变电抗器824、822、820和826。输入信号电压Va、Vb和Vc分别透过反向器连接至可变电抗器824、822和820。偏磁电流Ibias 808连接至PMOS晶体管812和814各自的源极端812_S和814_S。源极端812_S和814_S也透过外部电容器810连接至接地电位。

若要取得低相位噪声，偏磁电流Ibias 808大约是12mA。外部电容器810连接至电流源Ibias 808来旁路闪烁噪声。

可变电抗器824、822和820为二进制编码累积模式MOS可变电抗器，每一都具有一个2值电容量，换言之就是一个较大值或一个较小值。从PLL 206(图2)发出的控制电压806设定选取的频率。输入信号电压Va、Vb和Vc作为改变VCO 716/728频带的数字控制电压，藉此改变VCO1 716(图7)工作频带以及VCO2 728(图7)工作频带。累积器模式MOS可变电抗器824、822和820也用于频率调谐，并且允许VCO1 716(图7)可获得80MHz/V的调谐灵敏度。输入电压Va、Vb和Vc与可变电抗器824、822和820结合(稍后将参照图9来解释)，允许VCO1 716(图7)拥有八个频带(参照图9)，利用施加适当电压逻辑给Va、Vb和Vc来选择每一频带。

类似地，VCO 716/728允许VCO2 728(图7)拥有四个频带，并且调谐灵敏度小于150MHz/V。对于VCO2 728而言，只使用2mA偏置电流。

CMOS IC设计内所使用的螺旋电感器苦于超过简单导体损失的分散机构。改善相位噪声的一种方法为改善所使用的电感器802和804之品质系数Q。而获得良好相位噪声的其它方法为降低调谐灵敏度，使用多重频带给VCO 716/728就可达成。

发现，在VCO1 716与VCO2 728(图7)之间，VCO1对于来自SSB混频器702(图7)的输出信号的相位噪声有较大贡献。如此，重点减少VCO1的调谐灵敏度。

图9显示用于依照本发明具体实施例制作的RFID收发器(参照图2至图6)内所使用的8频带压控振荡器VCO1中所有八个频带的调谐曲线902、904、906、908、910、912、914和918。

VCO1 716(图7)的八个频带对应之一将选取用于每一个别逻辑顺序916给Va、Vb和Vc。例如：当Va＝0、Vb＝0和Vc＝0，则可获得调谐曲线902因调谐电压从0改变成1.8V。

III)b)鉴频鉴相器(PFD)和电荷泵708

图10显示鉴频鉴相器(PFD)的电荷泵电路1000以及依照本发明具体实施例制作的RFID收发器(参照图2至图6)的PLL合成器206内所使用的电荷泵708区块的示意图。

电荷泵电路1000包含多个晶体管，换言之就是三个NMOS晶体管1002、1006和1010以及两个PMOS晶体管1004和1008。电荷泵电路1000更包含一个放大器A1和一个区块1012。

NMOS晶体管1002、1006和1010的源极端分别连接至接地电位。偏磁电流Ibias 1014供应电流给NMOS晶体管1002、1006和1010的栅极端。NMOS晶体管1002的漏极端和栅极端连在一起。NMOS晶体管1006和PMOS晶体管1004的漏极端连接至放大器A1的反向端A1_-。NMOS晶体管1010的漏极端连接至区块1012。来自区块1012的输出连接至放大器A1的非反向端A1₊。放大器A1的输出端与PMOS晶体管1004和1008的栅极端相连。PMOS晶体管1004和1008的源极端连接至参考电位。PMOS晶体管1008的漏极端连接至区块1012。

区块1012包含一个放大器A2以及四个互补切换器或传输门1016、1018、1020和1022。每一传输门1016、1018、1020和1022都是NMOS晶体管耦合至PMOS晶体管的并联组合，其中NMOS或PMOS晶体管的栅极端的输入与另一晶体管的栅极端的输入互补。将传输门1018当成范例，NMOS晶体管上的输入为UP，而PMOS晶体管上的输入为UP。类似地，将传输门1020当成范例，NMOS晶体管上的输入为DN，而PMOS晶体管上的输入为DN。

每一传输门1016、1018、1020和1022都具有各自的输入(1016i、1018i、1020i和1022i)以及各自的输出(1016o、1018o、1020o和1022o)。传输门1016和1018的输入端1016i和1018i都连接至PMOS晶体管1008的漏极端。传输门1016的输出端1016o连接至传输门1020的输入端1020i。传输门1018的输出端1018o连接至传输门1022的输入端1022i。传输门1016的输出端1016o和传输门1020的输入端1020i都连接至放大器A2的输出端A2o。传输门1018的输出端1018o和传输门1022的输入端1022i都连接至放大器A2的非反向端A2₊。放大器A2的反向端A2_-连接至放大器A2的输出端A2o。传输门1020和1022的输出端1020o和1022o都连接至NMOS晶体管1010的漏极端。

电流可从两方向流过传输门1016、1018、1020和1022，即从传输门1016、1018、1020和1022各自的输入1016i、1018i、1020i和1022i至传输门1016、1018、1020和1022各自的输出1016o、1018o、1020o和1022o；并同样地从传输门1016、1018、1020和1022各自的输出1016o、1018o、1020o和1022o至传输门1016、1018、1020和1022各自的输入1016i、1018i、1020i和1022i。根据传输门1016、1018、1020和1022的栅极端是否有电压，传输门1016、1018、1020和1022各自的输入1016i、1018i、1020i和1022i与各自的输出1016o、1018o、1020o和1022o间的连接分别为低阻抗或高阻抗。任一传输门1016、1018、1020和1022的操作如下：当输入至NMOS晶体管的门为′0′，则补码′1′将输入至PMOS晶体管的栅，藉此关闭两晶体管。不过，当输入至NMOS晶体管的门为′1′，则补码′0′将输入至PMOS晶体管的栅，藉此开启两晶体管并无降级地同时通过任何信号′1′或′0′。运用传输门1016、1018、1020和1022降低非所要的阈值电压效应，此效应会提高传递晶体管内逻辑电平的损耗。

III)c)SSB混频器702

图11显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的PLL合成器206内所使用单边带(SSB)混频器702的示意图。

SSB混频器702包含两个Gilbert-cell混频器1102和1104。

Gilbert-cell混频器1102包含多个NMOS晶体管1106、1108、1110、1112、1114和1116、一个电感器1140、一个电容器1146以及一个电流源Ib1 1118。

类似地，Gilbert-cell混频器1104包含多个NMOS晶体管1126、1128、1130、1132、1134和1136、一个电感器1142、一个电容器1148以及一个电流源Ib2 1138。

晶体管1106、1110、1126和1130的漏极端连接在一起形成SSB混频器702的Out₊端。晶体管1108、1112、1128和1132的漏极端连接在一起形成SSB混频器702的Out_-端。整体来说，Out₊端和Out_-端形成SSB混频器702的输出1150，其中混频器1104和1106的输出都彼此相加或相减。

电容器1146的一端连接至Out₊端，而电容器1146的另一端则连接至参考电压1152。电感器1140与电容器1146并联。类似地，电容器1148的一端连接至Out_-端，而电容器1148的另一端则连接至参考电压1152。电感器1142与电容器1148并联。

转至Gilbert-cell混频器1102，晶体管1108和1110的栅极端连接在一起。晶体管1106和1108的源极端都连接至晶体管1114的漏极端。晶体管1110和1112的源极端都连接至晶体管1116的漏极端。晶体管1114和1116的源极端都连接至Ib1 1118。

类似地，在Gilbert-cell混频器1104内，晶体管1128和1130的栅极端连接在一起。晶体管1126和1128的源极端都连接至晶体管1134的漏极端。晶体管1130和1132的源极端都连接至晶体管1136的漏极端。晶体管1134和1136的源极端都连接至Ib2 1138。

来自分频器718(图7)的具有从大约1010至大约1110MHz的I和Q信号以f1_0、f1_90、f1_180和f1_270信号的形式作为本地振荡器输入。f1_0信号传送至晶体管1106和1112的两栅极端，而f1_90信号则传送至晶体管1128和1130的两栅极端。f1_180信号传送至晶体管1108和1110的两栅极端，而f1_270信号则传送至晶体管1126和1132的两栅极端。

来自分频器730(图7)的具有从大约150至大约160MHz的其它I和Q信号为f2_0、f2_90、f2_180和f2_270信号的形式。f2_0信号传送至晶体管1114的删极端，而f2_90信号则传送至晶体管1134的删极端。f2_180信号传送至晶体管1116的删极端，而f2_270信号则传送至晶体管1136的删极端。设置时要小心，以减少振幅与相位的不匹配。

在SSB混频器702的输出1150上产生频率从大约860至大约960MHz的下边带信号。在输出上也产生受抑制的上边带信号。参照图12，上边带信号1202可抑制1204超过35dB。图12说明SSB混频器702(图7)的镜像抑制。

上述章节内提供RFID收发器(参照图2至图6)的其它组件进一步细节。

I)接收器路径202

图13A显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的接收器路径202的架构区块层表示图。

接收器路径202包含两级增益控制。第一级由增益控制1单元1306a所控制，并且第二级由增益控制2单元1306b所控制。增益控制单元1306a和1306b从数字ASIC 408产生数字控制信号至VGA/滤波器214。

图13B显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的接收器路径1302的另一架构区块层表示图。

图13B所示的接收器路径1302使用组件，像是图2内所示的解调器232i/232q、10位ADC 220i/220q和VGA 218i/218q，因此同样的参考号码就不进一步描述。

VGA/滤波器区块1350透过前置放大器1340提供大约12dB的增益。前置放大器1340接收输入信号1324，并将放大的信号传送至低通滤波器(LPF，“Low Pass Filter”)1310。LPF 1310由接收优先(LBT)信号1352所控制。接收的信号强度指示器(RSSI)电路1342监视输入信号124的存在。然后，RSSI 1342的输出决定VGA/滤波器区块1350增益是否要设定为较低或较高。

图13C显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的前置放大级1370的区块层表示图。将了解，图13B内所运用的前置放大器1340可用图13C的前置放大级1370配置来取代。

前置放大级1370包含一个固定增益放大器1372、一个加法器1374、一个增益单元1376以及电容器1378。固定增益放大器提供12dB增益给输入信号124，将整体增益从48dB提升至60dB，并且改善RFID收发器(参照图2至图6)的噪声数据。若要消除DC偏移，增益单元1376搭配电容器1278提供一个gm-C滤波器配置，作为简单低通滤波器将输出DC偏移反馈到加法器1374，以减去输入信号124内的DC分量。gm-C滤波器提供高增益给取消回路，而消耗μA范围内的少量电流。固定增益放大器1372可根据二极管连接负载的差分对配置来设计，如图8内所示。

I)a)接收器路径前端

图14显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的接收器路径前端1400的架构区块层表示图。

在数据信号I-LO 230i和Q-LO 230q传送至I-Mixer 212i和Q-Mixer 212q之前，都来自PLL 206(2图)的信号I-LO 230i和Q-LO230q分别通过I-Buffer 1404i和Q-Buffer 1404q。I-Mixer 212i和Q-Mixer 212q输出分别耦合至I-IF放大器1414i和Q-IF放大器1414q输入。接收器路径前端1400也包含一个偏压电路1402。

偏压电路1402提供与绝对温度(PTAT，“Proportional to AbsoluteTemperature”)电流成比例的电流和偏压给接收器路径前端1400。被动混频器输出上的IF缓冲器设计成线性。I-IF放大器1414i和Q-IF放大器1414q作为IF缓冲器，其输出耦合至I-Amp 214i(图2)和Q-Amp214q(图2)的输入，在本发明的具体实施例内，I-Amp 214i和Q-Amp214q每一都具有大约12db的增益。

若要达成优于大约-96dBm的接收优先灵敏度以及优于大约-85dBm的发射模式灵敏度，则在LNA 210之前提供一个+12dB可切换的衰减器806。

I)a)i)LNA 210

图15显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的LNA 210的示意图。

如上述，LNA 210可根据RFID收发器200的不同操作模式来在高增益模式或低增益模式内操作。

LNA 210具有两级。第一级210a(另参照图8)为使用单端重迭拓扑的增益级，而第二级210b(另参照图8)则为不提供任何增益，但是提供差分输出1502的主动单对差分(S-to-D，“Single-to-Differential”)级，此差分输出送至双平衡I和Q通道被动混频器212i和212q(图8)作为RF输入。LNA 210的第一级210a达成输出1502与输入1510之间良好的隔离。输入阻抗匹配透过使用电感退化与MOSFET(金属氧化物半导体场效晶体管，“Metal Oxide Semiconductor Field EffectTransitor”)1504的源极端1504s串联、电感器Lg1和Lg2与栅极1504g串联以及1pF电容器C3位于栅极1504g与源极1504s之间来解决。在重迭级210a输入上的电感需求大约是24nH，这由放入两个串联的电感器Lg1和Lg2，每个的额定电感大约是12nH来实现。

单对差分级210b设计成具有整体增益，而非变压器增益，以维持低的LNA 210之整体噪声数据。直接转换接收器的噪声数据主要为闪烁噪声。若要将这种闪烁噪声降至最低，则于I-Mixer 212i和Q-Mixer 212q使用被动混频器而非主动混频器。相较于主动混频器，被动混频器可达成更佳线性、耗电量更低并且占用更小面积。

图16显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的接收器路径202之内的LNA 210(图2)的架构与配置区块层表示图。

图16也说明在缺省逻辑位阶‘0’模式内，LNA 210运作来在接收模式内提供高增益。当切换成逻辑位阶‘1’时，LNA 210将在发射模式内运作并提供低增益。

I)a)ii)I-Mixer和Q-Mixer

图17显示下变频混频器1700的示意图，该混频器可用于实现依照本发明具体实施例制作的RFID收发器(参照图2至图6)的I-Mixer212i和Q-Mixer 212q。

下变频混频器1700包含四个NMOS晶体管1702、1704、1706和1708以及一个电容器CL。

晶体管1702和1708的源极端一起连接至RF_P端，而晶体管1704和1706的源极端则一起连接至RF_M端。晶体管1708和1706的漏极端一起连接至BB_P端，而晶体管1702和1704的漏极端则一起连接至BB_M端。电容器CL连接在BB_P与BB_M端之间。晶体管1702、1704、1706和1708的栅极端分别连接至LO_M、LO_P、LO_P和LO_M端。RF_P和RF_M为输入端，而BB_P和BB_M为基带输出信号。

I)b)通道选择滤波器与可变增益放大器(VGA)

I)b)i)通道选择滤波器(CSF)216i/216q

图18A显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的通道选择滤波器(CSF)216i/216q的区块层表示图。图18B显示CSF 216i/216q的频率特性。

从图18B看起，观察到CSF 216i/216q的通带频率1802可调整至大约320kHz或大约1.5MHz。CSF 216i/216q的工作频率。依照表格1804操作的滤波器选择信号1806决定选择哪个通带频率1802。在选择‘0’上，滤波器选择信号1806将CSF 216i/216q配置成在接收模式内并且以320kHz的频率运作；而在选择‘1’上，滤波器选择信号1806将CSF 216i/216q配置成在接收模式内并且以320kHz的频率运作。

图19显示位于依照本发明具体实施例制作的RFID收发器(参照图2至图6)的接收器路径202(图2)内通道选择滤波器(CSF)216i/216q的示意图。

若要获得对CMOS IC制程内固有变化较低的灵敏度，CSF216i/216q为一个根据图19内所示方法，使用具有积分器的阶梯滤波器架构的LPF。

CSF 216i/216q包含三个第一放大器区块1902a、1902b和1902c、四个第二放大器区块1904a、1904b、1904c和1904d以及切换器1906、1908、1910和1912。运用第一放大器区块1902a作为范例，每一第一放大器区块(1902a、1902b和1902c)都包含一个第一放大器1922、电阻器1914r、1916r、1918r1、1918r2、1920r1和1920r2以及电容器1914c和1916c。电阻器1914r和电容器1914c并联在第一放大器1922的负输出端与第一放大器1922的非反向输入之间。电阻器1916r和电容器1916c并联在第一放大器1922的正输出端与第一放大器1922的反向输入之间。电阻器1918r1和1918r2的一端都与第一放大器1922的非反向输入并联，而电阻器1918r1和1918r2的另一端都连接至CSF 216i/216q内不同端，如图19内所示。例如：电阻器1918r1的另一端连接至IN_P端，而电阻器1918r2的另一端透过各自的电阻连接至第二放大器区块1904a的第二放大器的负输出端以及第二放大器区块1904b的第二放大器的反向输入。电阻器1920r1和1920r2的一端都与第一放大器1922的非反向输入并联，而电阻器1920r1和1920r2的另一端都连接至CSF 216i/216q内不同端，如图19内所示。第一放大器1922的正与负输出连接至CSF 216i/216q内不同的端，如图19内所示。

运用第二放大器区块1904a作为范例，每一第二放大器区块(1904a、1904b、1904c和1904d)都包含一个第二放大器1932、电阻器1928r1、1928r2、1930r1和1930r2以及电容器1924和1926。电容器1924并联在第二放大器1932的负输出端与第二放大器1932的反向输入之间。电容器1926并联在第二放大器1932的正输出端与第二放大器1932的反向输入之间。电阻器1928r1和1928r2的一端都与第二放大器1932的非反向输入并联，而电阻器1928r1和1928r2的另一端都连接至CSF 216i/216q内不同端，如图19内所示。例如：电阻器1928r1的另一端连接至第一放大器1922的正端，而电阻器1928r2的另一端透过各自的电阻连接至第二放大器区块1904b的第二放大器的正输出端以及第一放大器区块1902b的第一放大器的反向输入。电阻器1932r1和1932r2的一端都与第二放大器1932的非反向输入并联，而电阻器1932r1和1932r2的另一端都连接至CSF 216i/216q内不同端，如图19内所示。第二放大器1932的正与负输出连接至CSF216i/216q内不同的端，如图19内所示。

第一放大器区块1902a的输出连接至第二放大器区块1904a的输入，而第一放大器区块1902a的输入连接至第二放大器区块1904a的输出以及第二放大器区块1904b的输入。第二放大器区块1904a的输入也连接至第一放大器区块1902b的输入以及第二放大器区块1904b的输出。第二放大器区块1904b的输入也连接至切换器1912以及第一放大器区块1902b的输出。第一放大器区块1902b的输入也连接至切换器1910，而第二放大器区块1904b的输出连接至切换器1908。

第一放大器区块1902c的输出连接至第二放大器区块1904d的输入，而第一放大器区块1902c的输入连接至第二放大器区块1904d的输出、第二放大器区块1904c的输入以及切换器1906。第二放大器区块1904d的输入也连接至切换器1910以及第二放大器区块1904c的输出。第二放大器区块1904c的输入也连接至切换器1912以及第二放大器区块1904d的输出。

CSF 216i/216q的极点位置经过选择来实施具有0.5dB通带波动的Chebyshev转换函数，来提供所选工作频率上的衰减。滤波器CSF216i/216q的能阶可在用于1.53MHz截断频率的第四阶与用于331kHz截断频率的第七阶之间切换。这分别用于调适发射模式(TM)以及接收优先(LBT)模式。CSF 216i/216q拓扑完全差分，以具有良好的线性以及良好的电源抑制。

I)b)ii)可变增益放大器(VGA)

图20显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的接收器路径202(图2)内可变增益放大器(VGA)218i/218q的区块层表示图。

VGA 218i/218q提供从0dB至48dB，间隔1dB增益步阶的增益变化。VGA 218i/218q具有一个粗增益级2006，其由粗增益控制信号2002所控制，以及一个细增益级2008，其由细增益控制信号2004所控制。例如：在“001”的逻辑顺序2010上，粗增益级2006将提供8dB的增益，而在“001”的逻辑顺序2012上，细增益级2008将提供1dB的增益。

图21显示依照本发明具体实施例制作的RFID收发器(请参照图2至图6)的接收器路径202(图2)内可变增益放大器(VGA)218i/218q的示意图。

粗增益级2006由五个固定增益放大器2102a、2102b、2102c、2102d和2102e所组成，其中每一个都具有各自的切换器2104a、2104b、2104c、2104d和2104e。

细增益级2008藉由放大器2112运用可变电阻2114a分别在放大器2112的OUT_N端与放大器2112的非反向输入端间的回馈配置来实现。另一可变电阻2114b连接在放大器2112的OUT_P端与放大器2112的反向输入端之间。利用透过细增益控制信号2004(参照图20)控制回馈电阻器2114a和2114b的比例，可在8dB增益范围上以1dB步阶来调整增益。Gm-C单元(未示出)以及加法器电路(未示出)都用来作为回馈电路，用于消除DC偏移。电阻器2116a的一端连接至放大器2112的非反向输入端，而电阻器2116a的另一端则耦合至IN_P端。电阻器2116b的一端连接至放大器2112的反向输入端，而电阻器2116b的另一端则耦合至IN_N端。

VGA 218i/218q的IN_P端为放大器2102a的非反向输入，而VGA218i/218q的IN_N端则为放大器2102a的反向输入。IN_P端也耦合至CSF 216i/216q(图19)的OUT_P端，而IN_N端也耦合至CSF216i/216q(图19)的OUT_N端。此外，IN_P端耦合至放大器2102a、2102b、2102c、2102d和2102e的负输出端，而IN_N端则耦合至放大器2102a、2102b、2102c、2102d和2102e的正输出端。放大器2102a的负输出端连接至放大器2102b的非反向输入，而放大器2102a的正输出端连接至放大器2102b的反向输入。

将了解，放大器2102b至2102e以放大器2102a与放大器2102b串接的类似方式串接，为一例外是放大器2102e的输出端终止于各自的切换器2104e。

利用粗增益控制信号2002关闭所要的切换器2104a、2104b、2104c、2104d和2104e，粗增益级2006的增益可用8dB的步阶调整，以超过40dB增益范围之上，藉此从所选放大器2102a、2102b、2102c、2102d和2102e的输出传送至细增益级2008，若有需要的话供进一步放大。

固定增益放大器2102a、2102b、2102c、2102d、2102e和2112每一都可为具有二极管连接负载(未示出)的简单来源耦合对配置(未示出)。

I)c)ASK解调器222

当直接下变频成零IF(这表示LO信号与RF载波的频率相同)，ASK已调信号将为不管调制深度的方形波。方形波的振幅取决于调制深度。因为调制深度可从10％变化至100％，所以解调器必须工作的振幅就从0.05V(p-p)变化至2V(p-p)。因此，使用高摆幅比较器(未示出)来解调ASK已调信号。如此，ASK解调器222的最佳运作范围为10％～100％ASK信号。

I)d)ADC 220i/220q

10位ADC 220i/220q使用管线式架构来获得大约10Mps的模拟数字转换率。

II)传输器路径204

脉冲塑造滤波器(PSF)238i/238q

图22显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的传输器路径204(图2)内脉冲形成滤波器(PSF)238i/238q的区块层表示图。

PSF 238i/238q包含一个输入级移位器2202，其接收由各自的DAC 236i和236q(参照图2)所发出的输入信号。输入级移位器2202耦合至第二阶Chebyshev级滤波器2204，然后耦合至另一个第二阶Chebyshev级滤波器2206。另一第二阶Chebyshev级滤波器2206耦合至第一阶Butterworth级滤波器2208。最后，输出级移位器2210耦合至第一阶Butterworth级滤波器2208，然后输出级移位器2210输出传送至调制器240(参照图2)的输入。

图23A显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的传输器路径204(图2)内脉冲形成滤波器(PSF)238i/238q的区块层表示图。图23B显示脉冲形成滤波器PSF 238i/238q的频率特性。

从图23B看起，观察到PSF 238i/238q的通带频率2302可调整至大约40kHz、80kHz或160kHz。依照表格2304操作的滤波器选择信号2306决定选择哪个通带频率2302。在选择‘00’上，滤波器选择信号2306将PSF 238i/238q配置成具有大约40kHz的通带频率；在选择‘01’上，滤波器选择信号2306将PSF 238i/238q配置成具有大约80kHz的通带频率；在选择‘10’上，滤波器选择信号2306将PSF 238i/238q配置成具有大约160kHz的通带频率；而选择‘11’不使用。

上面已说明，可调谐脉冲形成滤波器I-PSF 238i和Q-PSF 238q都设计成分别在150KHz、300KHz和750KHz上拥有30dB的第一衰减；以及分别在280KHz、560KHz和1120KHz上拥有65dB的第二衰减。

若要符合这些衰减需求，利用Chebyshev滤波器实现具有第一四极点的第五阶biquad结构，并且用Butterworth滤波器实现最后极点。图24显示biquad结构2400。

bi-quad结构2400经选择因其具有较少的被动分量(RC)值范围。当拐角频率和阻带频率与三个滤波器相关联时，并且当电容器(C₁和C₂)恒等时，决定频率的电阻器变成倍数(R_Q和R₂)。因此，电阻器R_Q和R₂实现成为三方并联，如此一或二方关闭时可分别取得80KHz和160KHz的回应。数字组合逻辑(未示出)传送滤波器选择信号2306(图23)，让PSF 238i/238q(比较图2)在40、80和160kHz的不同频率模式内操作。输入级移位器2202(也比较图22)将共享模式电压从0.25V转换成0.9V(VDD/2)。输出级移位器2210(也比较图22)将共享模式电压从0.9V转换成0.35V，来驱动具有基于PMOS的输入(未示出)的调制器240(图2)。当PSF 238i/238q(图2)与级移位器2202和2210都开启电源，则总耗电量大约是1.8mA。在功率降低时，耗电量低于1μA。

II)a)调制器240

图25显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的传输器路径204(图2)内调制器240的区块层表示图。

调制器240分别透过DSB-ASK单元2502、PR-ASK单元2504以及SSB-ASK单元2506提供DSB-ASK、PR-ASK和SSB-ASK这三种调制方式。DSB-ASK单元2502、PR-ASK单元2504和SSB-ASK单元2506都使用切换器2508来控制。每一DSB-ASK单元2502、PR-ASK单元2504和SSB-ASK单元2506所提供的调制深度由调制深度控制信号2510来控制，如此每一ASK信号都具有不同的调制深度。调制器240可使用具有高线性的Gilbert-cell混频器来实施。

图26显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)所使用的单边带幅移键控(SSB-ASK)单元2504(另比较图25)的区块层表示图。

SSB-ASK单元2504包含一个I-Mixer 2612i、一个Q-Mixer 2612q、一个加总器单元2650、一个0/90正交信号产生器2646、一个外部本地振荡器(LO)单元2630以及一个单对差分转换器2648。0/90正交产生器2646耦合至I-Mixer 2612i和Q-Mixer 2612q，而I-Mixer 2612i和Q-Mixer 2612q耦合至加总器单元2650。

I-Mixer 2612i和Q-Mixer 2612q分别帮助具有由外部LO单元2630所决定频率的载波的调制，其中该载波用I_data信号2648i和Q_data信号2648q调制。将了解，I_data 2648i和Q_data 2648q与I_data信号248i(图2)和Q_data信号248q(图2)在各自的DAC 236i和236q(图2)以及PSF 238i和238q(图2)内处理过后类似。然后来自I-Mixer 2612i和Q-Mixer 2612q的输出加入加总器单元2650内，用于在功率放大器244(图2)内放大。

II)b)功率放大器244

图27显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的传输器路径204(图2)内功率放大器(PA)244的区块层表示图。

功率放大器244包含一个可编程衰减器2702、一个输入匹配单元2704、功率FET 2708、一个提供偏压2706以及一个输出匹配单元2710。

可编程衰减器2702耦合至输入匹配单元2704。功率FET 2708耦合至输入匹配单元2704、提供偏压2706以及输出匹配单元2710。可编程衰减器2702由4位控制信号2712所控制，而功率FET由功率降低控制信号2714所控制。

在此可使用功率输出为+10dBm以及+11dBm的输出P1dB并且效率增加超过25％的单级Class-A放大器。功率放大器244以1dB至16dB的步阶与传输功率的编程能力完全集成。许多组件2702、2704、2706、2708和2710使用PTAT参考电源来使其从大约-25℃至大约+75℃都可运作。

图28显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的传输器路径204(图2)内功率放大器244的示意图。

许多组件2702、2704、2706、2708和2710(图27)都如图28内所示来连接。

在图28所示的具体实施例内，线性Class-A功率放大器244设计具有15dB功率控制范围。M1和M2为具有串接结构的晶体管。M1偏向来在Class-A模式内运作，该模式的偏压来自于透过电阻R2连接的PTAT电路(未示出)。M2从透过电阻器R1和电容器C3的输出来自我偏向，这改善了M2的线性。M3和M4为用于降低M2功率的晶体管。M3为用于开启与关闭M2栅极电压的PMOS晶体管。当控制电压2714不高，则M2的栅极电压由M2的漏极供应。当控制电压2714高，则M2的栅极切断与M2的漏极的连接。M4为属于电源关闭控制电路2802的部分的NMOS晶体管。M4的功能为将M2的删极连接至接地，避免在功率降低情况下浮动。电感器L1、电容器C4和电容器C5都为输出匹配电路2710的一部分，其提供最大功率给50Ohm的最佳负载阻抗。使用负载拉扯(loda-pull)仿真可发现最佳负载阻抗。L1也当成DC馈送，如此可考虑形成提供偏压单元2706的一部份。电容器C6为用于DC供电的解耦合电容器。电容器C1、电感器L2以及电容器C2为输入匹配电路2704的一部分。所有被动组件都集成在芯片上。C1至C5可为MIM电容器，而C6可为MOS电容器。L1和L2可为顶端金属层上的螺旋电感器。R1和R2可为多晶硅电阻器。偏压由PTAT电路(未示出)产生，其与功率放大器244的温度呈现反比特性，如此功率输出对温度的结果特性在从-25℃至+75℃的整个温度范围内近乎平坦。

V)专用集成电路(ASIC)408

图29显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的数字专用集成电路(ASIC)408(另比照图4)的区块层表示图。

ASIC 408透过功率增益控制信号2902、调制方式与深度控制信号2904、合成器编程信号2906、功率降低控制信号2908、滤波器切换器、LNA切换器、LO切换器控制信号2910以及VGA控制1和VGA控制2信号2912，提供简单监视与控制接口给RFID收发器(参照图2至图6)的所有功能。运用串行外围接口信号118(另参照图4)与ASIC 408通讯。

例如：合成器编程信号2906可用于控制PLL 206(参照图4)的操作，而VGA控制1和VGA控制2信号2912可控制I-VGA 218i(图2)和Q-VGA 218q(图2)的操作。

图30内的表格3002总结ASIC 408的逻辑控制以及每一各自的逻辑顺序所达成的对应效果。从表格3002中，可了解，只有当RFID收发器(参照图2至图6)接收逆散射信号时才会开启RFID收发器(即是逻辑位阶‘10’)(参照图2至图6)。

ASIC 408提供20个移位寄存器给RFID收发器(参照图2至图6)内每一个别组件(例如第2图的210、212i和212q等等)的个别控制。图30内的表格3004和3006总结RFID收发器(参照图2至图6)内如何降低每一个别组件的功率。将了解，选择性降低所要的个别组件的功率可帮助RFID收发器(参照图2至图6)侦错。

测量结果

RFID收发器(参照图2至图6)在铸造厂内运用标准0.18μmCMOS制程来制造。其中运用h-spice仿真模拟与混频信号电路，并且用ADS(先进设计系统，“Advanced Design System”)模拟RF区块。RFID收发器(参照图2至图6)以低成本商业TQFP100封装来进行封装。RFID收发器(参照图2至图6)的性能在FR4板上单独评估，并且评估温度为大约-25℃至大约+75℃。并入依照本发明具体实施例RFID收发器(参照图2至图6)的UHF RFID读取器系统也用2层FR4PCB材料制作成信用卡大小，其中组件只在PCB的一面上，另一面为完整平坦的护板。三个这种UHF RFID读取器系统的性能已经过测试，并且与市面上可购得的分布式UHF读取器性能进行比较。如下所讨论，测量结果指示并入依照本发明具体实施例RFID收发器(参照图2至图6)的UHF RFID读取器系统的性能媲美传统高成本大尺寸读取器模块。

图31显示用于多重咨询器环境的传输频谱模板3102，其符合EPC Gen-2标准。通讯间隔3106大约是500kHz，适用于美国。从图31可观察到，藉助PSF测量出来的输出频谱3104、RFID收发器(参照图2至图6)的频带限制调制器与功率放大器组件都符合标准。

图32显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的测量的脉冲形成滤波器特性。

图33显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)位于860MHz(图形3302)和960MHz(图形3304)上的测量的载波相位噪声。图33说明在整个RFID UHF频带上都有恒定的相位噪声，其中测量到的噪声在偏移整个频率范围100kHz之上大约是-101dBc/Hz。

图34A显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的DSB-ASK调制。图34B显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的PR-ASK调制。图34C显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的SSB-ASK调制。图34A至图34C展示在EPC Global Gen-2标准之下针对所有调制方式使用RFID收发器(参照图2至图6)的可能性。透过高分辨率10位DAC可调谐所要的调制深度。

图35A显示响应依照本发明具体实施例制作的RFID收发器(参照图2至图6)的接收优先模式的信道选择滤波器。图35B显示响应依照本发明具体实施例制作的RFID收发器(参照图2至图6)的发射模式的信道选择滤波器。

图36显示具有依照本发明具体实施例制作的RFID收发器(参照图2至图6)的晶粒3602照片。晶粒3602大约是6×6mm，并且运用来自Chartered半导体的1P6M 0.18um CMOS制程所制造。晶粒3602可在FR-4PCB上用ATQP-100封装来制作。

图37显示并入依照本发明具体实施例制作的RFID收发器(参照图2至图6)的UHF RFID读取器系统照片。

图38显示将依照本发明具体实施例制作的RFID收发器(参照图2至图6)的性能结果总结的表格。

图39显示将依照本发明具体实施例制作的RFID收发器(参照图2至图6)的范围性能结果总结的表格。

图40显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的数字低通滤波器(信道选择滤波器)的响应。该响应在80kHz带通上为10位字符长度。

图41A显示在依照本发明具体实施例制作的RFID收发器(参照图2至图6)的传输路径内的信号4102。信号4102已经过模拟滤波，但是尚未调制。图41B显示来自依照本发明具体实施例制作的RFID收发器(参照图2至图6)的传输信号4104，搭配侦测封包4106。图41C将依照本发明具体实施例制作的RFID收发器(参照图2至图6)的传输频谱模板4108与侦测封包4106作比较。

图42B显示依照本发明具体实施例制作的RFID收发器(参照图2至图6)的SSB调制频谱。4图2A和图42C显示在时间领域内依照本发明具体实施例制作的RFID收发器(参照图2至图6)内的侦测信号。

图43显示在依照本发明具体实施例制作的RFID收发器(参照图2至图6)的接收器路径内的波形，其中使用理想本地振荡器。

图44显示在依照本发明具体实施例制作的RFID收发器(参照图2至图6)的信号性能上，具有抑制信号的相位噪声的影响。

图45显示从依照本发明具体实施例制作的RFID收发器(参照图2至图6)的功率放大器发射出来的双音调输出频谱。

虽然已经参考特定具体实施例来显示和说明本发明的具体实施例，熟知该项技艺者应了解在不悖离后附权利要求范围内所定义的本发明精神与范畴之下可进行许多形式与细节方面的变更。如此藉由后附权利要求范围来指示本发明范畴，并因此涵盖所主张涵义与范围内的所有变更。

Claims (18)

1、一种射频识别收发器，包括：

传输器路径，包括：

脉冲形成器，其可调谐形成要在不同预定频率范围内传输的信号的脉冲；

调制器，其将要传输的已形成脉冲调制到多个预定频率范围之一内；

接收器路径，包括：

解调器，其解调来自多个预定频率范围的已接收信号。

2、如权利要求1所述的射频识别收发器，其中该传输器路径更包含数字模拟转换器，用于将要传输的数字信号转换成要传输的模拟信号，其中该数字模拟转换器耦合至该脉冲形成器，如此要传输的该模拟信号被供应至该脉冲形成器。

3、如权利要求1所述的射频识别收发器，其中该传输器路径更包含衰减器，其衰减要传输的该已调信号部分，其中该衰减器耦合至该调制器以接收要传输的该已调信号。

4、如权利要求1所述的射频识别收发器，其中该传输器路径更包含至少一放大器，来放大要传输的该已调信号。

5、如权利要求1所述的射频识别收发器，其中该接收器路径更包含至少一放大器，来放大该已接收的信号。

6、如权利要求5所述的射频识别收发器，其中该放大器为低噪声放大器。

7、如权利要求5所述的射频识别收发器，其中该放大器包含两放大级：增益级以及单对差分级，以提供第一差分信号与第二差分信号。

8、如权利要求1所述的射频识别收发器，其中该接收器路径更包含：

同相混频器，其提供第一差分同相信号与第二差分同相信号；

正交混频器，其提供第一差分正交信号与第二差分正交信号。

9、如权利要求8所述的射频识别收发器，其中该接收器路径更包含：

同相放大器，其耦合至该同相混频器，来放大该第一差分同相信号与该第二差分同相信号；

正交放大器，其耦合至该正交混频器，来放大该第一差分正交信号与该第二差分正交信号。

10、如权利要求9所述的射频识别收发器，其中该接收器路径更包含至少一可调谐滤波器，来对由该同相放大器与该正交放大器所提供的该已放大的差分信号进行滤波。

11、如权利要求10所述的射频识别收发器，其中该接收器路径更包含：

同相可变增益放大器，其放大该已滤波的第一差分同相信号与该已滤波的第二差分同相信号；

正交可变增益放大器，其放大该已滤波的第一差分正交信号与该已滤波的第二差分正交信号。

12、如权利要求1及11所述的射频识别收发器，其中该解调器耦合至该同相可变增益放大器的输出，来接收该已放大滤波的第一差分同相信号与该已放大滤波的第二差分同相信号；并且耦合至该正交可变增益放大器的输出，来接收该已放大滤波的第一差分正交信号与该已放大滤波的第二差分正交信号。

13、如权利要求1及11所述的射频识别收发器，其中该接收器路径更包含：

同相模拟数字转换器，其将由该同相可变增益放大器提供的模拟同相信号转换成数字同相信号；

正交模拟数字转换器，其将由该正交可变增益放大器提供的模拟正交信号转换成数字正交信号。

14、如权利要求1所述的射频识别收发器，更包含：

合成器，用于提供振荡器信号。

15、如权利要求8及14所述的射频识别收发器，其中该合成器耦合至该同相混频器，以提供同相本地振荡器信号给该同相混频器；

其中该合成器耦合至该正交混频器，以提供正交本地振荡器信号给该正交混频器。

16、如权利要求14所述的射频识别收发器，其中该合成器耦合至该调制器，以提供同相射频振荡器信号以及正交射频振荡器信号给该调制器。

17、如权利要求14所述的射频识别收发器，其中该合成器包含至少一锁相环电路。

18、如权利要求1所述的射频识别收发器，其中该预定频率范围位于大约860MHz至大约960MHz的范围内。

Images