CN101639877B - 电子装置及其更新基本输入输出系统方法 - Google Patents

Abstract

本发明公开一种电子装置及其更新基本输入输出系统的方法，而基本输入输出系统存储于电子装置的存储器，嵌入式控制器电连接至存储器及处理器，处理器电连接至存储器并执行基本输入输出系统。该更新方法包含下列步骤：首先，送出写入指令给嵌入式控制器；接着，嵌入式控制器接收写入指令后，发出系统管理中断指令给处理器；接着，处理器接收系统管理中断指令，送出识别码给嵌入式控制器；接着，嵌入式控制器接收识别码，并判断识别码是否符合安全码；最后，若判断结果为是，则嵌入式控制器致使存储器可被写入，以更新基本输入输出系统。本发明利用比对安全码的方式，以阻挡恶意程序或非授权的程序更改BIOS数据。

Description

电子装置及其更新基本输入输出系统方法

技术领域

本发明涉及一种更新基本输入输出系统(Basic Input/Output System，BIOS)的方法及电子装置，且特别涉及一种防止BIOS被随意写入的更新基本输入输出系统的方法及电子装置。

背景技术

一般而言，计算机第一个执行的程序就是基本输入输出系统(BIOS)，BIOS的重要性可想而知。BIOS为程序代码(executable code)，使得中央处理器(CPU)能借以执行初始化、诊断、加载操作系统(OS)的核心(kernel)以及周边输入输出(I/O)等工作。

然而，BIOS兼具了两种互为冲突的需求，即BIOS必须被完好保护，却也必须能被修改。BIOS必须被完好保护是因为避免BIOS被破坏或不当修改，若BIOS异常，则计算机就无法执行硬件初始化等重要工作，进而无法执行开机程序。BIOS必须能被修改是因为需要添加新功能以支持更新的计算机硬件或是需要去除程序中的缺陷(bug)，以避免计算机运行异常或辨识不出新硬件的情况。

较早之前，BIOS存储于可擦除可程序化只读存储器(ErasableProgrammable Read-Only Memory，EPROM)中。要修改EPROM所存储的内容，则需将EPROM由插槽移出，然后以紫外光长时间照射才能达成。因此EPROM具有无法以电流修改内容的优点，存在EPROM中的BIOS可免于恶意程序的危害，然而同时也具有无法实时地更新BIOS的缺点。近年来，由于计算机系统结构更新速度很快，BIOS需能随时更新，以适应最新的硬件结构，因此目前BIOS多存于易于更新数据的闪存(flash memory)中。然而，若闪存的写入动作没有作适当的控制，一旦被找到写入的方式，BIOS就容易被恶意破坏或更改内容，造成计算机系统不稳或无法开机。

目前对BIOS的保护大致可分为硬件式及软件式。硬件保护方式采用跳线器(jumper)控制闪存的输入信号，以控制闪存的写入。软件保护方式采用一组需有特定执行步骤的写入指令集，但是时间一久，此特定写入指令集也可能被逆向工程法推算而出，进而失去保护的意义。

因此，如何提供一种可靠及安全的更新BIOS的方式，为本发明欲解决的问题。

发明内容

本发明的目的在于提供一种更新BIOS的方法，利用比对安全码的方式，以阻挡恶意程序或非授权的程序更改BIOS数据。

根据一具体实施例，上述基本输入输出系统存储于一电子装置的一第一存储器，上述电子装置的一嵌入式控制器(Embedded Controller，EC)电连接至上述第一存储器及一处理器，上述处理器电连接至上述第一存储器并执行上述基本输入输出系统。本发明的更新BIOS的方法包含下列步骤：

首先，送出一写入指令给上述嵌入式控制器。

接着，上述嵌入式控制器接收上述写入指令后，发出一系统管理中断指令(System Management Interrupt，SMI)给上述处理器。

接着，上述处理器接收上述系统管理中断指令后，若上述处理器正执行中断指令处理程序，则上述处理器送出符合于安全码的识别码给上述嵌入式控制器。

接着，上述嵌入式控制器接收上述识别码，并判断上述识别码是否符合上述安全码。

最后，若判断结果为是，则上述嵌入式控制器致使上述第一存储器可被写入，以更新该基本输入输出系统。

根据一具体实施例，于发出上述写入指令给上述嵌入式控制器的步骤之前，上述处理器执行上述基本输入输出系统于一开机自我检测(Power-On SelfTest，POST)阶段时，产生上述安全码。

根据一具体实施例，于上述处理器接收到上述系统管理中断指令的步骤中，若上述处理器正执行一中断指令处理程序(interrupt handler)，则上述处理器送出符合于上述安全码的上述识别码，并且停止处理上述系统管理中断指令。反之，若上述处理器并未执行上述中断指令处理程序，则上述处理器送出不同于上述安全码的上述识别码。

本发明的另一目的在于提供一种电子装置，利用比对安全码的方式，以阻挡恶意程序或非授权的程序更改BIOS数据。

根据一具体实施例，本发明的电子装置包含嵌入式控制器、第一存储器及处理器。嵌入式控制器接收一写入指令后，送出一系统管理中断指令。第一存储器存有一基本输入输出系统，并电连接至上述嵌入式控制器。处理器电连接至上述嵌入式控制器及上述第一存储器，并执行上述基本输入输出系统。上述处理器从上述嵌入式控制器接收上述系统管理中断指令后，若上述处理器正执行中断指令处理程序，则上述处理器送出符合于安全码的识别码给上述嵌入式控制器。

其中，上述嵌入式控制器接收上述识别码，并判断上述识别码是否符合上述安全码，若判断结果为是，则上述嵌入式控制器致使上述第一存储器可被写入，以更新上述基本输入输出系统。

此外，上述安全码存储于上述电子装置的一存储器，上述存储器为一系统管理内存(System Management RAM，SMRAM)。上述嵌入式控制器包含一写入通道，可经由上述写入信道写入一数据于上述第一存储器。上述第一存储器为一非易失性随机存取存储器。

综上所述，本发明的更新BIOS方法根据系统管理中断指令的发出时机，来判断写入指令的发出来源是否为恶意程序(或非授权程序)，进而产生相同于或不同于安全码的识别码。由此，嵌入式控制器就可根据识别码比对安全码的结果，判断是否允许外部程序写入数据来更新BIOS。换言之，本发明利用嵌入式控制器发出系统管理中断指令的时机及比对安全码的方式，来分辨正常程序(官方更新BIOS程序)及恶意程序所发出的写入指令，继而可防止BIOS被恶意窜改或破坏。

关于本发明的优点与精神可以利用以下的发明详述及附图得到进一步的了解。

附图说明

图1所示为根据本发明一具体实施例的电子装置。

图2所示为根据本发明一具体实施例的更新BIOS的方法。

具体实施方式

请参阅图1，图1所示为根据本发明一具体实施例的电子装置3。如图1所示，本发明的电子装置3包含嵌入式控制器30、处理器32、第一存储器34及第二存储器36。第一存储器34可为非易失性随机存取存储器，例如闪存。第二存储器36可为系统管理内存(SMRAM)。

其中，处理器32电连接至嵌入式控制器30、第一存储器34及第二存储器36。第一存储器34及第二存储器36皆电连接至嵌入式控制器30。

处理器32执行存于第一存储器34的基本输入输出系统(BIOS)，并产生安全码360存于第二存储器36。当嵌入式控制器30接收到写入指令，送出系统管理中断指令(SMI)给处理器32。处理器32接收SMI后，送出识别码给嵌入式控制器30。

然而，如何通过上述电子装置的各个元件之间的信号传递及响应方式，来达成本发明的更新BIOS的方法，将详述于下。

请参阅图2，图2所示为根据本发明一具体实施例的更新BIOS的方法。如图2所示，本发明的更新BIOS的方法的流程，包含下列步骤。

首先，执行步骤S30，处理器32执行存于第一存储器34的BIOS 340，并于开机自我检测(POST)阶段时，产生安全码360并存于第二存储器36。

于POST阶段时，BIOS 340执行各种周边元件的连接初始化动作，例如：硬盘、光驱、内存等。恶意程序尚无法于POST阶段掌控系统资源，所以BIOS340于POST阶段所产生的安全码360是可信赖且可靠的。并且，安全码360存储于电子装置3的第二存储器36，例如系统管理内存(SMRAM)。SMRAM为动态随机存储器(Dynamic Random Access Memory，DRAM)中被划分为只有特定程序才可读取的内存区块，由此安全码360可不被其它恶意程序所读取。实际上，安全码360为一组随机数，该组随机数不为零。更详细地说，该组随机数的长度为4字节，任一字节不为零。

接着，执行步骤S31，送出写入指令给嵌入式控制器30。

一般而言，写入指令可为一串的程序代码或命令集，目的是让嵌入式控制器30开启连接于第一存储器34的写入信道，继而让后续欲写入第一存储器34的数据可经由写入通道更新BIOS 340。然而，传统的嵌入式控制器并不能辨识写入指令是否为正常程序(例如官方更新BIOS程序)或是恶意程序(例如计算机病毒)所产生的写入指令。因此，若恶意程序能送出正确的写入指令，继而就能任意地以错误或随意的数据更新BIOS 340，造成BIOS 340无法被处理器32正确地执行，或者造成硬件损坏(例如：BIOS中存有不正确的数据，将一周边元件的电压值设定过高，就可能损坏该周边元件)。

接着，执行步骤S32，嵌入式控制器30接收写入指令后，发出系统管理中断指令(SMI)给处理器32。

若处理器32正执行中断指令处理程序(interrupt handler)，则接着执行步骤S33，处理器32送出符合于安全码360的识别码，并且停止处理系统管理中断指令。反之，若处理器32并未执行中断指令处理程序，则接着执行步骤S34，处理器送出不同于安全码360的识别码。

于先前技术中，嵌入式控制器接收到写入指令后，并不会发出系统管理中断指令给处理器，而是直接打开写入通道。然而，本发明的嵌入式控制器30发出系统管理中断指令的目的，是让处理器32可根据接收到系统管理中断指令的时机，来间接判断嵌入式控制器30此时所接收的写入指令为正常程序或恶意程序所发出的。

详细地说，处理器30接收到系统管理中断指令时，一定会执行中断指令处理程序来对应处理所接收的系统管理中断指令。由于中断指令处理程序有着无法重新进入(re-entry)的特性，也即若处理器32已经执行中断指令处理程序，则无法处理新的系统管理中断指令，处理器32需于目前所执行的中断指令处理程序结束后，才可处理新的系统管理中断指令。因此，于本发明的更新BIOS流程中，处理器32并不会实时处理嵌入式控制器30传来的系统管理中断指令。但是，恶意程序欲更新BIOS时，并不会让处理器32进入执行中断指令处理程序的状态，因此可实时处理系统管理中断指令。所以，处理器32便可将目前可否实时处理系统管理中断指令，作为判断依据，进而对应送出不同的识别码。

所以，处理器32在接收到对应更新BIOS指令的系统管理中断指令之前，官方更新BIOS的程序可致使处理器32先执行中断指令处理程序。当处理器32接收到对应更新BIOS指令的系统管理中断指令时，就可于第二存储器36读取安全码360，并送出相同于安全码360的识别码给嵌入式控制器30。反之，若处理器32并未执行中断指令处理程序时，接收到对应更新BIOS的系统管理中断指令时，就可判断出此系统管理中断指令由恶意程序所发出，或者并非由官方更新BIOS的程序所发出的，因此送出不同于安全码360的识别码给嵌入式控制器30。

接着，执行步骤S36，嵌入式控制器30接收识别码，并判断识别码是否符合安全码。

最后，若步骤S36中的判断结果为是，则执行步骤S38，嵌入式控制器30致使第一存储器34可被写入，以更新BIOS。若步骤S36中的判断结果为否，则结束更新流程。

于步骤S32中，嵌入式控制器30送出对应写入指令的系统管理中断指令后，就可读取存于第二存储器36的安全码360，并等着接收处理器32传回的识别码。嵌入式控制器30接收到识别码后，就可依据识别码与安全码的比对结果，选择性地开启连接于第一存储器34(例如：闪存)的写入通道。当然，若识别码相同于安全码，则开启写入信道，让第一存储器34可被写入数据，以更新BIOS。

以第一存储器34为闪存为例，由于闪存的接脚电压大于一阈值时，闪存具有可被写入的特性，反之则否。嵌入式控制器30可控制第一存储器34的接脚电压，当嵌入式控制器30允许第一存储器34被写入时，也就是嵌入式控制器30会将第一存储器34的接脚电压升高到超过阈值，继而致使第一存储器34可被写入。

反之，若识别码不同于安全码，则嵌入式控制器30不会开启写入通道。或者，嵌入式控制器30比对出识别码不同于安全码的情况后，仍可继续接收外部程序所传送过来的数据，但是不将数据导入写入信道而是丢弃。如此一来，恶意程序误以为完成了写入数据程序而结束，并且存于第一存储器34的BIOS 340并未真正地被更新，相当于结束了恶意程序也保全了BIOS 340。

另需补充说明的是，于步骤S30的说明中提到安全码360不为零，倘若电子装置3欲进行传统BIOS更新方式，则可将安全码360设定为零。后续更新流程中，嵌入式控制器30接收写入指令后，仍是发出系统管理中断指令，只是处理器32从第二存储器36读取到安全码360为零时，则不管接收系统管理中断指令的时机，皆送出值为零的识别码。当嵌入式控制器30接收识别码后，发现识别码及安全码皆为零，则不进行比对安全码动作，直接开启写入通道。总而言之，利用安全码的值的设定，本发明可整合传统更新BIOS方法。总而言之，本发明的电子装置3可适用于更多情况，不但可以采用本发明的更新BIOS方法，也可进行传统更新BIOS方法。

相较于先前技术，本发明的更新BIOS方法根据系统管理中断指令的发出时机，来判断写入指令的发出来源是否为恶意程序(或非授权程序)，进而产生相同于或不同于安全码的识别码。由此，嵌入式控制器就可根据识别码比对安全码的结果，判断是否允许外部程序写入数据来更新BIOS。换言之，本发明利用嵌入式控制器发出系统管理中断指令的时机及比对安全码的方式，来分辨正常程序(官方更新BIOS程序)及恶意程序所发出的写入指令，继而可防止BIOS被恶意窜改或破坏。此外，根据安全码的值的设定，本发明的电子装置可选择性地采用传统更新BIOS方法或是本发明的更新BIOS方法，来适用于各种情况。

利用以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求范围的范畴内。因此，本发明所申请的权利要求范围的范畴应该根据上述的说明作最宽广的解释，以致使其涵盖所有可能的改变以及具相等性的安排。

Claims (20)

1.一种更新基本输入输出系统的方法，上述基本输入输出系统存储于电子装置的第一存储器，上述电子装置的嵌入式控制器电连接至上述第一存储器及处理器，上述处理器电连接至上述第一存储器并执行上述基本输入输出系统，其特征是，上述更新方法包含下列步骤：

送出写入指令给上述嵌入式控制器；

上述嵌入式控制器接收上述写入指令后，发出系统管理中断指令给上述处理器；

上述处理器接收上述系统管理中断指令后，若上述处理器正执行中断指令处理程序，则上述处理器送出符合于安全码的识别码给上述嵌入式控制器；

上述嵌入式控制器接收上述识别码，并判断上述识别码是否符合上述安全码；以及

若判断结果为是，则上述嵌入式控制器致使上述第一存储器可被写入，以更新上述基本输入输出系统。

2.根据权利要求1所述的更新基本输入输出系统方法，其特征是，于发出上述写入指令给上述嵌入式控制器的步骤之前，上述处理器执行上述基本输入输出系统以产生上述安全码，并存储至第二存储器，上述第二存储器电连接至上述处理器及上述嵌入式控制器。

3.根据权利要求2所述的更新基本输入输出系统方法，其特征是，其中上述处理器执行上述基本输入输出系统于开机自我检测阶段时，产生上述安全码。

4.根据权利要求2所述的更新基本输入输出系统方法，其中上述第二存储器为系统管理内存。

5.根据权利要求1所述的更新基本输入输出系统方法，其特征是，其中若上述处理器正执行上述中断指令处理程序，则上述处理器停止处理上述系统管理中断指令。

6.根据权利要求1所述的更新基本输入输出系统方法，其特征是，上述更新基本输入输出系统方法进一步包含下列步骤：

若上述处理器并未执行上述中断指令处理程序，则上述处理器送出不同于上述安全码的上述识别码。

7.根据权利要求1所述的更新基本输入输出系统方法，其特征是，其中上述安全码为一组随机数，上述组随机数不为零。

8.根据权利要求7所述的更新基本输入输出系统方法，其特征是，其中上述这组随机数为4字节，任一字节不为零。

9.根据权利要求1所述的更新基本输入输出系统方法，其特征是，于上述嵌入式控制器致使上述第一存储器可被写入的步骤中，上述嵌入式控制器包含写入通道，可经由上述写入通道写入数据于上述第一存储器。

10.根据权利要求1所述的更新基本输入输出系统方法，其特征是，其中上述第一存储器为非易失性随机存取存储器。

11.一种电子装置，其特征是，包含：

嵌入式控制器，接收写入指令后，送出系统管理中断指令；

第一存储器，存有基本输入输出系统，电连接至上述嵌入式控制器；以及

处理器，电连接至上述嵌入式控制器及上述第一存储器，上述处理器执行上述基本输入输出系统，并从上述嵌入式控制器接收上述系统管理中断指令后，若上述处理器正执行中断指令处理程序，则上述处理器送出符合于安全码的识别码给上述嵌入式控制器；

其中，上述嵌入式控制器接收上述识别码，并判断上述识别码是否符合上述安全码，若判断结果为是，则上述嵌入式控制器致使上述第一存储器可被写入，以更新上述基本输入输出系统。

12.根据权利要求11所述的电子装置，其特征是，上述电子装置进一步包含第二存储器，电连接至上述处理器及上述嵌入式控制器，上述第二存储器存有上述安全码。

13.根据权利要求12所述的电子装置，其特征是，其中上述处理器执行上述基本输入输出系统于开机自我检测阶段时，产生上述安全码。

14.根据权利要求12所述的电子装置，其特征是，其中上述第二存储器为系统管理内存。

15.根据权利要求11所述的电子装置，其特征是，其中若上述处理器正执行上述中断指令处理程序，上述处理器停止处理上述系统管理中断指令。

16.根据权利要求11所述的电子装置，其特征是，其中若上述处理器并未执行上述中断指令处理程序，则上述处理器送出不同于上述安全码的上述识别码。

17.根据权利要求11所述的电子装置，其特征是，其中上述安全码为一组随机数，上述这组随机数不为零。

18.根据权利要求17所述的电子装置，其特征是，其中上述这组随机数为4字节，任一字节不为零。

19.根据权利要求11所述的电子装置，其特征是，其中上述嵌入式控制器包含写入通道，可经由上述写入通道写入数据于上述第一存储器。

20.根据权利要求11所述的电子装置，其特征是，其中上述第一存储器为非易失性随机存取存储器。

Images