CN101630995B - 一种rmⅱ接口以太网链路速率检测方法 - Google Patents

一种rmⅱ接口以太网链路速率检测方法 Download PDF

Info

Publication number
CN101630995B
CN101630995B CN200910032538XA CN200910032538A CN101630995B CN 101630995 B CN101630995 B CN 101630995B CN 200910032538X A CN200910032538X A CN 200910032538XA CN 200910032538 A CN200910032538 A CN 200910032538A CN 101630995 B CN101630995 B CN 101630995B
Authority
CN
China
Prior art keywords
feature
codes
rxd
ethernet
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910032538XA
Other languages
English (en)
Other versions
CN101630995A (zh
Inventor
吴维宁
张辉勇
宋云翔
郭经红
吴鹏
张小建
吴军民
范志刚
俞强
刘世栋
黄辉
黄治
王向群
孙红雷
王志国
吴明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nari Technology Co Ltd
State Grid Electric Power Research Institute
Original Assignee
Nanjing NARI Group Corp
State Grid Electric Power Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing NARI Group Corp, State Grid Electric Power Research Institute filed Critical Nanjing NARI Group Corp
Priority to CN200910032538XA priority Critical patent/CN101630995B/zh
Publication of CN101630995A publication Critical patent/CN101630995A/zh
Application granted granted Critical
Publication of CN101630995B publication Critical patent/CN101630995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Communication Control (AREA)

Abstract

本发明公开了一种RMII(Reduced Media Independent Interface,简化的媒体独立接口)接口以太网链路速率的检测方法。以太网RMII接口标准规定,10Mb/s模式下RMII接口的数据宽度为100Mb/s的10倍,用50MHz时钟对RMII接口接收支路数据RXD[1:0]采样,进行序列检测,若检测到百兆特征码,speed_flag(速度标示信号)输出高电平,表示以太网链路速率为100Mb/s;若检测十兆特征码,speed_flag输出低电平,表示以太网链路速率为10Mb/s。:直接从RMII接口数据流中通过对百兆/十兆特征码的检测就能检测出链路速率,不需要通过MDC/MDIO接口读取PHY寄存器来判断以太网链路速率,这省去了额外的系统开销。

Description

一种RMⅡ接口以太网链路速率检测方法
技术领域
本发明涉及一种以太网链路速率检测方法,特别是涉及一种RMII(ReducedMedia Independent Interface,简化的媒体独立接口)接口下,以太网的链路速率的检测方法。
背景技术
随着以太网交换机芯片的集成度越来越高,I/O引脚数的增加,功耗也随着增加。传统的MII(Media Independent Interface,媒体独立接口)接口有16个引脚,不可避免的造成了芯片尺寸的增加和功耗的增大,并加大了PCB设计的复杂度。为了减少芯片尺寸,降低功耗,有必要对MII接口进行简化,于是提出了RMII接口。
RMII接口是简化的MII接口,数据位宽2bit、时钟速率50MHz、支持10M/100Mbps的传输速率,其主要信号定义如下:
REF_CLK:参考时钟,用于同步数据和控制信号,频率50MHz。
CRS_DV:载波侦听/接收有效复用信号,对应MII接口中的CRS(载波侦听)和RX_DV(接受有效)。
RXD[1:0]:接收数据。
TX_EN:发送使能。
TXD[1:0]:发送数据。
RX_ER:接受错误(非必要,该信号为可选信号)。
图1是RMII接口RX支路时序图,图2是RMII接口TX支路时序图。
REF_CLK是50MHz的发送和接受同步时钟信号,由外部时钟源提供。当传输介质中有载波时,CRS_DV为高电平,载波消失后CRS_DV置低,若此时PHY的RXD[1:0]上仍有数据未接收完,PHY在下一个时钟周期对CRS_DV同步置高。此后在每4bit数据的前两位将CRS_DV同步置低、后两位置高,CRS_DV信号则以25MHz(100M模式)或2.5MHz(10M模式)的频率跳变,其跳变边沿与REF_CLK同步。通过CRS_DV的跳变,MAC能从CRS_DV中分离出CRS和RX_DV信号。
TXD[1:0]在TX_EN有效时和时钟同步发送数据,RXD[1:0]也是和时钟同步接收数据。
RMII接口的PHY和MAC(Media Access Control,媒体访问控制)连接图如图3所示,MAC通过标准的MDC/MDIO接口读取PHY的寄存器,从而获得以太网链路的状态信息。交换芯片通常都有专用的MDC/MDIO接口,因此PHY与交换芯片可简单的按图3所示方法连接。
当PHY和MAC接口不一致时,比如RMII到S3MII(Source Synchronous SerialMII)、RMII到MII等等,需要进行协议转换。通常我们使用FPGA来完成这些工作,当FPGA与PHY连接时,由于其没有专用的MDC/MDIO接口,需要模拟MDC/MDIO的读写时序,从而获得链路速率等信息,这增加了额外的系统开销。特别是MDC/MDIO接口时序较为复杂,往往需要增加一片CPU来完成MDC/MDIO接口的读写,这增加了成本和系统复杂度。
发明内容
针对现有技术的不足,本发明不通过MDC/MDIO接口读取PHY寄存器来检测以太网的链路速率,而是通过检测特征序列的方式来进行链路速率的检测。
本发明提出的技术方案是:
A、使用50MHz的时钟信号REF_CLK上升沿对RXD[1:0]进行采样;
B、判断RXD[1:0]序列是否出现百兆特征A码,如果是,进入步骤C,不是则返回步骤A继续进行序列检测。
C、判断RXD[1:0]值是否为百兆特征B码,若RXD[1:0]的值为十兆特征A码,进入步骤D;若RXD[1:0]值为百兆特征B码,则判定以太网链路速率为100Mb/s,同时将speed_flag信号置高;若RXD[1:0]为其他值,返回步骤A继续进行序列检测。
D、判断RXD[1:0]序列是否出现十兆特征B码,如果是,进入步骤E;不是的话返回步骤A继续进行序列检测。
E、判断RXD[1:0]序列是否出现十兆特征C码,如果是,判定以太网链路速率为10Mb/s,同时将speed_flag信号置低;如果不是,则返回步骤A继续进行序列检测。
所述RXD[1:0]是RMII接口接收支路数据。
所述speed_flag信号为以太网链路速率标志信号,其输出供系统其它模块使用,高电平表示链路速率为100Mb/s,低电平表示链路速率为10Mb/s。
所述百兆特征A码为:“01010101 01010101 01010101 01010101 0101010101010101 01010101 010101”(共31个“01”)。
所述百兆特征B码为:“11”。
所述十兆特征A码为:“01”。
所述十兆特征B码为:“01010101............0101”(共278个“01”)。
所述十兆特征C码为:“11111111 11111111 1111”(共10个“11”)。
上述方案的有益效果是:直接从RMII接口数据流中通过对百兆/十兆特征码的检测就能检测出链路速率,不需要通过MDC/MDIO接口读取PHY寄存器来判断以太网链路速率,这省去了额外的系统开销。
附图说明
图1是RMII接口RX支路时序图;
图2RMII接口TX支路时序图
图3是RMII接口PHY和MAC连接示意图
图4是FPGA检测以太网链路速率硬件连接图(RMII接口)
图5是本发明的实施流程图
具体实施方式
本方案使用FPGA进行以太网链路速率检测,其硬件连接图如图4所示。FPGA通过检测RMII接口中RXD[1:0]的数据来检测以太网链路速率,其实施流程图如图5所示,它包括以下步骤:
A、使用50MHz的时钟信号REF_CLK上升沿对RXD[1:0]进行采样
B、判断RXD[1:0]序列是否出现百兆特征A码,如果是,进入步骤C,不是则返回步骤A继续进行序列检测。
C、判断RXD[1:0]值是否为百兆特征B码,若RXD[1:0]的值为十兆特征A码,进入步骤D;若RXD[1:0]值为百兆特征B码,则判定以太网链路速率为100Mb/s,同时将speed_flag信号置高;若RXD[1:0]为其他值,返回步骤A继续进行序列检测。
D、判断RXD[1:0]序列是否出现十兆特征B码,如果是,进入步骤E;不是的话返回步骤A继续进行序列检测。
E、判断RXD[1:0]序列是否出现十兆特征C码,如果是,判定以太网链路速率为10Mb/s,同时将speed_flag信号置低;如果不是,则返回步骤A继续进行序列检测。
RMII接口规定,当以太网链路速率为10Mb/s时,其控制信号和数据信号的时间宽度为100Mb/s模式下的10倍(10Mb/s为每周期200ns,100Mb/s为每周期20ns)。
本方案使用50MHz的同步时钟对RXD[1:0]进行采样。本方案中,百兆特征码为:百兆特征A码+百兆特征B码;十兆特征码为:百兆特征A码+十兆特征A码+十兆特征B码+十兆特征C码。
通过对以上两个特征序列的判断,可检测出以太网链路速率,同时输出速率标示信号speed_flag(100Mb/s时为高电平,10Mb/s时为低电平)至FPGA内其他模块。
本方案不需要编写复杂的MDC/MDIO读写逻辑,简化了系统设计。

Claims (1)

1.一种RMII接口以太网链路速率检测方法,其特征在于,包括以下步骤:
A、使用50MHz的时钟信号REF_CLK上升沿对RXD[1:0]进行采样;
B、判断RXD[1:0]序列是否出现百兆特征A码,如果是,进入步骤C,不是则返回步骤A继续进行序列检测;
C、判断RXD[1:0]值是否为百兆特征B码,若RXD[1:0]的值为十兆特征A码,进入步骤D;若RXD[1:0]值为百兆特征B码,则判定以太网链路速率为100Mb/s,同时将speed_flag信号置高;若RXD[1:0]为其他值,返回步骤A继续进行序列检测;
D、判断RXD[1:0]序列是否出现十兆特征B码,如果是,进入步骤E;不是的话返回步骤A继续进行序列检测;
E、判断RXD[1:0]序列是否出现十兆特征C码,如果是,判定以太网链路速率为10Mb/s,同时将speed_flag信号置低;如果不是,则返回步骤A继续进行序列检测;
上述步骤中,所述RXD[1:0]是RMII接口接收支路数据;所述speed_flag信号为以太网链路速率标志信号,其输出供系统其它模块使用,高电平表示链路速率为100Mb/s,低电平表示链路速率为10Mb/s;所述百兆特征A码为:“01010101010101010101010101010101010101010101010101010101010101”,共31个“01”;所述百兆特征B码为:“11”;所述十兆特征A码为:“01”;所述十兆特征B码为:“01010101............0101”,共278个“01”;所述十兆特征C码为:“11111111111111111111”,共10个“11”。
CN200910032538XA 2009-07-01 2009-07-01 一种rmⅱ接口以太网链路速率检测方法 Active CN101630995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910032538XA CN101630995B (zh) 2009-07-01 2009-07-01 一种rmⅱ接口以太网链路速率检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910032538XA CN101630995B (zh) 2009-07-01 2009-07-01 一种rmⅱ接口以太网链路速率检测方法

Publications (2)

Publication Number Publication Date
CN101630995A CN101630995A (zh) 2010-01-20
CN101630995B true CN101630995B (zh) 2013-03-06

Family

ID=41575961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910032538XA Active CN101630995B (zh) 2009-07-01 2009-07-01 一种rmⅱ接口以太网链路速率检测方法

Country Status (1)

Country Link
CN (1) CN101630995B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549141A (zh) * 2003-05-21 2004-11-24 华为技术有限公司 一种基于串行接口的数据传输方法及装置
CN1905558A (zh) * 2006-06-28 2007-01-31 烽火通信科技股份有限公司 单一化以太网交换板及数据交换方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549141A (zh) * 2003-05-21 2004-11-24 华为技术有限公司 一种基于串行接口的数据传输方法及装置
CN1905558A (zh) * 2006-06-28 2007-01-31 烽火通信科技股份有限公司 单一化以太网交换板及数据交换方法

Also Published As

Publication number Publication date
CN101630995A (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
CA2715461C (en) 10/100/1000/2500 mbps serial media independent interface (sgmii)
CN103840844B (zh) 射频收发器和基带芯片之间的串行数字接口
CN104378114B (zh) 一种实现多通道模数转换器同步的方法
US20150089265A1 (en) Semiconductor integrated circuit and circuit operation method
US6594275B1 (en) Fibre channel host bus adapter having multi-frequency clock buffer for reduced power consumption
US8452996B2 (en) Operating mode for extreme power savings when no network presence is detected
CN101312302A (zh) 一种不间断电源并机信号的传输方法
CN102136968B (zh) 测量报文在以太交换设备中的延时的方法及以太交换设备
CN201917898U (zh) 一种i2c总线接口电路模块
CN104133795A (zh) 多通道高速同步采集及正交调制系统
US10411873B1 (en) Clock data recovery broadcast for multi-lane SerDes
US8429317B2 (en) Serial communication device with MAC that conforms to serial media independent interface (SMII) in order to reduce power consumption
CN101630995B (zh) 一种rmⅱ接口以太网链路速率检测方法
US6069897A (en) Interface with dual mode of operation
US7599391B1 (en) Media and speed independent interface
US5337310A (en) Backplane communication system and method
CN116979986A (zh) 一种多通道tr组件
CN116506524A (zh) 一种毫米波雷达数据采集卡及其数据采集控制方法
CN100505765C (zh) 多通道数据处理的方法
CN208705384U (zh) 电力系统故障分布式同步录波系统
CN113676310A (zh) 一种用于雷达系统的数据传输装置
Wang et al. Application of HBM2 data storage in time and frequency hopping network communication system
CN105389155A (zh) 一种利用spi接口实现tdm音频数据接收的方法及系统
US20120257520A1 (en) Apparatus for power management in a network communication system
CN112333815B (zh) 一种工业无线互联系统的对钟方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171107

Address after: 211106 Jiangning City, Nanjing Province, the integrity of the road No. 19,

Co-patentee after: NARI Technology Development Co., Ltd.

Patentee after: State Grid Electric Power Research Insititute

Address before: Nan Shui Road Gulou District of Nanjing city of Jiangsu Province, No. 8 210003

Co-patentee before: Nanjing Nari Co., Ltd.

Patentee before: State Grid Electric Power Research Insititute