CN101621246A - 磁隔离驱动电路 - Google Patents

Abstract

本发明公开一种磁隔离驱动电路，包括：隔离驱动信号传送的隔离驱动变压器，与所述隔离驱动变压器输入侧串联的第一电容C1，与所述隔离驱动变压器输出侧串联的第二电容C2；还包括：与所述磁隔离驱动电路的输出端并联的放电MOS管；连接至所述放电MOS管的栅极的放电MOS管驱动电路；其中，所述隔离驱动变压器的输出侧绕组、第二电容C2和放电MOS管组成串联回路。所述磁隔离驱动电路结构简单，成本低廉，有效提高电源在稳态和瞬态工作过程中的稳定性。

Description

磁隔离驱动电路

技术领域

本发明涉及驱动电路技术领域，具体地说涉及一种改进的磁隔离驱动电路。

背景技术

磁隔离驱动电路广泛应用于工作电压较高的电源内部，用来驱动电源功率回路主开关管的导通和关断。图1是我们经常看到的一种磁隔离驱动电路。其中第一电容C1是输入侧驱动电容，第二电容C2是输出侧驱动电容，变压器T是隔离驱动变压器，二极管D与磁隔离驱动电路的输出端并联。图1所示电路稳态正常工作时各点原理电压波形见图2(忽略隔离驱动变压器T漏感的影响)。其中Vin是脉宽信号输出电路的电压波形，幅值为V1；Vc1是C1两端的电压波形；Vtp和Vts分别是隔离驱动变压器输入侧和输出侧绕组的电压波形；Vc2是C2两端的电压波形，Vout是磁隔离驱动电路输出的电压波形。

假设脉宽信号周期为T，占空比为D，隔离驱动变压器绕组匝比为n。当脉宽信号输出低电平时，Vc1＝Vtp。隔离驱动变压器每个周期内伏秒值相等，见图2阴影面积。所以C1两端电压为DV1，隔离驱动变压器输入侧绕组高电平幅值为(1-D)V1，低电平幅值为-DV1。通过变压器电压转换，隔离驱动变压器输出侧绕组高电平幅值为(1-D)nV1，低电平幅值为-DnV1。当输出侧绕组低电平时，二极管D导通，对电容C2充电，所以Vc2＝DnV1。由于磁隔离驱动电路输出电平为Vc2+Vts，所以磁隔离驱动电路输出Vout高电平为DnV1+(1-D)nV1＝nV1，低电平为DnV1-DnV1＝0。

此磁隔离驱动电路的优点是输出电平不随占空比D的变化而变化，只与输入侧脉宽电平信号幅值V1和隔离驱动变压器绕组匝比n有关。一般情况下V1和n恒定，所以此驱动电路输出电平稳定。

但此磁隔离驱动电路也有很明显的缺点。

由于隔离驱动变压器T绕制工艺的影响，会产生一定的漏感值。电路稳态工作时，隔离驱动变压器T的漏感值会形成错误触发信号，实际工作波形见图3。漏感导致隔离驱动变压器输出侧绕组电压Vts波形上叠加电压尖峰。当Vin转换为低电平时，隔离驱动变压器输出侧绕组电压Vts转换为低电平脉冲，电压总和峰值为V3(V3比平台值DnV 1幅值大)，二极管D导通，将输出侧驱动电容C2充电至V3。隔离驱动变压器输出侧绕组电压波形尖峰过后，因为电压平台值DnV1幅值低于V3，二极管D反偏截止工作。此时磁隔离驱动电路输出电平为V3-DnV1，如果此差值大于功率回路主开关管导通阈值，主开关管会错误开通，可能导致电源失效。

另外，因种种原因当脉宽信号消失后，驱动电路会产生错误信号，导致驱动电路输出电平不正常，具体电压波形见图4。当脉宽信号消失时，脉宽信号输出电路输出低电平，即Vin＝0。根据上述分析在工作周期时间内磁隔离驱动电路进行信号转换，同时输出低电平，即Vout＝0，其驱动的功率回路主开关管截止工作。由于C 1电容电压Vc 1不能被立即释放掉，导致隔离驱动变压器输入侧绕组电压恒定保持在-DV1。随着隔离驱动变压器逐渐饱和，电压Vtp和Vts逐渐减小。C1可以通过驱动变压器输入侧绕组放电，所以其电压Vc1与Vtp同比例减小。但C2电压Vc2没有快速放电途径，导致磁隔离驱动电路输出电平Vout从0开始同比缓慢上升。直至隔离驱动变压器饱和，此时Vc1＝Vtp＝Vts＝0，Vout＝Vc2。虽然C2同时通过其它方式进行放电，但其放电速度相对非常缓慢，一旦Vc2电平高于功率回路主开关管的导通阈值，主开关管将重新开通工作。因此，此磁隔离驱动电路在脉宽信号消失后，会产生错误电平信号，导致功率回路主开关管误动作，有可能致使电源失效。

发明内容

有鉴于此，本发明所要解决的技术问题是提供一种改进的磁隔离驱动电路，利用该电路可以限制错误电平信号，避免功率回路主开关管的误动作，有效防止电源因此原因失效。

在一些可选的实施例中，所述磁隔离驱动电路包括：隔离驱动信号传送的隔离驱动变压器，与所述隔离驱动变压器输入侧串联的第一电容C1，与所述隔离驱动变压器输出侧串联的第二电容C2，还包括：与所述磁隔离驱动电路的输出端并联的放电MOS管，以及连接至所述放电MOS管的栅极的放电MOS管驱动电路。其中，隔离驱动变压器的输出侧绕组、第一电容C1和放电MOS管组成串联回路。

上述实施例提供了一种应用MOS管开关放电从而提高稳态和瞬态特性和降低损耗的改进型磁隔离驱动电路。所述磁隔离驱动电路进入稳态工作过程时，在放电MOS管开通阶段，由于其双向导电性，将Vout箝位一直为零，即使出现漏感值导致的电压尖峰。同时当脉冲信号消失后，通过放电MOS管驱动电路，放电MOS管导通，直接将Vout短路，强迫C2通过隔离驱动变压器输出侧绕组快速放电。保证隔离驱动变压器饱和时，C2放电已基本完毕，即Vc2＝0。功率回路主开关管不因此再次开通，有效防止脉宽信号消失后电源因功率回路主开关管的误开通而失效。所述磁隔离驱动电路结构简单，成本低廉，有效提高电源在稳态和瞬态工作过程中的稳定性。

附图说明

图1是一种常用的磁隔离驱动电路。

图2是图1电路稳态工作时的电路各点理想电压波形图。

图3是图1电路稳态工作时的电路各点实际电压波形图。

图4是图1电路瞬态截止工作时的电路各点电压波形图。

图5是本发明改进型磁隔离驱动电路原理图。

图6是图5电路稳态工作时的电路各点实际电压波形图。

图7是图5电路瞬态截止工作时的电路各点电压波形图。

图8是本发明改进型磁隔离驱动电路的第一实例图。

图9是本发明改进型磁隔离驱动电路的第二实例图。

图10是本发明改进型磁隔离驱动电路的第三实例图。

图11是本发明改进型磁隔离驱动电路的第四实例图。

图12是本发明改进型磁隔离驱动电路的第五实例图。

具体实施方式

为清楚说明本发明中的方案，下面给出优选的实施例并结合附图详细说明。

在图5所示的一个可选实例中，磁隔离驱动电路包括：隔离驱动信号传送的隔离驱动变压器T，与所述隔离驱动变压器输入侧串联的第一电容C1，与所述隔离驱动变压器输出侧串联的第二电容C2，与所述磁隔离驱动电路的输出端并联的放电MOS管Q，以及连接至放电MOS管Q的栅极的放电MOS管驱动电路。其中，隔离驱动变压器的输出侧绕组、第一电容C1和放电MOS管组成串联回路。

图5所示的磁隔离驱动电路，该电路稳态理想工作时电压波形同图2。其中Vin是脉宽信号输出电路的电压波形，幅值为V1；Vc1是第一电容C1两端的电压波形；Vtp和Vts分别是隔离驱动变压器T输入侧和输出侧绕组的电压波形；Vc2是第二电容C2两端的电压波形，Vout是磁隔离驱动电路输出电压波形。稳态正常工作时，当脉宽信号输出为低电平，Vc1＝Vtp。隔离驱动变压器T每个周期内伏秒值相等，见图2阴影面积。所以第一电容C1两端电压为DV1，隔离驱动变压器T输入侧绕组高电平幅值为(1-D)V1，低电平幅值为-DV1。同时通过变压器电压转换，隔离驱动变压器T输出侧绕组高电平幅值为(1-D)nV1，低电平幅值为-DnV1。当输出侧绕组低电平时，通过放电MOS管驱动电路，放电MOS管Q导通，对第二电容C2充电，所以Vc2＝DnV1。由于磁隔离驱动电路输出电平为Vc2+Vts，所以磁隔离驱动电路输出Vout高电平为DnV1+(1-D)nV1＝nV1，低电平为DnV1-DnV1＝0。

此电路实际稳态工作电压波形见图6。磁隔离驱动电路输出Vout高电平平台值为DnV1+(1-D)nV1＝nV1，低电平为DnV1-DnV1＝0，高电平电压尖峰忽略。

当脉宽信号消失时，脉宽信号输出电路输出低电平，即Vin＝0。根据上述分析在工作周期时间内磁隔离驱动电路进行信号转换，同时输出低电平，即Vout＝0，其驱动的功率回路主开关管截止工作。由于第一电容C1的电容电压Vc1不能被立即释放掉，导致隔离驱动变压器T输入侧绕组电压恒定保持在-DV1。随着隔离驱动变压器T逐渐饱和，电压Vtp和Vts逐渐减小。第一电容C1可以通过驱动变压器T输入侧绕组放电，所以其电压Vc1与Vtp同比例减小。通过放电MOS管驱动电路，放电MOS管Q保持导通。由于MOS管的双向导电性，不仅可以同前述二极管D一样对第二电容C2充电，同时也可以将第二电容C2与隔离驱动变压器T输出侧绕组短路，通过放电MOS管Q对第二电容C2进行放电。与第一电容C1放电波形相同，第二电容C2电压Vc2与Vts也保持同比例减小。直至隔离驱动变压器T饱和，此时Vc1＝Vtp＝Vts＝0，Vout＝Vc2约等于0，远小于功率回路主开关管的导通阈值。由此可见，脉宽信号消失后，此磁隔离驱动电路不会产生错误信号，功率回路主开关管不再次开通，避免因图1所示电路误触发导致的电源失效。

从以上描述得出此改进型磁隔离驱动电路不会影响稳态正常工作时驱动效果，同时在瞬态工作中有效地消除了误触发信号，避免功率回路主开关管因错误信号开通。图7展示此改进型磁隔离驱动电路瞬态工作过程中的电压波形。

在图8所示的可选实例中，所述放电MOS管Q选用N沟道MOS管。放电MOS管驱动电路使用隔离驱动变压器T的辅助绕组实现，辅助绕组一端连接至隔离驱动变压器T与放电NMOS管源极的接点处，另一端连接至放电NMOS管的栅极。

假设隔离驱动变压器T输入侧绕组与辅助绕组匝比为m。当脉冲信号消失后，隔离驱动变压器T输入侧绕组电压保持为低电平-DV1，转换至辅助绕组为低电平-DmV1，相对于放电NMOS管为高电平DmV1，放电NMOS管保持开通，第二电容C2通过放电NMOS管和隔离驱动变压器T输出侧绕组快速放电。直至辅助绕组电平低于放电NMOS管导通阈值，放电NMOS管截止。通过合适的匝比m的配合，即使放电NMOS管已经截止，但第二电容C2残留电平远低于功率回路主开关管的导通阈值，所以功率回路主开关管不会误开通。

图9所示的可选实例与图8不同之处在于，放电NMOS管的栅极和源极之间并联了一个二极管D1和一个电阻R，同时在辅助绕组与放电NMOS管栅极之间串联第三电容C3。由于隔离驱动变压器T辅助绕组输出通过二极管D1对第三电容C3充电，可以保证辅助绕组驱动电路输出电平不随占空比D的变化而变化，其幅值恒定为mV1。即使隔离驱动变压器T饱和，由于第三电容C3不能被迅速放电，可以保持放电NMOS管的持续开通，直至Vout＝0。电阻R提供第三电容C3相对缓慢放电途径，保证脉宽信号再次发生时，放电NMOS管已经截止。图9电路可以通过较少圈数的辅助绕组实现Vout完全等于0。

在图10所示的可选实例中，所述放电MOS管Q选用P沟道MOS管。放电MOS管驱动电路使用隔离驱动变压器T的辅助绕组实现，辅助绕组一端连接至第二电容C2与放电PMOS管源极接点处，另一端接至放电PMOS管的栅极，且辅助绕组同名端变更反相。

图11所示的可选实例与图10不同之处在于隔离驱动变压器的输出侧绕组和辅助绕组同名端变更反相。图8至10所示磁隔离驱动电路的输入信号Vin与输出信号Vout同相，即磁隔离驱动电路输入高电平时电路输出高电平；输入低电平时电路输出低电平。本实例中，磁隔离驱动电路输入信号Vin与输出信号Vout反相，即磁隔离驱动电路输入高电平时电路输出低电平；输入低电平时电路输出高电平。

图12所示的可选实例与图8不同之处在于，隔离驱动变压器T的输出侧绕组和辅助绕组同名端变更反相。图8至10所示磁隔离驱动电路的输入信号Vin与输出信号Vout同相，即磁隔离驱动电路输入高电平时电路输出高电平；输入低电平时电路输出低电平。本实例中，磁隔离驱动电路的输入信号Vin与输出信号Vout反相，即磁隔离驱动电路输入高电平时电路输出低电平；输入低电平时电路输出高电平。

在其它的可选实例中，隔离驱动变压器T的输入侧绕组和/或输出侧绕组可以选择性地串联电阻。

在其它的可选实例中，第一电容C1和第二电容C2可以选择性地并联电阻。

在其它的可选实例中，第一电容C1可以选择性地并联二极管，此二极管的阳极接至第一电容C1与隔离驱动变压器T的接点端，其阴极接至第一电容C1与脉宽信号输出电路正极的接点端。

在其它的可选实例中，第一电容C1可以选择性地并联二极管，此二极管的阴极接至第一电容C1与隔离驱动变压器T的接点端，其阳极接至第一电容C1与脉宽信号输出电路负极的接点端。

在其它的可选实例中，第一电容C1的一端连接至隔离驱动变压器T输出侧绕组的一个端口，另一端接至放电NMOS管的漏极或者放电PMOS管的源极。

在其它的可选实例中，第二电容C2的一端连接至隔离驱动变压器T的输出侧绕组的一个端口，另一端接至放电NMOS管的源极或者放电PMOS管的漏极。

对于本发明各个实施例中所阐述的方法和装置，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1、一种磁隔离驱动电路，包括：隔离驱动信号传送的隔离驱动变压器，与所述隔离驱动变压器输入侧串联的第一电容C1，与所述隔离驱动变压器输出侧串联的第二电容C2；其特征在于，还包括：

与所述磁隔离驱动电路的输出端并联的放电MOS管；和，

连接至所述放电MOS管的栅极的放电MOS管驱动电路；

其中，所述隔离驱动变压器的输出侧绕组、第二电容C2和放电MOS管组成串联回路。

2、如权利要求1所述的磁隔离驱动电路，其特征在于，所述放电MOS管选用N沟道MOS管，放电MOS管驱动电路使用所述隔离驱动变压器输出侧的辅助绕组实现。

3、如权利要求2所述的磁隔离驱动电路，其特征在于，所述辅助绕组的第一端连接至所述隔离驱动变压器与所述放电MOS管源极的接点处，第二端连接至所述放电MOS管的栅极。

4、如权利要求3所述的磁隔离驱动电路，其特征在于，还包括：

在所述放电MOS管的栅极和源极之间并联的一个二极管D 1和一个电阻R；以及，

在所述辅助绕组第二端与所述放电MOS管的栅极之间串联的第三电容C3。

5、如权利要求2所述的磁隔离驱动电路，其特征在于，所述辅助绕组和所述隔离驱动变压器的输出侧绕组的同名端为同相。

6、如权利要求1所述的磁隔离驱动电路，其特征在于，放电MOS管选用P沟道MOS管，放电MOS管驱动电路使用所述隔离驱动变压器输出侧的辅助绕组实现。

7、如权利要求6所述的磁隔离驱动电路，其特征在于，所述辅助绕组的第二端连接至所述第二电容C2与所述放电MOS管源极接点处，第一端接至所述放电MOS管的栅极。

8、如权利要求6所述的磁隔离驱动电路，其特征在于，所述辅助绕组和所述隔离驱动变压器的输出侧绕组的同名端为反相。

9、如权利要求1至8任一项所述的磁隔离驱动电路，其特征在于，所述隔离驱动变压器的输入侧绕组和输出侧绕组极性相同。

10、如权利要求1、2、5、6或8所述的磁隔离驱动电路，其特征在于，所述隔离驱动变压器的输入侧绕组和输出侧绕组极性相反。

Images