CN101620826A - 用于大屏幕led真彩显示屏的驱动方法和电路 - Google Patents

Abstract

一种用于大屏幕LED真彩显示屏的驱动方法和电路，是用f(i)函数统一控制各个像素点的控制驱动电路，控制各个像象素发光时间的占空比。所述f(i)函数发生器的上电复位初始状态可预置移位寄存器设置预置数是1，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2⁰预置到可预置减计数器作为初始值，可预置减计数器输出端f(i)输出高电平，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出变成低电平，而f(i)输出的负跳变作为可预置移位寄存器预置信号，可预置移位寄存器的值又被预置为2⁰，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出由低变高，这样就产生一个2⁰倍于sys_clk频率的时钟；这个由低变高的f(i)正跳变又可作为可预置移位寄存器左移控制信号……，依此类推。

Description

用于大屏幕LED真彩显示屏的驱动方法和电路

技术领域

本发明属于LED大屏幕显示屏的驱动系统，具体是一种用于大屏幕LED真彩显示屏的驱动方法和电路，对每一个像素的R、G、B数据无需进行任何处理，使得LED大屏幕显示器真彩的显示控制电路更为简洁。

技术背景

大屏幕LED显示屏作为新一代的信息传播媒体，它自八十年代问世以来发展迅速，尤其是九十年代，随着电子技术、信息产业的蓬勃发展，巨型彩色显示屏的发展更是突飞猛进。高亮度、色彩鲜艳的巨幅彩色画面能使成千上万的人同时观看，有着极大的渲染力。LED电子显示屏是以先进的视频显示技术为核心，采用超高亮LED电致发光材料为显示器件，配以音视频系统，可以音视频同步播放各种图文信息及多媒体信息。由于LED电子显示屏具有色彩丰富、亮度高且可调、音视频同步、能够播放多媒体画面、可随意进行插播和画面特辑编辑等突出特点，因此，LED电子显示屏广泛用于金融、邮电、电力等行业的标准化窗口及广告、宣传、体育场馆等公共场所的电子图文显示，具有广阔的应用前景。

真彩高分辨率LED电子显示屏作为一种新的显示媒体，以其清晰的图像质量和高性能的播放能力，愈来愈受到人们的重视。目前国内外的LED电子显示屏正朝着真彩(224种颜色)、高分辨率(＞4096像素点/平方米)方向发展，因此也要求更为先进的视频显示控制技术紧跟国际潮流。

其中亮度控制D/T转换技术是LED电子显示屏真彩显示的几个关键技术之一，大屏幕显示驱动电路通常采用“串行移位+锁存+驱动”的结构，以期尽量减少数据传送线。现有的亮度控制D/T转换技术尽管能用一个函数控制驱动电路，但前提是要求移位寄存器中存放的是各个像素点控制数据中的同权位，而这必须通过预先的数据处理做到。除了增加了预处理电路和运行时间外，各个像素点控制数据中的同权位的处理还会给每个像数点的真彩带来误差。

LED电子显示屏是由许多相互独立的像素点(发光元)排列而成，由于像素点的分离性，决定了其发光的控制和驱动只能以数字方式进行。这些像素点的发光状态由控制器同步地控制，独立驱动。视频真彩色是由每个像数点的R、G、B数据表示的，而R、G、B数据代表红、绿、蓝三种色彩在一个彩色像数中的亮度比例，这就意味着要对每一个像素点R、G、B色彩亮度分别进行控制，并且要在规定的扫描时间内同步地完成。大屏幕是以数以万计的像素点组成的，这使得系统的复杂性大为增加。给每一像素点设置一个常规D/A显然是不现实的，必须寻找一种能最大限度降低系统复杂性且性能尽可能高的解决方案。

发明内容

为了解决现有技术中存在的上述问题，本发明提出了一种实现真彩色LED显示屏的控制方法和驱动电路，具体技术方案如下：

一种用于大屏幕LED真彩显示屏的驱动方法，是用一个波形函数f(i)控制所有的像素(R/G/B)亮/灭时间的占空比，f(i)统一控制各个像素点的驱动电路，实现LED全屏幕所有彩色像素点相互独立而又同步的D/T转换。

由视觉原理，对像素点的色彩的感觉可取决于像素R、G、B亮度的亮/灭占空比，只要将代表彩色像素点亮度的R、G、B数据转换为像素点发光的时间即D/T转换，就实现了色彩的D/A转换；对于LED显示屏，控制彩色像素亮度的R、G、B数据为n位二进制数 $D=\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}{b}^i{2}^i,$ 其中bⁱ＝0或1，设屏幕的数据刷新周期为T_s，相应于D的发光时间为 $T_{\mathrm{on}}=\frac{T_s}{2^n}\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}{b}^i{2}^i;$ 把T_on分成2ⁿ个时间段，当

足够小的时候，多个分离时间段合成的T_cn与总长度相同的连续T_cn视觉效果相同的；因此可以用一个波形函数f(i)统一控制各个彩色像素点实现全屏幕所有像素点相互独立而又同步的D/T转换；所述波形函数为 $f\left(i\right)=\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}\frac{2^i}{2^n}{T}_s.$

所述方法的驱动电路包括交织模块和波形函数f(i)发生电路；

所述交织模块包括多个n位移位寄存器和锁存器；所述波形函数f(i)发生电路包括可预置移位寄存器、可预置减计数器和延时电路；

n位移位寄存器中所存的数据是一个像数的一个色彩的亮度数据，右移移位由所述函数f(i)控制，进行n次移位，即实现一个像数点的一帧亮度的显示；

上电复位初始状态可预置移位寄存器设置预置数是1，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2⁰预置到可预置减计数器作为初始值，可预置减计数器输出端f(i)输出高电平，在sys_Clk时钟的作用下，可预置减计数器输出端f(i)输出变成低电平，而f(i)输出的负跳变作为可预置移位寄存器预置信号，可预置移位寄存器的值又被预置为2⁰，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出由低变高，这样就产生一个2⁰倍于sys_clk频率的时钟；这个由低变高的f(i)正跳变又可作为可预置移位寄存器左移控制信号控制可预置移位寄存器左移一位，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2¹预置到可预置减计数器作为初始值，可预置减计数器在sys_clk控制下产生一个2¹倍于sys_clk频率的时钟；该时钟的输出控制可预置移位寄存器左移一位，可预置移位寄存器将2²送到输出端作为可预置减计数器的预置输入，可预置减计数器由sys_clk控制产生一个2²倍于sys_clk频率的时钟；以次类推，可预置减计数器由sys_clk控制产生一个2^n-1倍于sys_clk频率的时钟；例如，当可预置移位寄存器的输出为“10000000”时，在f(i)移位控制信号的控制下输出变成“00000000”，最高位的下降沿控制可预置减计数器初始化；为下一帧显示做好准备；即依据sys_clk的频率产生一个与此频率的2ⁿ相关的频率波形函数f(i)作为锁存信号而控制像素驱动器完成R、G、B色彩亮度和时间D/T的转换；

延时3电路的时间是nS(纳秒)级为了保证在可预置移位寄存器左移结束后其结果作为可预置减计数器的预置输入；延时1电路的时间是nS级为了保证，所述时钟输入端的频率为T_s/2ⁿ。函数f(i)波形如图3。

本发明生成一个特别的函数控制驱动电路而无需对数据进行任何预处理，即可实现真彩LED大屏幕的显示，这极大地降低了成本，提高了显示控制电路的运行速度。

附图说明

图1是本发明的驱动控制电路。

图2是函数f(i)的生成电路。

图3是函数f(i)的时序图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步说明，本例中，所述LED显示屏是16M级真彩显示屏。

本例用一个专用函数控制所有的彩色像素R、G、B的亮度(占空比)，其中一个单元的驱动控制电路如图1。它是由8位移位寄存器和D触发器组成，8位移位寄存器中所存的数据是一个像数的一个色彩的数据，移位寄存器的右移信号由f(i)函数控制，只需进行8次移位，就可以实现一个像数点的一个色彩的一帧亮度的显示。对于本例的下述说明中，n为8。

由视觉原理知道，人对色彩的感觉取决于R、G、B三种颜色在一个像数中的含量，也就是他们各自的亮/灭占空比。因此只要对彩色像素点各个色彩点的亮/灭占空比进行调节，就能实现对各种色彩的显示。对LED电子显示屏而言，这意味着只要将代表像素色彩的R、G、的数字转换为像素点发光的时间(D/T转换)，即实现了亮度的D/A转换。

如一帧数据的显示时间为Ts，将Ts分成n份，每份按2ⁱ(其中i＝0，1....n-1)时间段方式分配，由于时间足够小时，2ⁿ分离时间段合成的Ton与总长度相同的连续的Ton其视觉效果是相同的。控制任意像素点色彩亮度的数据为n位二进制数 $\mathrm{Ton}=D=\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}{b}^i{2}^i$ (其中bi＝0或1)，Ton为相应于D的发光时间，则像素点亮/灭的占空比为： $d=\mathrm{Ton}/\mathrm{Ts}=\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}{b}^i{2}^i/2^n.$ 该表达式可用可预置减法计数器实现，但每一像素点配一计数器将使得显示电路异常复杂。于是，一般地对于n位二进制数据 $D=\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}{b}^i{2}^i,$ 将分Ts为n段，并选取适当时间分割的波形函数f(i)，使得第i段Ti＝bif(i)，其中0＜f(i)＜1，i＝0，1，…，n-1。在电路实现上设法使在Ti时间内像素点的亮/灭由D的第n位bi控制，从而 $\mathrm{Ton}=\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}{b}^i{2}^i.$

由于函数f(i)对所有像素点而言可以是共同的，因而上式表明，只要用f(i)统一控制各个像素点，就能实现全屏幕所有像素点相互独立而又同步的D/T转换。对于单个像素点来说用图1的电路可实现上式。图中SFR为8位移位寄存器，图为时间分割函数f(i)的波形。

本发明的特点是由于选择的特殊的f(i)函数，用本函数控制驱动电路无需对数据进行任何预处理，这极大的降低了成本，提高了显示控制电路的运行速度。

本发明的关键是f(i)函数发生器的产生，它是由可预置移位寄存器、可预置减计数器、和延时电路组成如图2。

参考图2，所述f(i)函数发生器包括可预置移位寄存器、可预置减计数器和延时3电路；上电复位初始状态可预置移位寄存器设置预置数是1，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2⁰预置到可预置减计数器作为初始值，可预置减计数器输出端f(i)输出高电平，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出变成低电平，而f(i)输出的负跳变作为可预置移位寄存器预置信号，可预置移位寄存器的值又被预置为2⁰，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出由低变高，这样就产生一个2⁰倍于sys_clk频率的时钟；这个由低变高的f(i)正跳变又可作为可预置移位寄存器左移控制信号，控制可预置移位寄存器左移一位，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2¹预置到可预置减计数器作为初始值，可预置减计数器在sys_clk控制下产生一个2¹倍于sys_clk频率的时钟；该时钟的输出控制可预置移位寄存器左移一位，可预置移位寄存器将2²送到输出端作为可预置减计数器的预置输入，可预置减计数器由sys_clk控制产生一个2²倍于sys_clk频率的时钟；以次类推，可预置减计数器由sys_clk控制产生一个2^n-1倍于sys_clk频率的时钟；对于n＝8的情况，当c的输出为“10000000”时，在f(i)移位控制信号的控制下输出变成“00000000”，最高位的下降沿控制可预置减计数器初始化，为下一帧显示做好准备，即依据sys_clk的频率产生一个与此频率的2ⁿ相关的频率波形函数f(i)作为锁存信号而控制像素驱动器完成R、G、B色彩亮度和时间D/T的转换；

所述延时3电路设在可预置减计数器的输出端和预制控制端之间；延时3电路的时间是nS级，保证在可预置移位寄存器左移结束后其结果作为可预置减计数器的预置输入。

可预置减计数器的输出端还依次串联连接时间是nS级的延时1电路和延时2电路；延时1电路的时间是为了保证存放R、G、B数据的移位寄存器移位结束后能有效的将结果数据存入锁存器；延时2电路的时间是n个系统时钟周期，其n取值为串行移位、锁存、LED驱动器的位数，为了保证锁存器的数据能有效的移位到串行移位、锁存、LED驱动器；所述时钟输入端的频率为T_s/2ⁿ。

所述驱动控制电路包括n个移位寄存器、锁存器和串行移位/锁存/驱动器；函数信号的f1(i)是可预置减计数器的直接输出的信号，f2(i)是可预置减计数器的直接输出的信号经延时1电路后得到的信号，f3(i)是f2(i)经延时2电路后得到的信号；

在f1(i)函数信号的控制下，n个存放R、G、B数据的移位寄存器同时右移，在f2(i)信号的控制下锁存到锁存器，在系统时钟的控制下将锁存器的数据移位到串行移位/锁存/驱动器，再由f3(i)函数信号锁存，串行移位/锁存/驱动器驱动LED发光。

上电复位初始状态可预置移位寄存器设置预置数是1，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2⁰预置到可预置减计数器作为初始值，可预置减计数器输出端f(i)输出高电平，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出变成低电平，而f(i)输出的负跳变作为可预置移位寄存器预置信号，可预置移位寄存器的值又被预置为2⁰，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出由低变高，这样就产生一个2⁰倍于sys_clk频率的时钟；这个由低变高的f(i)正跳变又可作为可预置移位寄存器左移控制信号控制可预置移位寄存器左移一位，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2¹预置到可预置减计数器作为初始值，可预置减计数器在sys_clk控制下产生一个2¹倍于sys_clk频率的时钟；该时钟的输出控制可预置移位寄存器左移一位，可预置移位寄存器将2²送到输出端作为可预置减计数器的预置输入，可预置减计数器由sys_clk控制产生一个2²倍于sys_clk频率的时钟；以次类推，可预置减计数器由sys_clk控制产生一个2^n-1倍于sys_clk频率的时钟；当可预置移位寄存器的输出为“10000000”时，在f(i)移位控制信号的控制下输出变成“00000000”，最高位的下降沿控制可预置减计数器初始化；为下一帧显示做好准备；即依据sys_clk的频率产生一个与此频率的2ⁿ相关的频率波形函数f(i)作为锁存信号而控制像素驱动器完成R、G、B色彩亮度和时间D/T的转换。

本例中，所有的寄存器和计数器使用8位，应用本方法和电路，R、B、G三色灰度可达到：256×256×256＝16M级，完全能实现真彩的要求。延时电路的时间是nS级为了保证在可预置移位寄存器左移结束后其结果作为可预置减计数器的预置输入；门电路的作用是在一帧显示完成后为下一帧显示进行初始化；所述时钟输入端的频率为T_s/2ⁿ用T₁表示。函数f(i)波形如图3。

参考图3，T_s＝T₁+T₂+T₃+T₄+T₅+T₆+T₇+T₈，T_n＝2^n-1T₁，T₁＝T_s/2ⁿ

对于一组(一组像数点的数量由串行移位\锁存\LED驱动器的位数决定)像素点来说用图1的电路可实现。如果真彩选择的SFR为8位移位寄存器(如图1)。因此每一帧画面显示一个像数真彩信号的时间需要移位8次，即250个基本周期(T₁)。如果考虑到LED大屏幕显示器每秒最大显示30帧，采用1/8驱动模式和虚拟像素的1/4的时分复用，再考虑选用16位移位锁存LED恒流驱动电路，实际要求的时间为4MT₁(30×8×4×256×16)。采用FPGA大规模集成电路作为控制器，其工作频率可达100MHz完全能实现LED大屏幕显示屏的真彩显示。

Claims (6)

1、一种用于大屏幕LED真彩显示屏的驱动方法，其特征是用一个特殊的波形函数f(i)控制所有彩色像素R、G、B亮度数据的时间占空比，f(i)统一控制各个像素点的控制驱动电路，实现LED全屏幕所有像素点相互独立而又同步的D/T转换；

由视觉原理，对像素点的色彩的感觉可取决于像素R、G、B亮度的亮/灭占空比，只要将代表彩色像素点亮度的R、G、B数据转换为像素点发光的时间即D/T转换，就实现了色彩的D/A转换；对于LED显示屏，控制彩色像素亮度的R、G、B数据为n位二进制数 $D=\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}{b}^i{2}^i,$ 其中bⁱ＝0或1，设屏幕的数据刷新周期为T_s，相应于D的发光时间为 $T_{\mathrm{on}}=\frac{T_s}{2^n}\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}{b}^i{2}^i;$ 把T_on分成2ⁿ个时间段，当

足够小的时候，多个分离时间段合成的T_on与总长度相同的连续T_on视觉效果相同的；因此可以用一个波形函数f(i)统一控制各个彩色像素点实现全屏幕所有像素点相互独立而又同步的D/T转换；所述波形函数为 $f\left(i\right)=\underset{i=0}{\overset{i=n-1}{\mathrm{\Σ}}}\frac{2^i}{2^n}{T}_s.$

2、根据权利要求1所述的用于大屏幕LED真彩显示屏的驱动方法，其特征是所述波形函数f(i)由函数发生器产生，f(i)函数发生器包括可预置移位寄存器、可预置减计数器和延时3电路；上电复位初始状态可预置移位寄存器设置预置数是1，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2⁰预置到可预置减计数器作为初始值，可预置减计数器输出端f(i)输出高电平，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出变成低电平，而f(i)输出的负跳变作为可预置移位寄存器预置信号，可预置移位寄存器的值又被预置为2⁰，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出由低变高，这样就产生一个2⁰倍于sys_clk频率的时钟；这个由低变高的f(i)正跳变又可作为可预置移位寄存器左移控制信号，控制可预置移位寄存器左移一位，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2¹预置到可预置减计数器作为初始值，可预置减计数器在sys_clk控制下产生一个2¹倍于sys_clk频率的时钟；该时钟的输出控制可预置移位寄存器左移一位，可预置移位寄存器将2²送到输出端作为可预置减计数器的预置输入，可预置减计数器由sys_clk控制产生一个2²倍于sys_clk频率的时钟；以次类推，可预置减计数器由sys_clk控制产生一个2^n-1倍于sys_clk频率的时钟；例如，当可预置移位寄存器的输出为“10000000”时，在f(i)移位控制信号的控制下输出变成“00000000”，最高位的下降沿控制可预置减计数器初始化，为下一帧显示做好准备，即依据sys_clk的频率产生一个与此频率的2ⁿ相关的频率波形函数f(i)作为锁存信号而控制像素驱动器完成R、G、B色彩亮度和时间D/T的转换；

所述延时3电路设在可预置减计数器的输出端和预制控制端之间；延时3电路的时间是nS级，保证在可预置移位寄存器左移结束后其结果作为可预置减计数器的预置输入。

3、根据权利要求2所述的用于大屏幕LED真彩显示屏的驱动方法，其特征是在可预置减计数器的输出端还依次串联连接时间是nS级的延时1电路和延时2电路；所述可预置减计数器输出f1(i)经延时1电路后得到f2(i)波形函数，f2(i)再经过延时2电路后得到f3(i)；

延时1电路是为了保证存放R、G、B数据的移位寄存器移位结束后能有效的将结果数据存入锁存器；延时2电路的时间是n个系统时钟周期，其n取值为串行移位/锁存/LED驱动器的位数，为了保证锁存器的数据能有效的移位到串行移位/锁存/LED驱动器；所述时钟输入端的频率为T_s/2ⁿ；

在f1(i)函数信号的控制下，在各个像素点的控制驱动电路中，存放R、G、B数据的移位寄存器同时右移，在f2(i)信号的控制下锁存到锁存器，在系统时钟的控制下将锁存器的数据移位到串行移位/锁存/驱动器，再由f3(i)函数信号锁存，串行移位/锁存/驱动器驱动LED发光。

4、一种实现权利要求1所述方法的电路，其特征是包括各个像素点的控制驱动电路和f(i)函数发生器，f(i)函数发生器统一连接控制各个像素点的控制驱动电路；

所述f(i)函数发生器包括可预置移位寄存器、可预置减计数器和延时3电路；上电复位初始状态可预置移位寄存器设置预置数是1，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2⁰预置到可预置减计数器作为初始值，可预置减计数器输出端f(i)输出高电平，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出变成低电平，而f(i)输出的负跳变作为可预置移位寄存器预置信号，可预置移位寄存器的值又被预置为2⁰，在sys_clk时钟的作用下，可预置减计数器输出端f(i)输出由低变高，这样就产生一个2⁰倍于sys_clk频率的时钟；这个由低变高的f(i)正跳变又可作为可预置移位寄存器左移控制信号，控制可预置移位寄存器左移一位，可预置移位寄存器的输出端作为可预置减计数器的预置输入端，将2¹预置到可预置减计数器作为初始值，可预置减计数器在sys_clk控制下产生一个2¹倍于sys_clk频率的时钟；该时钟的输出控制可预置移位寄存器左移一位，可预置移位寄存器将2²送到输出端作为可预置减计数器的预置输入，可预置减计数器由sys_clk控制产生一个2²倍于sys_clk频率的时钟；以次类推，可预置减计数器由sys_clk控制产生一个2^n-1倍于sys_clk频率的时钟；当c的输出为“10000000”时，在f(i)移位控制信号的控制下输出变成“00000000”，最高位的下降沿控制可预置减计数器初始化，为下一帧显示做好准备，即依据sys_clk的频率产生一个与此频率的2ⁿ相关的频率波形函数f(i)作为锁存信号而控制像素驱动器完成R、G、B色彩亮度和时间D/T的转换；

所述延时3电路设在可预置减计数器的输出端和预制控制端之间；延时3电路的时间是nS级，保证在可预置移位寄存器左移结束后其结果作为可预置减计数器的预置输入。

5、根据权利要求4所述的驱动控制电路，其特征是在可预置减计数器的输出端还依次串联连接时间是nS级的延时1电路和延时2电路；延时1电路的时间是为了保证存放R、G、B数据的移位寄存器移位结束后能有效的将结果数据存入锁存器；延时2电路的时间是n个系统时钟周期，其n取值为串行移位、锁存、LED驱动器的位数，为了保证锁存器的数据能有效的移位到串行移位、锁存、LED驱动器；所述时钟输入端的频率为T_s/2ⁿ。

6、根据权利要求5所述的驱动控制电路，其特征是所述驱动控制电路包括n个移位寄存器、锁存器和串行移位/锁存/驱动器和f(i)函数发送器；函数信号的f1(i)是可预置减计数器的直接输出的信号，f2(i)是可预置减计数器的直接输出的信号经延时1电路后得到的信号，f3(i)是f2(i)经延时2电路后得到的信号；

所述f(i)波形函数f(i)发生电路器包括可预置移位寄存器、可预置减计数器、减计数器、门电路和延时电路1、2、3；在f1(i)函数信号的控制下，n个存放R、G、B数据的移位寄存器同时右移，在f2(i)信号的控制下锁存到锁存器，在系统时钟的控制下将锁存器的数据移位到串行移位/锁存/驱动器，再由f3(i)函数信号锁存，串行移位/锁存/驱动器驱动LED发光。

Images