CN101599295A - 整合型储存装置及其控制方法 - Google Patents
整合型储存装置及其控制方法 Download PDFInfo
- Publication number
- CN101599295A CN101599295A CNA2008101087914A CN200810108791A CN101599295A CN 101599295 A CN101599295 A CN 101599295A CN A2008101087914 A CNA2008101087914 A CN A2008101087914A CN 200810108791 A CN200810108791 A CN 200810108791A CN 101599295 A CN101599295 A CN 101599295A
- Authority
- CN
- China
- Prior art keywords
- storage device
- group
- type
- volatile memory
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种整合型储存装置及其控制方法。整合型储存装置包括接口控制器、微控制器、多个非易失性储存装置与通道连结控制器。接口控制器用以撷取主机板所发出的主控制讯号与附属控制讯号。微控制器用以产生选取指令。非易失性储存装置具有至少两种储存类型。非易失性储存装置可依据选取指令而区分为第一群组储存装置及第二群组储存装置。通道连结控制器可依据主控制讯号控制第一群组储存装置,并依据附属控制讯号控制第二群组储存装置。因此,可提升整合型储存装置的存取效率。
Description
技术领域
本发明涉及一种储存装置,特别是涉及一种可装置在集成驱动电子接口的整合型储存装置及其控制技术。
背景技术
高技术配置(Advanced Technology Attachment,简称ATA)是一个控制器技术。集成驱动电子(Integrated Drive Electronics,简称IDE)设备是匹配ATA的磁盘驱动器技术,目前ATA与I DE这两个术语经常可以互用。IDE是一个花费低而性能适中的接口,主要是针对桌上型计算机而设计的。
由于IDE设备的成本相当便宜,以致于现今市面上买得到的主机板(Motherboard)几乎都配置有IDE设备。一般来说,主机板通常会提供两个IDE插槽。每个IDE插槽可以通过排线连接两个磁盘装置,其分别为主(Master)磁盘装置与附属(Slave)磁盘装置。换言之,在现有技术中,主机板的IDE设备具有连结4个磁盘装置的能力。
对于小系统(例如准系统或内嵌式系统)来说,传统的硬盘相当占空间。因此,在中华民国专利第I272614号中揭示了一种双硅盘储存装置。其详细内容说明如下。
上述双硅盘储存装置以ATA接口为基础架构,将两个硅盘储存装置整合成单一模组,此模组具有两个独立的储存装置,以节省排线及降低排线的成本,让排线不会占去系统内部空间,让小系统体积可更加小型化。
上述双硅盘储存装置是将第一硅盘储存装置及第二硅盘储存装置整合在同一块电路板上,以形成单一模组具有两个独立的硅盘储存装置,并通过整合驱动电子接口与计算机主机板连接,同时利用电路板上的跳接器(Jumper)来设定,可以设定第一硅盘储存装置为Master或第二硅盘储存装置为Slave。在Master及Slave设定后,计算机运作时可以分辨出二个独立实体硬盘,让使用者可以将数据储存或读取于第一硅盘储存装置或第二硅盘储存装置中。
值得注意的是,在上述技术中,主机板上的单一IDE插槽亦仅能配置二个硅盘储存装置。
另外,值得注意的是,在上述技术中,一个硅盘储存装置是由一个控制单元以及至少一个储存单元所组成,其中一个硅盘储存装置仅能支援单一储存类型的储存单元。
发明内容
本发明提供一种整合型储存装置,可降低硬体成本。
本发明提供一种整合型储存装置的控制方法,可提升整合型储存装置的存取效率。
本发明提出一种整合型储存装置,其包括接口控制器、微控制器、多个非易失性储存装置与通道连结控制器。接口控制器耦接主机板的集成驱动电子接口,用以撷取主机板所发出的主控制讯号与附属控制讯号。微控制器耦接接口控制器,用以产生选取指令。上述非易失性储存装置具有至少两种储存类型。上述非易失性储存装置可依据选取指令而区分为第一群组储存装置及第二群组储存装置。通道连结控制器耦接于接口控制器、微控制器与上述非易失性储存装置。通道连结控制器可依据主控制讯号控制第一群组储存装置,并依据附属控制讯号控制第二群组储存装置。
在本发明的一实施例中,储存类型包括与非式闪速存储器储存类型、或非式闪速存储器储存类型、磁式随机存取存储器储存类型或电池供电静态随机存取存储器储存类型及其组合。在另一实施例中,与非式闪速存储器储存类型包括单层存储单元储存类型或多层存储单元储存类型。在又一实施例中,或非式闪速存储器储存类型包括单层存储单元储存类型或多层存储单元储存类型。
在本发明的一实施例中,微控制器可依据选取信息产生该选取指令,且选取信息可储存于上述非易失性储存装置的其中之一。在另一实施例中,整合型储存装置还包括存储器。存储器耦接微控制器,可储存选取信息。其中微控制器可依据存储器所储存的选取信息产生选取指令。在又一实施例中,微控制器还可用以控制第一群组储存装置或第二群组储存装置的禁能与否。
从另一观点来看,本发明提供一种整合型储存装置的控制方法。此整合型储存装置包括多个非易失性储存装置。此整合型储存装置的控制方法包括依据选取信息产生选取指令。此外,依据选取指令将上述非易失性储存装置区分为第一群组储存装置及第二群组储存装置,其中上述非易失性储存装置具有至少两种储存类型。另外,撷取主机板的集成驱动电子接口所传送之主控制讯号与附属控制讯号。再者,依据主控制讯号控制第一群组储存装置,并依据附属控制讯号控制第二群组储存装置。
在本发明中,可依据选取指令而将整合型储存装置中的多个非易失性储存装置区分为第一群组储存装置及第二群组储存装置。此外,可依据主机板所发出的主控制讯号控制上述第一群组储存装置。另外,可依据附属控制讯号控制上述第二群组储存装置。因此可提升整合型储存装置的存取效率。
为让本发明的上述特征和优点能更明显易懂,下文特举几个实施例,并配合所附图式,作详细说明如下。
附图说明
图1是依照本发明的实施例的一种整合型储存装置的示意图。
图2是依照本发明的实施例的一种整合型储存装置的控制方法的流程图。
附图符号说明
10:整合型储存装置
20:接口控制器
30:微控制器
40:通道连结控制器
51~55:非易失性储存装置
60:IDE接口
70:主机板
80:存储器
S201~S204:整合型储存装置的控制方法的各步骤
具体实施方式
图1是依照本发明的实施例的一种整合型储存装置的示意图。请参照图1,整合型储存装置10包括接口控制器20、微控制器30、通道连结控制器40、存储器80与多个非易失性储存装置。在本实施例中,多个非易失性储存装置以5个非易失性储存装置(51~55)为例进行说明,但本发明并不以此为限。在其他实施例中,多个非易失性储存装置亦可以是其他数量的非易失性储存装置。
承上述,接口控制器20可通过IDE接口60与主机板70沟通。换言之,接口控制器20可用以撷取主机板70所发出的主控制讯号与附属控制讯号。存储器80可用以储存选取信息。微控制器30耦接接口控制器20与存储器80,可依据选取信息产生选取指令。非易失性储存装置51~55可依据选取指令而区分为第一群组储存装置及第二群组储存装置。通道连结控制器40耦接于接口控制器20、微控制器30与非易失性储存装置51~55。通道连结控制器40可依据主控制讯号控制第一群组储存装置,并依据附属控制讯号控制第二群组储存装置。
图2是依照本发明的实施例的一种整合型储存装置的控制方法的流程图。请合并参照图1与图2,在本实施例中,假设非易失储存装置51~53为单层存储单元储存类型(Single Level Cell,简称SLC)的与非式闪速存储器(NAND Flash)。此外,再假设非易失储存装置54、55为多层存储单元(Multi Level Cell,简称MLC)储存类型的与非式闪速存储器。以下先对SLC与MLC作简单的介绍。
SLC与MLC的差别在于:SLC为一个阵列储存一个二进位数位。MLC则是用电子数量的多少来分级,因此也就可以用一个阵列储存多于1个bit。SLC具有速度快,耗电量低的优点。但是MLC的成本比较低。有鉴于不同类型的非易失性储存装置具有不同的优点。故,本实施例通过整合型储存装置10可将多个非易失性储存装置(51~55)进行任意组合,藉以组合出第一群组储存装置与第二群组储存装置。如此一来,可依据各应用环境的不同,调整第一群组储存装置与第二群组储存装置的构件,藉以充分发挥各类型非易失性储存装置的优点。
首先,可由步骤S201,由微控制器30依据存储器80中所储存的选取信息产生选取指令。接着,由步骤S202,通道连结控制器40可依据选取指令将非易失性储存装置51~55区分为第一群组储存装置及第二群组储存装置。在本实施例中,选取指令例如可以是检测各非易失性储存装置的储存类型,并据以将各非易失性储存装置区分为第一群组储存装置及第二群组储存装置。因此通道连结控制器40则将非易失性储存装置51~53视为第一群组储存装置,并将非易失性储存装置54、55视为第二群组储存装置。
承上述,再由步骤S203。由接口控制器20撷取主机板70的IDE接口60所传送的主控制讯号与附属控制讯号。接着由步骤S204,通道连结控制器40依据主控制讯号控制第一群组储存装置,并依据附属控制讯号控制第二群组储存装置。从另一角度来看,主机板70可将第一群组储存装置视为一个独立实体硬盘,并将第二群组储存装置视为另一个独立实体硬盘。因此,当主机板70产生主控制讯号藉以进行数据存取时,整合型储存装置10则会依据主控制讯号对第一群组储存装置进行数据存取。当主机板70产生附属控制讯号藉以进行数据存取时,整合型储存装置10则会依据附属控制讯号对第二群组储存装置进行数据存取。
由于第一群组储存装置是由同样储存类型的非易失性储存装置所组成,因此不但可利用成本较低的多个非易失性储存装置组合成高容量的第一群组储存装置,而且还可兼顾系统相容性以及系统稳定性。以此类推,第二群组储存装置亦具有相类似的功效。另一方面,本实施例将第一群组储存装置与第二群组储存装置整合在整合型储存装置10中,藉以使整合型储存装置10包含了两个独立实体硬盘。因此可减少排线的数量,藉以降低成本,还可缩小整体的体积。再者,本实施例的非易失性储存装置51~55可利用存储器类型的储存装置来实现,因此与传统利用机械转轴的硬盘相较之下,不但具有省电的效果也可以降低噪音。
请再参照图1,在本实施例中微控制器30还可用来控制第一群组储存装置或第二群组储存装置的禁能与否。举例来说,当IDE介面60除了耦接整合型储存装置10之外,尚耦接了其他IDE介面装置(设定为Slave)时,微控制器30可禁能第一群组储存装置或第二群组储存装置,如此一来可避免硬体冲突的问题。上述IDE介面装置例如可以是磁盘机或光盘机...等。不仅如此,若第一群组储存装置或第二群组储存装置在一期间内不会被使用的情况下,熟习本领域技术者也可通过上述功能暂时禁能第一群组储存装置或第二群组储存装置,藉以达成省电的功效。
请继续参照图1,上述实施例中虽依据存储器80所储存的选取信息而将非易失性储存装置51~53区分为第一群组储存装置,并将非易失性储存装置54、55区分为第二群组储存装置,但本发明并不以此为限。熟习本领域技术者亦可依其需求自行更改存储器80所储存的选取信息,藉以任意组合第一群组储存装置与第二群组储存装置所包括的构件。举例来说,熟习本领域技术者可更改存储器80中的选取信息,藉以将非易失性储存装置51、54视为第一群组储存装置,并将非易失性储存装置52、53、55视为第二群组储存装置。此作法的用意在于让第一群组储存装置与第二群组储存装置都拥有SLC的与非式闪速存储器。
一般来说,大多数实际情况,第一群组储存装置与第二群组储存装置的可利用储存空间并不会被完全耗尽,可能仅有少量的储存空间被使用,而那些未被使用的空间则可视为一种成本浪费。为了减少成本浪费,第一群组储存装置包括了成本较高、但寿命长、存取速度快的非易失性储存装置51,另外还包括了成本较低、但寿命短、存取速度慢的非易失性储存装置54。因此当主机板70要安装程式时,可将程式优先安装于第一群组储存装置的非易失性储存装置51。如此一来可让使用频繁的程式具有较快的存取速度,藉以提升存取效能。当非易失性储存装置51的可利用储存空间不足时,再搭配非易失性储存装置54使用,藉以解决储存空间不足的问题。因此可充分利用到非易失性储存装置51、54的优点。以此类推,第二群组储存装置亦具有相类似的优点。
值得一提的是,虽然上述实施例中已经对整合型储存装置及其控制方法描绘出了一个可能的型态,但本领域的技术人员应当知道,各厂商对于整合型储存装置及其控制方法的设计都不一样,因此本发明的应用不限制于此种可能的型态。换言之,只要是依据选取指令而将整合型储存装置中的多个非易失性储存装置区分为第一群组储存装置及第二群组储存装置,此外,并可依据主机板所发出的主控制讯号与附属控制讯号分别控制上述第一群组储存装置与第二群组储存装置,就已经是符合了本发明的精神所在。以下再举几个实施方式以便本领域的技术人员能够更进一步的了解本发明的精神,并实施本发明。
请再参照图1,在上述实施例中,选取信息虽储存于存储器80中,但本发明并不以此为限。在其他实施例中选取信息亦可以储存于其他储存装置中,举例来说,本领域技术人员可在非易失性储存装置51规划一个特定区域用以储存选取信息,此特定区域可以是受到保护的区域,必须通过特殊指令才可变更此特定区域的数据,因此可避免因数据异动而造成选取信息遗失等情形。此作法的好处在于可节省存储器80的成本。
请继续参照图1,在上述实施例中,选取指令虽以检测各非易失性储存装置的储存类型,并据以将各非易失性储存装置区分为第一群组储存装置及第二群组储存装置,但本发明并不以此为限。在其他实施例中,选取指令也可以检测各非易失性储存装置的存取速度或储存空间...等,并据以将各非易失性储存装置区分为第一群组储存装置及第二群组储存装置。
再参照图1,上述实施例中非易失性储存装置51~55虽以2种储存类型的储存装置为例,也就是非易失性储存装置51~53为SLC的与非(反及)式闪速存储器,非易失性储存装置54、55为MLC的与非式闪速存储器。但本发明并不以此为限,在其他实施例中,非易失性储存装置51~55也可以是3种以上储存类型的储存装置,举例来说,非易失性储存装置51可以是SLC的或非(反或)式闪速存储器(NOR Flash),非易失性储存装置52可以是MLC的或非式闪速存储器(NOR Flash),非易失性储存装置53可以是磁式随机存取存储器(Magnetic RAM),非易失性储存装置54、55可以是电池供电静态随机存取存储器(Battery-Backed SRAM)。换言之,整合型储存装置10中的多个非易失性储存装置可以是由各种储存类型的储存装置所组成。
综上所述,本发明可依据选取指令而将整合型储存装置中的多个非易失性储存装置区分为第一群组储存装置及第二群组储存装置。此外,可依据主机板所发出的主控制讯号控制上述第一群组储存装置。另外,可依据附属控制讯号控制上述第二群组储存装置。因此可提升整合型储存装置的存取效率。不仅如此,本发明的实施例至少具有下列优点:
1.可利用成本较低的多个非易失性储存装置组合成高容量的群组储存装置,而且还可兼顾系统相容性以及系统稳定性。
2.可减少排线的数量,藉以降低成本,还可缩小整体的体积。
3.非易失性储存装置可利用存储器来实现,因此与传统硬盘相较之下,不但具有省电的效果也可以降低噪音。
4.可充分发挥不同储存类型的非易失性储存装置的优点。
5.选取信息可弹性调整,藉以使整合型储存装置适应不同的应用环境。
6.选取信息可储存在非易失性储存装置中,可进一步节省硬体成本。
虽然本发明已以几个实施例揭示如上,然其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰,因此本发明的保护范围以本发明的权利要求为准。
Claims (12)
1.一种整合型储存装置,包括:
一接口控制器,耦接一主机板的一集成驱动电子接口,用以撷取该主机板所发出的一主控制讯号与一附属控制讯号;
一微控制器,耦接该接口控制器,用以产生一选取指令;
多个非易失性储存装置,具有至少两种储存类型,其中所述非易失性储存装置依据该选取指令而区分为一第一群组储存装置及一第二群组储存装置;以及
一通道连结控制器,耦接于该接口控制器、该微控制器与所述非易失性储存装置,依据该主控制讯号控制该第一群组储存装置,并依据该附属控制讯号控制该第二群组储存装置。
2.如权利要求1所述的整合型储存装置,其中所述储存类型包括一与非式闪速存储器储存类型、一或非式闪速存储器储存类型、一磁式随机存取存储器储存类型或一电池供电静态随机存取存储器储存类型及其组合。
3.如权利要求2所述的整合型储存装置,其中该与非式闪速存储器储存类型包括一单层存储单元储存类型或一多层存储单元储存类型。
4.如权利要求2所述的整合型储存装置,其中该或非式闪速存储器储存类型包括一单层存储单元储存类型或一多层存储单元储存类型。
5.如权利要求1所述的整合型储存装置,其中该微控制器依据一选取信息产生该选取指令,且该选取信息储存于所述非易失性储存装置的其中之一。
6.如权利要求1所述的整合型储存装置,还包括:
一存储器,耦接该微控制器,储存一选取信息;
其中该微控制器依据该选取信息产生该选取指令。
7.如权利要求1所述的整合型储存装置,其中该微控制器还用以控制该第一群组储存装置或该第二群组储存装置的禁能与否。
8.一种整合型储存装置的控制方法,该整合型储存装置包括多个非易失性储存装置,该控制方法包括:
依据一选取信息产生一选取指令;
依据该选取指令将所述非易失性储存装置区分为一第一群组储存装置及一第二群组储存装置,其中所述非易失性储存装置具有至少两种储存类型;
撷取一主机板的一集成驱动电子接口所传送的一主控制讯号与一附属控制讯号;以及
依据该主控制讯号控制该第一群组储存装置,并依据该附属控制讯号控制该第二群组储存装置。
9.如权利要求8所述的控制方法,其中所述储存类型包括一与非式闪速存储器储存类型、一或非式闪速存储器储存类型、一磁式随机存取存储器储存类型或一电池供电静态随机存取存储器储存类型及其组合。
10.如权利要求9所述的控制方法,其中该与非式闪速存储器储存类型包括一单层存储单元储存类型或一多层存储单元储存类型。
11.如权利要求9所述的控制方法,其中该或非式闪速存储器储存类型包括一单层存储单元储存类型或一多层存储单元储存类型。
12.如权利要求8所述的控制方法,还包括:
决定是否禁能该第一群组储存装置或该第二群组储存装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101087914A CN101599295B (zh) | 2008-06-02 | 2008-06-02 | 整合型储存装置及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101087914A CN101599295B (zh) | 2008-06-02 | 2008-06-02 | 整合型储存装置及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101599295A true CN101599295A (zh) | 2009-12-09 |
CN101599295B CN101599295B (zh) | 2011-12-07 |
Family
ID=41420703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101087914A Expired - Fee Related CN101599295B (zh) | 2008-06-02 | 2008-06-02 | 整合型储存装置及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101599295B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105825888A (zh) * | 2015-01-08 | 2016-08-03 | 矽统科技股份有限公司 | 存储器存储模块和传感器模块的整合架构 |
CN111399752A (zh) * | 2019-01-03 | 2020-07-10 | 慧荣科技股份有限公司 | 不同类型存储单元的控制装置及方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0613151A3 (en) * | 1993-02-26 | 1995-03-22 | Tokyo Shibaura Electric Co | Semiconductor memory system with flash EEPROM. |
CN100345126C (zh) * | 2001-12-17 | 2007-10-24 | 群联电子股份有限公司 | 通用串行总线接口快闪存储器集成电路 |
WO2004084231A1 (en) * | 2003-03-19 | 2004-09-30 | Koninklijke Philips Electronics N.V. | Universal memory device having a profil storage unit |
DE102005009806A1 (de) * | 2005-03-03 | 2006-09-14 | Infineon Technologies Ag | Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem |
KR100732194B1 (ko) * | 2005-10-17 | 2007-06-27 | 삼성전자주식회사 | 메모리 모듈과 메모리 시스템 및 그 제어방법 |
-
2008
- 2008-06-02 CN CN2008101087914A patent/CN101599295B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105825888A (zh) * | 2015-01-08 | 2016-08-03 | 矽统科技股份有限公司 | 存储器存储模块和传感器模块的整合架构 |
CN105825888B (zh) * | 2015-01-08 | 2019-11-05 | 矽统科技股份有限公司 | 存储器存储模块和传感器模块的整合架构 |
CN111399752A (zh) * | 2019-01-03 | 2020-07-10 | 慧荣科技股份有限公司 | 不同类型存储单元的控制装置及方法 |
CN111399752B (zh) * | 2019-01-03 | 2023-11-28 | 慧荣科技股份有限公司 | 不同类型存储单元的控制装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101599295B (zh) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8923088B2 (en) | Solid state storage device with sleep control circuit | |
US9223506B2 (en) | Semiconductor storage device and method of throttling performance of the same | |
US8743552B2 (en) | Expansion apparatus for serial advanced technology attachment dual in-line memory module and motherboard for supporting the expansion apparatus | |
US8054686B2 (en) | Flash memory storage apparatus, flash memory controller, and switching method thereof | |
CN103500131B (zh) | 一种存储系统掉电数据备份方法及存储系统控制器 | |
KR101498225B1 (ko) | 데이터 저장 장치 및 그것의 전원 관리 방법 | |
US8514604B2 (en) | Monitoring system for monitoring serial advanced technology attachment dual in-line memory module | |
CN101133459A (zh) | 存储器阵列在挂起模式和待机模式下的可变自刷新速率 | |
CN101286086A (zh) | 硬盘掉电保护方法、装置以及硬盘和硬盘掉电保护系统 | |
CN102272745A (zh) | 存储器系统控制器 | |
US8582313B2 (en) | Motherboard assembly having serial advanced technology attachment dual in-line memory module | |
US8520401B2 (en) | Motherboard assembly having serial advanced technology attachment dual in-line memory module | |
CN102214143A (zh) | 一种多层单元闪存的管理方法、装置及存储设备 | |
CN102541458B (zh) | 一种提高电子硬盘数据写入速度的方法 | |
US20120320538A1 (en) | Serial advanced technology attachment dimm | |
WO2012036751A2 (en) | Different types of memory integrated in one chip by using a novel protocol | |
US20090292859A1 (en) | Integrated storage device and control method thereof | |
CN109992525A (zh) | 快闪存储器控制器 | |
CN101521039B (zh) | 数据储存系统、控制器及方法 | |
CN101599295B (zh) | 整合型储存装置及其控制方法 | |
CN116881179B (zh) | 固态硬盘配置方法、固态硬盘和服务器 | |
WO2009070985A1 (fr) | Dispositif de réseau de mémoire flash | |
CN107608824B (zh) | 一种非易失性计算装置及其工作方法 | |
CN100409164C (zh) | 存储系统 | |
US20110173376A1 (en) | Cache apparatus for increasing data accessing speed of storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20150602 |
|
EXPY | Termination of patent right or utility model |