CN101568021A - 一种用于同轴视控的解码器 - Google Patents

Abstract

本发明是一种用于同轴视控的解码器。采用了数字信号处理的嵌入式解决方案，利用视频同步分离器与控制逻辑电路，将视频信号中叠加有同轴视控载波信号部分通过A/D转换器数字化后，采集进存储器内部，再用数字信号处理算法抽取出其中的通信数据，实现同轴视控的解码。本解码器兼容性好，能自适应各种同轴视控协议，电路稳定性好，受应用环境温度影响小，此外还具有集成度高，电路简洁等特点，可以作为同轴视控应用的通用解码器。

Description

一种用于同轴视控的解码器

所属技术领域

本发明涉及视频通信领域，尤其是安防监控系统中的视频控制。

背景技术

视频监控摄像机在安防监控领域具有非常重要的地位，是视频监控中的主要设备。在实际应用中，控制设备需要与摄像机进行实时的通信，通常该通信需要使用专门的通信线路，如RS485，RS422等。同轴视控是一种将通信信号叠加在视频信号之上，实现一起传输的通信方式。将视频信号连接至控制设备，控制设备将通信信号叠加在视频信号的场消隐期间，摄像机端装有相应的解码器，将通信信号解码后，用于摄像机设备的控制。与传统的通信方式相比，该方法省去了专门的通信线路，节约了成本，提高了系统的可靠性。同轴视控技术在国外应用较为广泛，特别是欧洲，在国内也有视频设备采用该技术。

同轴视控通常是单向通信方式，在控制设备端的编码器，技术实现相对简单，但是摄像机端的解码器，是同轴视控技术实现的关键，目前同轴视控解码器基本采用硬件电路实现，如叠加载波方式的同轴视控解码器，其硬件电路实现是用分立器件载波调谐的方式来实现数据解码。这种方式受电路的影响较大，如会受到温度的影响而导致误码率增加；对于不同的协议，需要调整硬件电路参数，自适应性差。因此开发具有稳定可靠，自适应性强的解码器，是同轴视控技术应用的一个关键因素。

发明内容

本发明的目的在于提供一种稳定可靠且自适应性强的同轴视控解码器。

为了实现上述目标，本发明解决问题所采用的技术方案是：采用基于数字信号处理的嵌入式系统，将视频信号数字化，用数字信号处理算法抽取叠加在视频信号中的通信数据。在数据采样过程中，利用视频同步分离器及逻辑电路，控制A/D转换器，使得只采集视频信号中叠加有同轴视控协议载波部分的信号。通过数字信号处理算法，嵌入式处理器能够解码出叠加在视频信号中的同轴视控的通信数据，并将数据传给摄像机或下一级控制器。

所述的嵌入式系统包括嵌入式处理器、A/D转换器、通信接口、时钟发生器及存储器等。嵌入式处理器是整个系统的核心。A/D转换器将视频信号数字化后与嵌入式处理器接口，嵌入式处理器通过内部的DMA将数据采集成存储器。通信接口用于将解码后的数据输出，该接口可以与摄像机直接接口，或者与下一级的控制器接口。时钟发生器一方面提供嵌入式处理器时钟源，另一方面还提供A/D转换器的采样时钟。存储器包括FLASH存储器与SDRAM存储器两部分，前者用于存储程序，后者用于程序运行及数据存放。

所述的数据采样，是利用视频同步分离器和逻辑电路，产生A/D转换器的使能信号，使得数据采样仅限于采集视频信号中叠加有同轴视控协议载波部分的信号，这样就大大减少了数据的采集量，从而减轻嵌入式处理器的数据处理量，降低对存储器容量的要求，提高了处理效率。

所述的数字信号处理算法是针对同轴视频协议的一组程序集合，用于对采集进存储器的数据进行预处理及数据解码等。对于不同的同轴视控协议只需开发相应的数字信号处理算法即可实现，无需调整外围电路参数就能自适应各种不同的同轴视控协议。

本发明具有的有益效果是，采用嵌入式数字解决方案，相比传统的硬件模拟电路解决方案，受环境的影响小，更具有稳定可靠性。另一方面由于数据解码依靠数字信号处理算法，不再依赖于硬件电路参数，对于不同的同轴视控协议，只需开发新的算法或者修改原有算法即能实现，自适应性更强。系统电路采用集成电路，因此还具有集成度高，电路简洁等特点，可以把本发明作为同轴视控应用的通用解码器。

附图说明

图1是本发明的系统结构示意图。

图2是数字信号处理算法流程图。

图中标号：1嵌入式处理器，2时钟发生器，3通信接口，4FLASH存储器，5SDRAM存储器，6视频输入，7视频同步分离器，8逻辑电路，9A/D转换器，10电源电路。

具体实施方式

如图1示，视频输入即为系统的输入，输出为解码后的通信数据。视频输入分两路，一路连接A/D转换器，另一路连接视频同步分离器。视频信号经过视频同步分离器后得到视频信号的行场同步信号，逻辑电路根据该行场同步信号产生一个使能信号，该使能信号控制A/D转换器的数据采集。嵌入式处理器是本解码器的核心，除了与A/D转换器接口外，还包括FLASH存储器、SDRAM存储器及通信接口等。嵌入式处理器对采集成存储器的数据进行数字信号处理，实现同轴视控信号的解码，并将解码出来的数据通过通信接口输出。时钟发生器分别与A/D转换器与嵌入式处理器相连，电源电路为整个系统供电。

视频输入信号一般为复合视频信号，模拟信号，输入阻抗设计为75欧姆，使1.0μF的陶瓷电容隔直后输入。

视频同步分离器主要是将复合视频信号中的同步信号提取出来，该同步信号的提取可以采用分立元件来检测同步信号，也可以用集成芯片来实现，相比之下，采用集成芯片对于同步信号的检测更为可靠，本设计中采用NI公司的LM1881视频同步分离器，能够自动识别复合视频的制式，输出视频信号的行场同步信号，还包括奇偶场信号等。

逻辑电路以视频信号的场同步信号为参考，输出一个使能信号，该使能信号控制A/D转换器的数据采样，同时该使能信号与叠加在视频信号中的载波信号一致，由于不同的同轴视控协议载波信号叠加在视频信号的位置稍有不同，因此该使能信号比载波长度略长，以满足不同协议的应用。在本设计中，逻辑电路用CPLD实现，采用Xilinx公司的XC9532XL，该逻辑电路的输入信号是从LM1881的场同步信号，输出信号是以场同步信号为参考，一个宽度为1.28ms的脉冲信号，相当于PAL制复合视频，20行的宽度。

A/D转换器采用8位数据精度，并口输出，在本设计中采用ADI公司的AD9281A/D转换芯片，芯片的第28引脚与逻辑电路产生的使能信号相连，只在信号使能的时候输出数据。采样频率为2.0MHz，该采样频率由载波频率及数字信号处理算法决定。

嵌入式处理器本解码器的核心，不但负责采集由A/D转换器过来的数据，还负责将这些数据作进一步的数字信号处理，将叠加在视频数据上的通信数据解码出来，并将这些数据通过通信接口输出。在本发明中采用高性能的数字信号处理芯片ADSP-BF531作为嵌入式处理器，该处理器具有8位宽度的PPI总线，支持DMA方式，可以与A/D转换器的输出接口，异步串口可以作为通信接口输出解码数据。同时该处理器还具有外部数据总线，可以连接FLASH存储器与SDRAM存储器，以存储和运行程序以及存放数据之用。内部大容量的高速缓存为快速的数字信号处理算法提供了可能性。

通过数字信号处理算法实现对叠加在视频信号中通信数据的解码是本发明的一个关键。在本设计中，对于叠加载波方式的同轴视控，采用的数字信号处理算法如图2所示，系统初始化好后，数据采样开始，视频数据以帧的方式通过嵌入式处理器采集成存储器，当采集好一帧数据后，先用数字滤波器对整帧数据进行滤波，滤波的目的是尽量剔除载波信号以外的成分，包括直流成分，同步脉冲等。由于不同的同轴视控协议叠加的载波位置稍有不同，因此还需要载波定位，即对数据帧中载波的位置进行搜索，找出载波的起始点位置，然后用FFT算法计算特征载波的能量值，比较这些特征载波能量值，就能解码出各个比特位的信息。将整段载波进行解码，即得到解码后的数据，通过通信接口，将该数据输出。

时钟发生器主要给A/D转换器与嵌入式处理器提供运行时钟，其中A/D转换器的输入采样时钟为2.0MHz，嵌入式处理器的输入时钟为27.0MHz。

电源电路为系统提供电源，本设计中输入电压为7.5V，输出电压分别为5.0V和3.3V。

上述的具体实施方式用来解释说明本发明，而不是对本发明进行限制，在本发明权利要求的保护范围内，对本发明做出的任何修改和改变，都落入本发明的保护范围。

Claims (1)

1.一种用于同轴视控的解码器，其特征在于：采于基于数字信号处理的嵌入式解决方案，将视频信号数字化后采集进存储器，由嵌入式数字信号处理器分析处理，抽取出叠加于视频信号的通信数据，实现同轴视控的解码。

根据权利要求1所述的用于同轴视控的解码器，其特征在于同轴视控的信号解码采用数字信号处理算法。

根据权利要求1所述的用于同轴视控的解码器，其特征在于视频信号数据采集是由视频同步分离器与逻辑电路控制，只采集视频信号中叠加有载波信号部分的数据。

Images