CN101567663A

CN101567663A - 多输入混频器、混频装置及混频方法

Info

Publication number: CN101567663A
Application number: CN200910006704.9A
Authority: CN
Inventors: 刘仁杰; 艾特·特格特塞夫克特
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2008-04-25
Filing date: 2009-02-13
Publication date: 2009-10-28
Anticipated expiration: 2029-02-13
Also published as: US7830198B2; US20090267676A1; TW200945764A; CN101567663B

Abstract

本发明涉及多输入混频器、混频装置及混频方法。一种混频装置，包含一接收一差动输入信号并产生一差动输出信号的差动电路，一耦接于该差动电路的一混合电路，其接收多个射频信号，用以依据一致能信号决定是否对该至少一射频信号与该差动输入信号进行混频；以及一耦接于该混合电路的选择电路，其接收一控制信号，并产生该致能信号。由此，达到在不需增加混频器的情况下，即可用单一混频装置对多个输入信号分别进行混频，而不致使电路因为增加混频器而增加电路占用面积。

Description

多输入混频器、混频装置及混频方法

技术领域

本发明是有关于一种混频器，特别是指一种能接收多个输入的混频器。

背景技术

超宽带(Ultra Wide Band，UWB)通讯被应用在高数据率的传输。超宽带通讯是指数据可以在3.168GHz～10.56GHz的一宽广的频率区间被传送，这个频率区间被分割成5个频带群，而一般是以第一个频带群3.168GHz～4.752GHz中的三个中心频率分别为3.432GHz、3.960GHz及4.488GHz的子频带来轮流传送数据。

因此，如图1所示的一公知超宽带接收电路100，当天线11接收以上述方式传送的射频信号时，该射频信号RF经过一低噪声放大器12放大后，被三个与低噪声放大器12连接的滤波电感13a、13b、13c滤波，以根据射频信号频率的不同，选择将射频信号输出至三个混波器14a、14b、14c其中之一，使与由一本地振荡电路15产生的一本地振荡信号LO混波后，产生一中频信号IF给后端的解调电路16解调出信号中夹带的数据。

由图1可知，公知的混波器14a、14b、14c只能接受一个射频信号输入，因此当低噪声放大器的频宽不够，需要再增加一个(或多个)低噪声放大器时，就需对应增加三个混频器，而使得电路面积增加，而导致成本提高。

因此，公知的另一种方式如图2所示，在连接低噪声放大器的每一个滤波电感13a、13b、13c上连接以一开关控制并联与否的一电容14a、14b、14c，或如图3所示，在每一个滤波电感13a、13b、13c上连接以一开关控制串联与否的另一电感15a、15b、15c，而通过开关的开关切换产生不同的滤波频率可轮流过滤两个不同频段的射频信号并分别输出给同一个混频器。但由于这种做法在开关关闭时，开关上的寄生电阻会使信号产生衰减，而当开关打开时，开关上的寄生电容又会使滤波频率发生偏移，以致在超宽带通讯上无法准确过滤信号，而导致信号质量不佳。

发明内容

因此，本发明的目的，即在提供一种可接受多个信号输入的混频装置。于是，本发明的混频装置，包含一差动电路、一混合电路以及一选择电路。该差动电路，接收一差动输入信号，并产生一差动输出信号。该混合电路耦接于该差动电路，接收多个射频信号，用以依据一致能信号决定是否对该至少一射频信号与该差动输入信号进行混频。该选择电路耦接于该混合电路，接收一控制信号，并产生该致能信号。较佳地，该差动电路更包含一第一差动对电路，该第一差动对电路包括有一第一晶体管及一第二晶体管，该第一及第二晶体管的栅极分别接收该差动输入信号的正反向信号，且该第一及第二晶体管的漏极分别输出该差动输出信号的正反向信号，且该第一及第二晶体管的源极相互耦接于一起。

较佳地，该混合电路更包含有多个晶体管，彼此并联耦接，且这些晶体管的栅极用以分别接收一射频信号。

较佳地，该选择电路分别耦接于这些晶体管的栅极，依据该控制信号来个别控制这些晶体管的开关。

较佳地，该混合电路耦接于该第一差动对电路的该第一晶体管的源极。

可替换地，该差动电路包含有一第一差动对电路及一第二差动对电路。该第一差动对电路包括有一第一晶体管及一第二晶体管，该第一及第二晶体管的源极相互耦接，其中该第一及第二晶体管的栅极分别接收该差动输入信号的正反向信号，且该第一晶体管的漏极输出该差动输出信号的正向信号。该第二差动对电路包括有一第三晶体管及一第四晶体管，该第三及第四晶体管的源极相互耦接，其中该第三及第四晶体管的栅极分别接收该差动输入信号的正反向信号，且该第四晶体管的漏极输出该差动输出信号的反向信号。其中，该第三晶体管的漏极耦接于该第一晶体管的漏极，且该第四晶体管的漏极耦接于该第二晶体管的漏极。

较佳地，其中该混合电路更包含有多个第五晶体管，彼此相互并联耦接，且这些第五晶体管的栅极用以分别接收一射频信号；及多个第六晶体管，彼此相互并联耦接，且这些第六晶体管的栅极用以分别接收一射频信号；其中，这些第五晶体管耦接于该第一差动对电路的源极，且这些第六晶体管耦接于该第二差动对电路的源极。

较佳地，该差动输入信号为一差动本地振荡信号，且该差动输出信号为一中频信号。

较佳地，该致能信号包含有多个启动信号，这些启动信号以一对一的方式分别耦接于这些晶体管的栅极。

较佳地，这些启动信号具有至少二电压电平，该至少二电压电平中的一第一电压电平为这些晶体管的导通电压。

较佳地，该致能信号包含有多个启动信号，这些启动信号以一对一的方式分别耦接于这些第五与这些第六晶体管的栅极。

较佳地，这些启动信号具有至少二电压电平，该至少二电压电平中的一第一电压电平能将这些第五晶体管与这些第六晶体管予以导通。

附图说明

图1是公知超宽带通讯系统的接收电路示意图；

图2是公知在不增加混频器的清况下增加低噪声放大器操作频宽的一电路示意图；

图3是公知在不增加混频器的清况下增加低噪声放大器操作频宽的另一电路示意图；

图4是本发明多输入混频器的第一较佳实施例应用在超宽带通讯系统的收接端电路的架构示意图；

图5是第一较佳实施例的详细电路图；

图6是本发明多输入混频器的第二较佳实施例的详细电路图；

图7是第三较佳实施例的详细电路图；及

图8是第四较佳实施例的详细电路图。

图中标号说明如下：

400 接收电路

41a、41b、41c 低噪声放大器

42a、42b、42c、60 多输入混频器

43 本地振荡电路

44 解调电路

45a1、45a2、45a3 滤波电感

45b1、45b2、45b3 滤波电感

45c1、45c2、45c3 滤波电感

45、75、85 差动对电路

46、63、76、76 选择电路

61、62 单平衡式混频器

64 第一差动对电路

65 第二差动对电路

LO 本地振荡信号

LO+ 正本地振荡信号

LO- 负本地振荡信号

M1～M10 MOS 晶体管

Vout 中频信号(差动输出信号)

Vin1、Vin2、Vin3 射频信号

+Vin1、+Vin2、+Vin3 正射频信号

-Vin1、-Vin2、-Vin3 负射频信号

IF 中频信号

R1、R2 电阻

VDC 驱动电压

SC 控制信号

具体实施方式

参见图4所示，本发明的多输入混频器(混频装置)的一较佳实施例是应用在超宽带通讯系统的一接收电路400中，用以实现一种混频方法，在本实施例中，接收电路400主要包括三个低噪声放大器41a、41b、41c，三个多输入混频器42a、42b、42c、一本地振荡电路43及一解调电路44。

该等低噪声放大器41a、41b、41c用以分别接收来自三个不同频带群的射频信号，各该射频信号经过各低噪声放大器放大后，由各低噪声放大器分别所连接的滤波电感45a1、45a2、45a3、45b1、45b2、45b3、45c1、45c2、45c3选择输出至该三个多输入混波器42a、42b、42c其中之一，再经由多输入混波器42a、42b、42c与一由本地振荡电路43产生的本地振荡信号LO进行外差降频(混频)，以输出一中频信号IF给后端的解调电路44进行解调。

因此，在本实施例中，每一多输入混频器(混频装置)42a、42b、42c可以接受三个低噪声放大器41a、41b、41c分别输出的一射频信号Vin1、Vin2、Vin3(参见图5)。因为该等多输入混频器42a、42b、42c的电路结构相同，因此以下将以其中一个多输入混频器42a为例说明其混频的方法。

参见图5所示，本实施例的多输入混频器42a是一单平衡式混频器，其包括多个做为一混合电路的晶体管(本实施例以三个MOS晶体管M1、M2、M3为例)、一差动对电路45及一选择电路46。

MOS晶体管M1、M2、M3的栅极分别经由一电容连接来自各个低噪声放大器的一射频信号Vin1、Vin2、Vin3。MOS晶体管M1、M2、M3的漏极相连且集极相连并接地。

差动对电路45包括两个MOS晶体管M4、M5及两个分别连接MOS晶体管M4、M5漏极的电阻R1、R2。MOS晶体管M4、M5的集极相连并连接MOS晶体管M1、M2、M3的漏极，MOS晶体管M4、M5的栅极分别输入由本地振荡电路43提供的一正本地振荡信号LO+及一与该正本地振荡信号LO+反向的负本地振荡信号LO-，以构成一差动输入(或称平衡输入)。

选择电路46与该等MOS晶体管M1、M2、M3的栅极连接，它接受一驱动电压VDC(致能信号)输入并受一控制信号SC控制。透过选择电路46，控制信号SC可以选择将驱动电压VDC(致能信号)提供给该等MOS晶体管M1、M2、M3其中之一，使被选到的该MOS晶体管导通而输出与其连接的射频信号与输入差动对电路45的本地振荡信号LO+、LO-进行外差混频(降频)，以在差动对电路45的输出端，即MOS晶体管M4、M5的漏极之间产生一差动输出信号(在本实施例中该差动输出信号为一中频信号Vout)供后端的解调电路44进行解调。

值得一提的是，上述驱动电压VDC(致能信号)包含有多个启动信号，这些启动信号以一对一的方式分别耦接于这些晶体管M1、M2、M3的栅极。其中这些启动信号具有至少二电压电平，该至少二电压电平中的一第一电压电平为这些晶体管M1、M2、M3的导通电压。

且于一变化实施例中，亦请参阅图5，控制信号SC可依据使用者对射频信号的需求，配合该等MOS晶体管M1、M2、M3，并可透过连接一供应电压的开关，分别于所冀求的射频信号所对应的MOS晶体管处提供一导通电压，使其能导通，以便进行混频处理，例如欲使射频信号Vin1通过以进行混频的运作，则控制信号SC则设定为将MOS晶体管M2、M3予以关闭，而导通MOS晶体管M1，以进行该差动输入(即本地振荡信号LO+、LO-)与射频信号Vin1的混频处理。上述仅作为例说，并非用以限定本发明。

由上述说明可知，本实施例的多输入混频器42a、42b、42c可以接受多个信号输入，并通过选择电路46的控制，一次仅对一输入信号进行混频(降频)，而达到在不需增加混频器的情况下，即可用单一混频器对多个信号分别进行混频，而不致使电路因为增加混频器而增加电路面积。而且本实施例由于不需使用开关来切换输入混频器的信号，因此不会发生因为开关的切换而造成信号衰减以及使滤波频率发生偏移的问题。

此外，值得一提的是，若接收电路只使用一个低噪声放大器时，亦可只利用一多输入混频器来接收该低噪声放大器会输出的三个不同频率的射频信号，而不需要用到三个公知的仅能接收单一信号输入的混频器，以进一步缩小电路面积。

再参见第6图所示，是本发明多输入混频器的第二较佳实施例，与第一实施例不同的是，本实施例的多输入混频器60是一双平衡式混频器，它可用以取代第一实施例的单平衡式混频器，它是由两个单平衡式混频器61、62及一选择电路63所组成。

单平衡混频器61的三个第一MOS晶体管M1、M2、M3的栅极分别经由一电容连接一正射频信号+Vin1、+Vin2、+Vin3，且单平衡混频器62的三个第二MOS晶体管M6、M7、M8分别经由一电容连接一与该等正射频信号+Vin1、+Vin2、+Vin3反向的负射频信号-Vin1、-Vin2、-Vin3，以构成一平衡式信号输入。

而单平衡混频器61的第一差动对电路64的MOS晶体管M4、M5的栅极和单平衡混频器62的第二差动对电路65的MOS晶体管M9、M10的栅极亦分别输入由本地振荡电路43(参见图4)提供的一正本地振荡信号LO+及一负本地振荡信号LO-，以构成一平衡式输入。

选择电路63分别连接单平衡混频器61、62的MOS晶体管M1、M2、M3及M6、M7、M8的栅极，它被控制信号SC控制，以在同一时间提供一驱动电压VDC给该等第一晶体管M1、M2、M3其中之一以及该等第二晶体管M6、M7、M8其中之一，且被选到的该第一及第二晶体管(例如M1及M6)所连接的射频信号相同但反向。因此，两个相同但反向的射频信号与由该第一及第二差动对电路64、65输入的两个相同但反向的本地振荡信号进行外差降频(混频)，以在第一及第二差动对电路64、65的输出端(即晶体管M4和M10的漏极之间)产生一差动输出信号Vout，在本实施例中该差动输出信号为一中频信号。该中频信号Vout被送入后端解调电路44进行解调。

本实施例的双平衡式混频器相较于第一实施例的单平衡式混频器会有较佳的信号质量，但是需要占用较大的电路面积。

此外，再参见第7图所示，是本发明多输入混频器的第三较佳实施例，本实施例的多输入混频器42a是一单平衡式混频器，其包括多个晶体管(本实施例以三个MOS晶体管M1、M2、M3为例)、一差动对电路75及一选择电路76，而与第一实施例不同的是该差动对电路75的晶体管为采用PMOS来实现。此外，其运作方式与第一实施例相同，因此为了简洁起见，故于此不再赘述。

另外，再参见第8图所示，是本发明多输入混频器的第四较佳实施例，本实施例的多输入混频器42a是一单平衡式混频器，其包括多个晶体管(本实施例以三个MOS晶体管M1、M2、M3为例)、一差动对电路85及一选择电路86，而与第一实施例不同的是这些多个晶体管M1、M2、M3为采用PMOS来实现。此外，其运作方式亦仍与第一实施例相同，同样为了简洁的考虑，故于此不再予以赘述。

综合上述实施例说明可知，本发明的多输入混频器可对应输入信号的数量，对应增加与该等输入信号连接的MOS晶体管的数量，即可供多个信号输入，而不需再另外增加混频器的数量，可以有效减少电路的面积。而且由于不需使用开关来切换输入混频器的信号，因此不会发生因为开关切换造成信号衰减以及滤波频率发生偏移的问题。

惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即只要依本发明权利要求及发明说明内容所作的简单的等效变化与修饰，都仍属本发明专利涵盖的范围内。

Claims

1.一种混频装置，包含：

一差动电路，接收一差动输入信号，并产生一差动输出信号；

一混合电路，耦接于该差动电路，接收多个射频信号，用以依据一致能信号决定是否对该至少一射频信号与该差动输入信号进行混频；以及

一选择电路，耦接于该混合电路，接收一控制信号，并产生该致能信号。

2.如权利要求1所述的混频装置，其中该差动电路更包含有：

一第一差动对电路，包括有一第一晶体管及一第二晶体管，该第一及第二晶体管的栅极分别接收该差动输入信号的正反向信号，且该第一及第二晶体管的漏极分别输出该差动输出信号的正反向信号；

其中，该第一及第二晶体管的源极相互耦接于一起。

3.如权利要求1所述的混频装置，其中该混合电路更包含有：

多个晶体管，彼此并联耦接，且这些晶体管的栅极用以分别接收一射频信号。

4.如权利要求3所述的混频装置，其中该选择电路分别耦接于这些晶体管的栅极，依据该控制信号来个别控制这些晶体管的开关。

5.如权利要求2所述的混频装置，其中该混合电路耦接于该第一差动对电路的该第一晶体管的源极。

6.如权利要求1所述的混频装置，其中该差动电路包含有：

一第一差动对电路，包括有一第一晶体管及一第二晶体管，该第一及第二晶体管的源极相互耦接，其中该第一及第二晶体管的栅极分别接收该差动输入信号的正反向信号，且该第一晶体管的漏极输出该差动输出信号的正向信号；以及

一第二差动对电路，包括有一第三晶体管及一第四晶体管，该第三及第四晶体管的源极相互耦接，其中该第三及第四晶体管的栅极分别接收该差动输入信号的正反向信号，且该第四晶体管的漏极输出该差动输出信号的反向信号；

其中，该第三晶体管的漏极耦接于该第一晶体管的漏极，且该第四晶体管的漏极耦接于该第二晶体管的漏极。

7.如权利要求6所述的混频装置，其中该混合电路更包含有：

多个第五晶体管，彼此相互并联耦接，且这些第五晶体管的栅极用以分别接收一射频信号；及多个第六晶体管，彼此相互并联耦接，且这些第六晶体管的栅极用以分别接收一射频信号；其中，这些第五晶体管耦接于该第一差动对电路的源极，且这些第六晶体管耦接于该第二差动对电路的源极。

8.如权利要求1所述的混频装置，其中该差动输入信号为一差动本地振荡信号，且该差动输出信号为一中频信号。

9.如权利要求4所述的多输入混频器，其中该致能信号包含有多个启动信号，这些启动信号以一对一的方式分别耦接于这些晶体管的栅极。

10.如权利要求9所述的多输入混频器，其中这些启动信号具有至少二电压电平，该至少二电压电平中的一第一电压电平为这些晶体管的导通电压。

11.如权利要求7所述的多输入混频器，其中该致能信号包含有多个启动信号，这些启动信号以一对一的方式分别耦接于这些第五与这些第六晶体管的栅极。

12.如权利要求11所述的多输入混频器，其中这些启动信号具有至少二电压电平，该至少二电压电平中的一第一电压电平能将这些第五晶体管与这些第六晶体管予以导通。

13.一种混频方法，包含：

接收一差动输入信号；接收多个射频信号；依据一控制信号决定该差动输入信号与这些射频信号中的何者进行混频以产生一差动输出信号；以及输出该差动输出信号。

14.如权利要求13所述的混频方法，其中该进行混频的步骤更包含：

提供一选择电路，依据该控制信号产生一致能信号；以及提供一混合电路，依据该致能信号决定这些射频信号中的一射频信号与该差动输出信号进行混频。

15.如权利要求13所述的混频方法，其中该差动输入信号是一差动本地振荡信号，且该差动输出信号是一中频信号。