CN101558383B - 处理器的电源管理方法和装置 - Google Patents

处理器的电源管理方法和装置 Download PDF

Info

Publication number
CN101558383B
CN101558383B CN2007800458395A CN200780045839A CN101558383B CN 101558383 B CN101558383 B CN 101558383B CN 2007800458395 A CN2007800458395 A CN 2007800458395A CN 200780045839 A CN200780045839 A CN 200780045839A CN 101558383 B CN101558383 B CN 101558383B
Authority
CN
China
Prior art keywords
state
performance
performance state
kernel
entry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800458395A
Other languages
English (en)
Other versions
CN101558383A (zh
Inventor
E·罗特姆
A·阿加瓦
R·芬格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp of America
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101558383A publication Critical patent/CN101558383A/zh
Application granted granted Critical
Publication of CN101558383B publication Critical patent/CN101558383B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

简单地讲，公开了一种处理器和一种用于对启用了加速模式的处理器的性能状态进行设置的方法。该方法包括：确定预定时间段内的有效性能状态、基于内核利用率和所述预定时间段内的所述有效性能状态来计算目标性能状态、以及将所述启用了加速模式的处理器设置成加速模式性能状态。通过该方法，可以解决对于具有加速模式功能的处理器而言基于常规的P状态组合不能合适地设置其性能状态的问题。

Description

处理器的电源管理方法和装置
技术领域
本发明涉及用于处理器的电源管理的技术。
背景技术
在计算机系统中，例如在使用通用多核(管芯上的芯片多重处理(CMP))处理器的计算机系统中，更具体而言，在使用具有自适应电源管理策略的CMP处理器的计算机系统中，基于需求来调节处理器的性能状态(P状态)。在中央处理器单元(CPU)的利用率降低时，处理器可以转换到较低的性能状态以节省功率。在CPU的利用率增加时，处理器可以转换到较高的性能状态并消耗更多功率。
在现有的操作系统中，基于CPU利用率和上次选择的P状态的组合来选择目标P状态。对于具有加速模式(TM)功能的处理器而言，在上次选择的P状态下，处理器频率可以增大到在热约束允许时可达到的最高频率，处理器运行的实际频率可能未必总是对应于上次选择的P状态。这会导致不正确的目标P状态选择，从而导致不期望的性能下降。
高级配置和电源接口(ACPI)是一种电源管理系统，该电源管理系统允许计算机操作系统对计算机系统的CPU和外围设备消耗的功率量进行控制。在现有的包括P状态信息的ACPI处理器中，利用相应的控制、状态和等待时间信息来表示每个可选内核频率。利用TM频率替代上次选择的P状态的最高频率会导致增加额外处理能力的不必要使用。此外，这可能导致因不必要地转换到TM所造成的P状态波动，从而导致性能降低。
发明内容
本申请的一个方面涉及一种用于对启用了加速模式的处理器的性能状态进行设置的方法，包括：
基于请求的内核频率与实际内核频率的比值来确定预定时间段内的有效性能状态；以及
基于所述有效性能状态来将所述启用了加速模式的处理器设置成加速模式性能状态。
本申请的另一个方面涉及一种处理平台，包括：
操作系统，用于控制两个或更多个内核的性能；以及
性能状态表，其包括第一条目和至少一个第二条目，所述第一条目用于提供所述两个或更多个内核中的内核的加速模式性能信息，所述至少一个第二条目用于提供内核性能状态模式的性能信息；
其中所述操作系统包括：操作系统电源管理模块，用于根据内核性能控制表的第一条目和第二条目来设置所述内核的性能状态。
本申请的另一个方面涉及一种计算机系统，包括：
可操作地耦合到计算平台的液晶显示器，其中所述计算平台包括：
操作系统，用于控制两个或更多个内核的性能；以及
性能状态表，其包括第一条目和至少一个第二条目，所述第一条目用于提供所述两个或更多个内核中的内核的加速模式性能信息，所述至少一个第二条目用于提供内核性能状态模式的性能信息；
其中所述操作系统包括：操作系统电源管理模块，用于根据内核性能控制表的第一条目和第二条目来设置所述内核的性能状态。
附图说明
在说明书的结束部分特别指出并明确主张了关于本发明的主题。然而，通过结合附图阅读以下的具体实施方式，可以最好地理解本发明的关于操作的组织和方法以及其目的、特征及优点，在附图中：
图1是根据本发明示例性实施例的计算机系统的方框图的示意图；
图2是根据本发明示例性实施例的处理平台的一部分的方框图的示意图；以及
图3是根据本发明示例性实施例的计算具有加速模式功能的处理器的目标P状态的方法的流程图图示。
应该意识到，为了使说明简单、清晰，附图中所示的元件不必按照比例绘制。例如，为了清楚起见，一些元件的尺寸相对于其他元件可以被放大。此外，在认为适当的地方，附图标记可以在各幅图之间重复，以指示对应或者类似的元件。
具体实施方式
在下面的具体描述中，为了充分理解本发明，阐述了许多具体细节。然而，本领域普通技术人员应该理解可以在没有这些具体细节的情况下实施本发明。在其它实例中，没有详细描述公知的方法、程序、部件和电路，以免得使本发明难以理解。
下面具体描述中的一些部分是以对计算机存储器内的数据位或者二进制数字信号进行的运算的算法和符号表示来介绍的。这些算法描述和表示可以是数据处理领域技术人员所使用的技术，从而将他们工作的内容传达给本领域的其他技术人员。
除非其它特别说明，否则由下面的论述显而易见的是，应该意识到在整个说明书中，采用诸如“处理”、“计算”、“运算”、“确定”等类似术语的论述指的是计算机或者计算系统或者类似的电子计算设备的动作和/或过程，其将表示为计算系统的寄存器和/或存储器内的诸如电子量等物理量的数据处理和/或转换成同样被表示为计算系统的存储器、寄存器或其它这种信息存储、传输或显示设备内的物理量的其他数据。另外，在整个说明书中，术语“多个”可以用于描述两个或多个部件、设备、元件、参数等。例如，“多个指令”描述两个或多个指令。
应该理解，本发明可以用在多种应用中。尽管本发明并未在该方面受到限制，但是此处公开的电路和技术可以用在多种装置中，例如计算机系统、处理器、CPU等。旨在包括在本发明的范围内的处理器例如只包括精简指令集计算机(RISC)、具有流水线的处理器、复杂指令集计算机(CISC)、多核处理器、计算机平台等等。
本发明的一些实施例可以例如使用能够存储指令或者指令集的机器可读介质或产品来实现，如果机器(例如，处理器和/或其他适当机器)执行该指令或指令集，则该指令或指令集将使机器执行根据本发明的实施例的方法和/或操作。这种机器可以包括例如任何适当的处理平台、计算平台、计算设备、处理设备、计算系统、处理系统、计算机、处理器等，并且该机器可以使用硬件和/或软件的任意适当的组合来实现。该机器可读介质或产品可以包括例如任何适当类型的存储器单元、存储器设备、存储器产品、存储器介质、存储设备、存储产品、存储介质和/或存储单元，例如存储器、可移除或者不可移除介质、可擦除或不可擦除介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、光盘只读存储器(CD-ROM)、可记录光盘存储器(CD-R)、可重写光盘(CD-RW)、光盘、磁介质、各种类型的数字多用光盘(DVD)、磁带、盒式磁带等。指令可以包括任何适当类型的代码，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等，并且指令可以使用任何适当的高级、低级、面向对象、可视、编译和/或解释编程语言，例如，C、C++、Java、BASIC、Pascal、Fortran、Cobol、汇编语言、机器代码等来实现。
转到图1，图1示出了根据本发明示例性实施例的计算机系统100的方框图。尽管本发明的范围未在该方面受到限制，但是计算机系统100可以是个人计算机(PC)、个人数字助理(PDA)、因特网设备、蜂窝式电话、膝上型计算机、移动单元、无线通信设备和/或任何其他的计算设备。
根据本发明的示例性实施例，计算机系统100可以包括由电源120供电的主处理单元110。根据本发明的示例性实施例，主处理单元110可以包括具有加速模式(TM)功能的处理器130，该具有加速模式(TM)功能的处理器130由系统互连135电耦合到存储设备140和一个或多个接口电路150。例如，如果需要的话，系统互连135可以是地址/数据总线。应当理解，可以使用除总线之外的互连将具有TM功能的处理器130连接到存储设备140。例如，可以使用一个或多个专用线路和/或交叉开关来将处理器130连接到存储设备140。
根据本发明的一些实施例，具有TM功能的处理器130可以包括操作系统139和CPU 136，CPU 136包括一个或多个内核137。如果需要，操作系统139可以执行ACPI 132和操作系统电源管理(OSPM)应用134。此外，处理器130可以包括高速缓冲存储器(未示出)，例如静态随机存取存储器(SRAM)等，或任何其他类型的内部集成存储器。存储设备140可以包括动态随机存取存储器(DRAM)、非易失性存储器等。在一个示例中，如果需要，存储设备140可以存储可由处理器130执行的软件程序。
尽管本发明的范围未在该方面受到限制，但接口电路150可以包括以太网接口和/或通用串行总线(USB)接口和/或类似接口。在本发明的一些示例性实施例中，可以将一个或多个输入设备160连接到接口电路150，用于向主处理单元110中输入数据和命令。例如，输入设备160可以包括键盘、鼠标、触摸屏、跟踪板、跟踪球、isopoint、语音识别系统等等。
尽管本发明的范围未在该方面受到限制，但是如果需要，可以将输出设备170经由一个或多个接口电路150可操作地耦合到主处理单元110并且可以包括一个或多个显示器、打印机、扬声器和/或其他输出设备。例如，输出设备中的一种可以是显示器。显示器可以是阴极射线管(CRT)、液晶显示器(LCD)或者任何其他类型的显示器。
根据本发明的一些实施例，计算机系统100可以包括一个或多个存储设备180。例如，如果需要，计算机系统100可以包括一个或多个硬盘驱动器、一个或多个光盘(CD)驱动器、一个或多个数字多用光盘驱动器(DVD)和/或其他计算机介质输入/输出(I/O)设备。
根据本发明的示例性实施例，计算机系统100可以经由通往网络190的连接与其它设备交换数据。网络连接可以包括任何类型的网络连接，例如以太网连接、数字用户线(DSL)、电话线、同轴电缆等。网络190可以是任何类型的网络，例如因特网、电话网、电缆网、无线网络，例如符合IEEE标准802.11，1999(包括一个或多个IEEE 802.11相关标准)、用于无线城域网的IEEE 802.16标准等的网络。
根据本发明的一个示例性实施例，具有TM功能的处理器130可以在两个或更多个工作频率下工作。如果需要，可以由OSPM 134基于在一个时间窗上观察到的具有TM功能的处理器130的负荷来选择具有TM功能的处理器130的工作频率。在加速模式下，ACPI 132可以向OSPM 134提供目标P状态。OSPM 134可以设置功耗目标点并可以根据目标P状态下的选定项来修改处理器的工作频率和/或电压。在本发明的一些实施例中，可以由基本输入输出系统(BIOS)145提供与处理器加速模式相关的目标P状态。这种与加速相关的P状态可以与加速模式下的处理器的最高工作频率相关。OSPM134逻辑单元可以精确地选择满足计算机系统100的性能需要所需的适当P状态。应当理解，可以通过硬件、软件和/或硬件和/或软件的任何组合来实现ACPI 132和/或OSPM 134。
转向图2，图2示出了根据本发明示例性实施例的处理平台200的一部分的方框图。尽管本发明的范围未在该方面受到限制，但是处理平台200的一部分可以包括操作系统205、CPU 225和BIOS 245，操作系统205包括OSMP 210和ACPI 220，CPU 225包括内核1、……、内核N 230，BIOS 245包括加速模式240和一个或多个P状态表250。根据该示例性实施例，可以将实际计数值计数器(ACNT)260和最大计数值计数器(MCNT)270可工作地耦合到内核1、……、内核N 230中的每一个。
根据本发明的示例性实施例，在启用了TM的处理器正在运行于加速模式240下时，启用了TM的处理平台200可以使用OSMP 210、ACPI 220、ACNT260和MCNT 270以及P状态表250来为处理平台200的内核1、……、内核N 230设置最优P状态。
根据本发明的示例性实施例，P状态表230可以包括下表，例如针对处理平台200的各个内核1、……、内核N的表1。
  P状态  PSS频率   ％最大频率   提高水平   降低水平
  P0  3001   100   101   98
  P1  3000   99   98   84
  P2  2666   88   85   73
  P3  2333   77   74   62
  P4  2000   66   63   0
表1
表1可以包括多个可选的P状态(例如，P0、P1、……、P4)。OSMP 210可以使用选定的P状态来独立地设置内核1、……、内核N 230中的每一个的工作频率和工作电压。此外，表1可以包括与每个P状态相关联的命令字。命令字可以下载选定P状态的参数(例如PSS频率、％最大频率、提高水平、降低水平等)，以便将CPU 225控制和设置在期望的P状态下。例如，可选的P状态P1-P4可以包括CPU 225的实际可选工作频率(例如PSS频率)。例如，如果选择了P1，则可以将CPU 225的工作频率设置为3.000MHz。
尽管本发明的范围不限于这个示例性P状态表，但是P0是加速模式的P状态，并且在启用了TM的处理器正在运行于加速模式240下时，可以选择P0。然而，P0的PSS频率不代表实际可选频率，但包括由高于内核的实际可选频率的数字代表的TM频率(例如3333MHz)的ACPI信息。例如，在表1中，P0状态的数字是实际最高选定频率加1(例如，3001MHz)。向CPU 225或其内核(例如内核1、……、内核N 230)之一写入控制字和/或命令以将频率从P1改变为P0将会使CPU 225进入TM模式。例如，在表1上写入与3001MHz相关联的命令字可以将CPU设置成在不同于表1所示频率(例如，3001MHz)的最高可能频率(例如3333MHz)处运行。在该示例中，可以将3001 MHz的非加速频率视为CPU表透露的“保证”频率，而3333 MHz是实际“加速”频率，但本发明的范围未在该方面受到限制。
根据本发明的一些实施例，可以仅在处理平台200的内核工作在加速模式250下时选择P0。在P0状态下，CPU 225和/或其内核1、……、内核N 230中的至少一个内核使用其最高性能能力并消耗最大功率。P状态表的其它状态可以表示内核1、……、内核N 230在正常工作模式期间的功耗状态。例如，P1状态表示实际保证频率(例如，3000MHz)。在该性能功率状态下，处理器的性能能力被限制在低于其最大值并且处理器的性能能力所消耗的功率小于最大功率。在P2-P4状态下，处理器的性能能力降低，直到降低到其最小水平(在P4)并且处理器的性能能力消耗最小功率，同时保持在活动状态。
尽管本发明的范围未在该方面受到限制，但是可以在CPU的“机器特有的寄存器(MSR)中存储高的P状态设置和低的P状态设置，同时可以在BIOS 245中存储任何额外的P状态组合”。通过提供额外的P状态设置，操作系统205可以更精确地调谐CPU 225或其内核1、……、内核N 230中的至少一个，使其具有针对特定工作负载的最佳性能和功率设置。
根据本发明的一些其它实施例，表1可以不直接对频率进行编码。相反，该表可以存储乘法器设置(multiplier setting)，该乘法器设置乘以前端总线频率以产生内核频率。利用该方法，可以仅在内核利用率需要额外的处理能力时使用TM，并且因为未保证TM频率，因此OSPM 210可以基于内核利用率的增加和减少来增加或减少P状态。
根据本发明的一些实施例，为了设置目标P状态，可以使用ACNT 260和MCNT 270。例如，MCNT 270可以对在最大非加速模式内核频率处的执行时钟(execute clock)的最大数量进行计数，ACNT 260可以对在实际内核频率处的执行时钟的数量进行计数。OSPM 210可以使用比值(ACNT/MCNT)*100来精确地选择满足系统性能需要所需的适当P状态。例如，如果该比值高于100％，则表示内核处于加速模式并且可以选择P0。如果需要，OSPM210可以命令ACPI 220将频率增大到最大工作频率。可以将该命令存储在命令寄存器(未示出)中，且该命令可以包括数字(例如3.4，3.2等)。该数字表示根据所选P状态的内核的期望工作频率。
转向图3，图3示出了根据本发明示例性实施例的计算具有加速模式功能的处理器的目标P状态的方法的流程图图示。根据本发明的一些实施例，计算所述具有TM功能的处理器(例如具有TM功能的处理器130)的目标P状态的方法可以使用由计数器(实际计数值)ACNT和(最大计数值)MCNT提供的硬件协调反馈。MCNT可以对在最大非加速模式内核频率处的执行时钟的最大数量进行计数，ACNT可以对在实际内核频率处的执行时钟的数量进行计数。
根据计算目标P状态的该示例性方法，为了确定一定时间段内的有效P状态，计算ACNT/MCNT比值(文本框310)。例如，有效P状态可以是P-stateeffective＝(ACNT/MCNT)*100。如果P-stateeffective大于100％，则OSMP可以已经将P状态设置成加速模式的P状态。
根据本发明的该示例性实施例，通过将计算出的有效P状态(例如P-stateeffective)与CPU利用率值(例如，％Busy)相乘来计算目标P状态。P-statetarget＝％Busy*P-stateeffective(文本框320)。如果目标P状态与当前P状态不同(判断方框330)，那么OSMP可以将逻辑处理器或内核设置成新的P状态并复位计数器ACNT和MCNT(文本框340)。如果目标P状态基本等于当前P状态，则当前P状态可以保持不变，但本发明的范围决不限于此。
根据本发明的示例性实施例，在具有TM功能的处理器上，当处理器运行于加速模式时，ACNT/MCNT比值大于100％，并且OSPM逻辑单元可以选择TM P状态。此外，ACPI P状态控制算法可以根据处理器的期望性能来优化具有TM功能的处理器的运行时刻功耗。ACPI P状态控制算法可以根据处理器的软件执行负载来动态地调节每个内核的具有TM功能的处理器的工作频率。
尽管本文已经例示和描述了本发明的特定特征，但是本领域的技术人员现在将会想到很多修改、替代、改变和等价物。因此，应该理解的是，所附权利要求意在覆盖落在本发明真实精神之内的所有这种修改和变化。

Claims (17)

1.一种用于对启用了加速模式的处理器的性能状态进行设置的方法，包括：
基于请求的内核频率与实际内核频率的比值来确定预定时间段内的有效性能状态；以及
基于所述有效性能状态来将所述启用了加速模式的处理器设置成加速模式性能状态。
2.根据权利要求1所述的方法，包括：
将预定时间内的有效性能状态确定为实际内核频率处的执行时钟与最大非加速模式内核频率处的执行时钟的比值。
3.根据权利要求1所述的方法，包括：
基于所述有效性能状态和所述启用了加速模式的处理器的内核利用率来计算目标性能状态。
4.根据权利要求3所述的方法，包括：
在所述目标性能状态与当前性能状态之间进行比较；以及
当所述目标性能状态与所述当前性能状态不同时，复位所述处理器的性能状态。
5.根据权利要求1所述的方法，其中将所述启用了加速模式的处理器设置成所述加速模式性能状态的操作包括：
请求由与所述启用了加速模式的处理器的最高实际内核频率相关联的数字所表示的加速性能状态。
6.一种处理平台，包括：
操作系统，用于控制两个或更多个内核的性能；以及
性能状态表，其包括第一条目和至少一个第二条目，所述第一条目用于提供所述两个或更多个内核中的内核的加速模式性能信息，所述至少一个第二条目用于提供内核性能状态模式的性能信息；
其中所述操作系统包括：操作系统电源管理模块，用于根据内核性能控制表的第一条目和第二条目来设置所述内核的性能状态。
7.根据权利要求6所述的处理平台，其中所述操作系统包括：
高级配置和电源接口模块，包括两条或更多条性能状态信息，以使所述操作系统电源管理模块能够根据所述两条或更多条性能状态信息来控制所述内核的功耗。
8.根据权利要求7所述的处理平台，包括：
可操作地耦合到每一个内核的第一计数器，用于对在预定时间段内在最大非加速模式内核频率处的执行时钟的最大数量进行计数；以及
可操作地耦合到每一个内核的第二计数器，用于对在所述预定时间段内在实际内核频率处的执行时钟的数量进行计数，其中所述高级配置和电源接口模块被配置为基于所述第一计数器与所述第二计数器的比值来计算有效性能状态。
9.根据权利要求7所述的处理平台，包括：
所述两个或更多个内核，并且其中所述高级配置和电源接口模块能够基于有效性能状态和内核的利用率值来计算目标性能状态。
10.根据权利要求9所述的处理平台，其中所述操作系统电源管理模块被配置为根据所述内核的所述目标性能状态与当前性能状态之间的差异来设置所述内核的性能状态。
11.根据权利要求8所述的处理平台，其中所述性能状态表包括：
可选加速性能状态和一个或多个可选实际性能状态，其中在所述有效性能状态高于百分之百时，选择所述可选加速性能状态。
12.一种计算机系统，包括：
可操作地耦合到计算平台的液晶显示器，其中所述计算平台包括：
操作系统，用于控制两个或更多个内核的性能；以及
性能状态表，其包括第一条目和至少一个第二条目，所述第一条目用于提供所述两个或更多个内核中的内核的加速模式性能信息，所述至少一个第二条目用于提供内核性能状态模式的性能信息；
其中所述操作系统包括：操作系统电源管理模块，用于根据内核性能控制表的第一条目和第二条目来设置所述内核的性能状态。
13.根据权利要求12所述的计算机系统，其中所述操作系统包括：
高级配置和电源接口模块，包括两条或更多条性能状态信息，以使所述操作系统电源管理模块能够根据所述两条或更多条性能状态信息来控制所述内核的功耗。
14.根据权利要求13所述的计算机系统，其中所述计算平台包括：
可操作地耦合到每一个内核的第一计数器，用于对在预定时间段内在最大非加速模式内核频率处的执行时钟的最大数量进行计数；以及
可操作地耦合到每一个内核的第二计数器，用于对在所述预定时间段内在实际内核频率处的执行时钟的数量进行计数，其中所述高级配置和电源接口模块被配置为基于所述第一计数器与所述第二计数器的比值来计算有效性能状态。
15.根据权利要求13所述的计算机系统，其中所述计算平台包括：
所述两个或更多个内核，并且其中所述高级配置和电源接口模块能够基于有效性能状态和内核的利用率值来计算目标性能状态。
16.根据权利要求15所述的计算机系统，其中所述操作系统电源管理模块被配置为根据所述内核的所述目标性能状态与当前性能状态之间的差异来设置所述内核的性能状态。
17.根据权利要求15所述的计算机系统，其中性能状态表包括：
可选加速性能状态和一个或多个可选实际性能状态，其中在所述有效性能状态高于百分之百时，选择所述可选加速性能状态。
CN2007800458395A 2006-12-14 2007-10-30 处理器的电源管理方法和装置 Expired - Fee Related CN101558383B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US68370006A 2006-12-14 2006-12-14
US11/683,700 2006-12-14
PCT/US2007/082959 WO2008073597A1 (en) 2006-12-14 2007-10-30 Method and apparatus of power management of processor

Publications (2)

Publication Number Publication Date
CN101558383A CN101558383A (zh) 2009-10-14
CN101558383B true CN101558383B (zh) 2012-11-14

Family

ID=39512073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800458395A Expired - Fee Related CN101558383B (zh) 2006-12-14 2007-10-30 处理器的电源管理方法和装置

Country Status (3)

Country Link
CN (1) CN101558383B (zh)
DE (1) DE112007003007T5 (zh)
WO (1) WO2008073597A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098274B2 (en) 2009-12-03 2015-08-04 Intel Corporation Methods and apparatuses to improve turbo performance for events handling
US8793515B2 (en) * 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
CN102708784A (zh) * 2012-07-02 2012-10-03 深圳市开立科技有限公司 一种显示屏上电管理系统和方法
JP6483609B2 (ja) * 2013-05-23 2019-03-13 ルネサスエレクトロニクス株式会社 マルチｃｐｕシステム
CN111971949B (zh) * 2018-03-28 2021-07-13 富士胶片株式会社 图像处理系统、图像处理方法及信息处理装置
KR102105681B1 (ko) * 2018-10-23 2020-04-28 울산과학기술원 이기종 컴퓨팅 시스템의 제어 방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764887A (zh) * 2003-03-24 2006-04-26 英特尔公司 在节能模式下运行时减少cpu和总线功率
CN1818829A (zh) * 2006-03-10 2006-08-16 浙江大学 内核动态调节处理器频率的节能方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6988211B2 (en) * 2000-12-29 2006-01-17 Intel Corporation System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field
US7089430B2 (en) * 2001-12-21 2006-08-08 Intel Corporation Managing multiple processor performance states
US7076672B2 (en) * 2002-10-14 2006-07-11 Intel Corporation Method and apparatus for performance effective power throttling
US7240223B2 (en) * 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764887A (zh) * 2003-03-24 2006-04-26 英特尔公司 在节能模式下运行时减少cpu和总线功率
CN1818829A (zh) * 2006-03-10 2006-08-16 浙江大学 内核动态调节处理器频率的节能方法

Also Published As

Publication number Publication date
WO2008073597A1 (en) 2008-06-19
DE112007003007T5 (de) 2009-10-15
CN101558383A (zh) 2009-10-14

Similar Documents

Publication Publication Date Title
US7818596B2 (en) Method and apparatus of power management of processor
CN101794167B (zh) 用于处理器的功率管理的方法和装置
CN101558383B (zh) 处理器的电源管理方法和装置
US10504591B2 (en) Adaptive configuration of non-volatile memory
US8555094B2 (en) System and method for managing power consumption of an information handling system based on the information handling system power state and battery status
US9235252B2 (en) Dynamic balancing of power across a plurality of processor domains according to power policy control bias
KR101173730B1 (ko) 동적 전력 감소
US8762757B2 (en) Power management method and device thereof
US5535401A (en) Method and system of power and thermal management for a data processing system using object-oriented program design
US8621246B2 (en) Power management system and method to provide supply voltage to a load
CN100568157C (zh) 计算机系统及其控制方法
US9436245B2 (en) Dynamically computing an electrical design point (EDP) for a multicore processor
CN1442772B (zh) 在执行实时应用的同时实现节电的方法
US7519839B2 (en) Method for optimizing platform power delivery
EP1351117A1 (en) Data processing system and method
MX2008011653A (es) Manejo de energia adaptable.
CN101403944A (zh) 处理核心的独立功率控制
KR20090107490A (ko) 컴퓨팅 디바이스에 대한 최대 전력 사용량 설정치
US8069316B2 (en) Computer system, control method thereof and data processing apparatus
US6906433B2 (en) Method and apparatus for regulating the efficiency of a power supply in a computer system
US20110060923A1 (en) Port Power Control
CN101458811B (zh) 处理数据的装置和方法
US20090150602A1 (en) Memory power control
Delforge Slashing energy use in computers and monitors while protecting our wallets, health, and planet
CN111913651A (zh) 固态硬盘以及固态硬盘的效能优化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SONY CORP. AMERICA

Free format text: FORMER OWNER: INTEL CORP .

Effective date: 20150309

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150309

Address after: American New York

Patentee after: SONY CORP AMERICA

Address before: American California

Patentee before: INTEL Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114

Termination date: 20211030