CN101552041A - 一种fifo存储单元及其实现方法 - Google Patents
一种fifo存储单元及其实现方法 Download PDFInfo
- Publication number
- CN101552041A CN101552041A CNA2009100840018A CN200910084001A CN101552041A CN 101552041 A CN101552041 A CN 101552041A CN A2009100840018 A CNA2009100840018 A CN A2009100840018A CN 200910084001 A CN200910084001 A CN 200910084001A CN 101552041 A CN101552041 A CN 101552041A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- depth
- pop
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
本发明披露了一种FIFO存储单元及其实现方法。该FIFO存储单元的实现方法包括如下步骤：设置FIFO存储单元中存储数据的数据深度，根据取数据信号(POP)和存数据信号(PUSH)以记录FIFO存储单元中存储数据的数据深度；依据FIFO存储单元的数据深度以及取数据信号(POP)和存数据信号(PUSH)，控制读/写指针的指向，使读指针始终指向待取数据；取数据信号(POP)和存数据信号(PUSH)根据其所对应的读/写指针的指向，进行读数据/写数据的操作。本发明有利于减少存储单元操作的流水长度，并提高硬件资源的使用效能。
Description
技术领域
本发明涉及一种存储单元及其实现方法，尤其涉及一种FIFO存储单元及其实现方法。
背景技术
现有的FIFO存储单元设计中，在FIFO存储单元的数据接收模块取数据之前，无从知道FIFO存储单元的底端数据，而必须在发出取数据命令的下一个时钟才能得到数据。
现有的FIFO存储单元由于不能提前预知底端数据，下一级硬件就不能提前启动；但想得到底端数据必须等一个时钟周期，加长了流水长度。因此，要获取FIFO存储单元的底端数据，需要平行的流水同样延时，这造成了硬件资源的浪费和系统性能的局限。
因此，如何让FIFO存储单元的接收端可以预知FIFO存储单元的底端数据，这成了提高FIFO存储单元性能的制约。如果能解除这个制约，不发送取数据命令就可以看到FIFO存储单元的底端数据，后一级模块可以提前启动做一些处理；或在FIFO存储单元的接收端发出取数据命令后，其接收端就可立即得到数据。
发明内容
有鉴于此，本发明解决了FIFO存储单元接收端预知FIFO存储单元底端数据的问题，提供了一种全新的FIFO存储单元及其实现方法。
根据本发明的第一方面，提供了一种FIFO存储单元。该FIFO存储单元包括：
存储介质，用于存储数据，以供取数据信号(POP)和存数据信号(PUSH)所对应的读/写指针进行读数据/写数据的操作；
数据深度模块，根据取数据信号(POP)和存数据信号(PUSH)以记录存储介质中的存储数据的数据深度，并提供指针控制的数据深度依据；
指针控制模块，依据数据深度模块的数据深度以及取数据信号(POP)和存数据信号(PUSH)，控制读/写指针的指向，使读指针始终指向待取数据。
根据本发明的第二方面，提供了一种FIFO存储单元。该FIFO存储单元包括：
取判决模块，接收取数据信号(POP)，依据数据深度模块的数据深度和存数据信号(PUSH)，判断该取数据信号(POP)的有效性；
存判决模块，接收存数据信号(PUSH)，依据数据深度模块的数据深度和取数据信号(POP)，判断该存数据信号(PUSH)的有效性；
数据深度模块，根据取判决模块的取数据信号(POP)和存判决模块的存数据信号(PUSH)的有效性来记录存储介质中的存储数据的数据深度，并给取判决模块和存判决模块提供数据深度以判断取数据信号(POP)和存数据信号(PUSH)信号的有效性；
指针控制模块，依据取判决模块的取数据信号(POP)和存判决模块的存数据信号(PUSH)的有效性，控制读/写指针的指向，使读指针始终指向待取数据；
存储介质，用于存储数据，以供取数据信号(POP)和存数据信号(PUSH)所对应的读/写指针进行读数据/写数据的操作。
根据本发明的第三方面，提供了一种FIFO存储单元实现方法。该方法包括如下步骤：
设置FIFO存储单元中存储数据的数据深度，根据取数据信号(POP)和存数据信号(PUSH)以记录FIFO存储单元中存储数据的数据深度；
依据FIFO存储单元的数据深度以及取数据信号(POP)和存数据信号(PUSH)，控制读/写指针的指向，使读指针始终指向待取数据；
取数据信号(POP)和存数据信号(PUSH)根据其所对应的读/写指针的指向，进行读数据/写数据的操作。
本发明所提供的FIFO存储单元及其实现方法，有利于减少存储单元操作的流水长度，并提高硬件资源的使用效能。
附图说明
下面将参照附图对本发明的具体实施方案进行更详细的说明，其中：
图1是本发明第一实施例的模块结构图；
图2是本发明第二实施例的工作原理示意图；
图3是本发明第二实施例的模块结构图；
图4是本发明第三实施例的数据深度处理关系图；以及
图5是本发明第四实施例的存储单元流程处理图。
具体实施方式
为了使本发明的目的、技术方案以及优点更加清楚明白，接下来参照附图及实施例，对本发明做进一步详细说明。
图1示出本发明的第一实施例的模块结构图。如图1所示，该FIFO存储单元包括存储介质、数据深度模块和指针控制模块。
存储介质用于存储数据，供取数据信号(POP)和存数据信号(PUSH)所对应的读/写指针进行读数据/写数据的操作。
数据深度模块根据取数据信号(POP)和存数据信号(PUSH)以记录存储介质中的存储数据的数据深度，并给指针控制模块提供指针控制的数据深度依据。
指针控制模块依据数据深度模块的数据深度以及取数据信号(POP)和存数据信号(PUSH)，控制读/写指针的指向，使读指针始终指向待取数据。
在一个实施例中，所述数据深度模块根据取数据信号(POP)和存数据信号(PUSH)以记录存储介质中的存储数据的深度，具体如下：
①有取数据信号(POP)且无存数据信号(PUSH)，数据深度模块的数据深度加1。
②无取数据信号(POP)且有存数据信号(PUSH)，数据深度模块的数据深度减1。
③取数据信号(POP)和存数据信号(PUSH)均有或无，数据深度模块的数据深度不变。
在一个实施例中，所述指针控制模块的指针控制具体如下：
数据深度模块的数据深度不为满并有存数据信号(PUSH)时，写指针加一，当写指针到达FIFO底部时折回FIFO顶部；
数据深度模块的数据深度不为空并有取数据信号(POP)时，读指针加一，当读指针到达FIFO底部时折回FIFO顶部。
需进一步说明的是，在不同实施例中所述指针控制模块的读指针始终指向待取数据至少包括以下两种情况之一：
数据深度为空时，FIFO存储单元的待取数据等于FIFO存储单元输入端数据；
数据深度不为空时，FIFO存储单元的待取数据等于FIFO存储单元的读指针指向的数据。
综上所述，该FIFO存储单元通过设置数据深度模块以记录存储介质中的数据深度，方便在取数据信号(POP)和存数据信号(PUSH)下指针控制模块参考数据深度进行具体指向操作，使读指针始终指向待取数据。因此，不用发出取数据信号(POP)即能预知存储单元中的底端数据。
进一步地，在第一实施例的基础上，为了保障FIFO存储单元的更稳定运行，本发明还提供FIFO存储单元的第二个实施例，对输入的取数据信号(POP)和存数据信号(PUSH)结合数据深度模块的数据深度进行有效性的判断，因此加入取判决模块和存判决模块，由它们取数据信号(POP)和存数据信号(PUSH)的有效性进行判断，并把有效性传递给指针控制模块以供其进行指针的控制。
图2示出本发明第二实施例的工作原理示意图。如图2所示，其取判决模块和存判决模块与数据深度模块的相互关系为：
取判决模块接收取数据信号(POP)，并在数据深度模块的数据深度不为空或数据深度为空但有存数据信号(PUSH)时，认定该取数据信号(POP)的有效性为有效，其他情况时为无效，然后把该取数据信号(POP)的有效性传送给数据深度模块。
存判决模块接收存数据信号(PUSH)，并在除数据深度模块的数据深度为满且无取数据信号(POP)的情形下，认定该存数据信号(PUSH)的有效性为有效；在数据深度模块的数据深度为满且无取数据信号(POP)的情况时为无效；然后把该存数据信号(PUSH)的有效性传送给数据深度模块。
数据深度模块根据取数据信号(POP)和存数据信号(PUSH)的有效性来记录存储介质中的存储数据的数据深度，并给取判决模块和存判决模块提供数据深度以判断取数据信号(POP)和存数据信号(PUSH)信号的有效性。
进一步，在该实施例的基础上，数据深度模块根据取数据信号(POP)和存数据信号(PUSH)的有效性来记录存储介质中的存储数据的深度，可具体如下：
取数据信号(POP)有效且存数据信号(PUSH)无效，数据深度模块的数据深度加1；
取数据信号(POP)无效且存数据信号(PUSH)有效，数据深度模块的数据深度减1；
取数据信号(POP)和存数据信号(PUSH)均有效或无效，数据深度模块的数据深度不变。
图3示出图2的第二实施例模块结构图。如图3所示，该FIFO存储单元包括：取判决模块、存判决模块、数据深度模块、指针控制模块和存储介质。
取判决模块接收取数据信号(POP)，并在数据深度模块的数据深度不为空或数据深度为空但有存数据信号(PUSH)时，认定该取数据信号(POP)的有效性为有效，其他情况时为无效，然后把该取数据信号(POP)的有效性传送给指针控制模块和数据深度模块。
存判决模块接收存数据信号(PUSH)，在除数据深度模块的数据深度为满且无取数据信号(POP)的情形下，认定该存数据信号(PUSH)的有效性为有效；在数据深度模块的数据深度为满且无取数据信号(POP)的情况时为无效；并把该存数据信号(PUSH)的有效性传送给指针控制模块和数据深度模块。
数据深度模块根据取数据信号(POP)和存数据信号(PUSH)的有效性来记录存储介质中的存储数据的数据深度，并给取判决模块和存判决模块提供数据深度以判断取数据信号(POP)和存数据信号(PUSH)信号的有效性。
指针控制模块依据取判决模块的取数据信号(POP)和存判决模块的存数据信号(PUSH)的有效性，控制读/写指针的指向，使读指针始终指向待取数据。
存储介质用于存储数据，以供取数据信号(POP)和存数据信号(PUSH)所对应的读/写指针进行读数据/写数据的操作。
上述指针控制模块的指针控制的处理可具体如下：
存数据信号(PUSH)有效时，写指针加一，当写指针到达FIFO底部时折回FIFO顶部；
取数据信号(POP)有效时，读指针加一，当读指针到达FIFO底部时折回FIFO顶部。
同时，上述指针控制模块的读指针始终指向待取数据至少包括以下两种情况之一：
读指针和写指针指向的地址相同(换言之当数据深度为空)时，FIFO存储单元的待取数据等于FIFO存储单元输入端数据；
读指针和写指针指向的地址不同(换言之数据深度不为空)时，FIFO存储单元的待取数据等于FIFO存储单元的读指针指向的数据。
图4示出本发明第三实施例的数据深度处理关系图。第三实施例是在第二实施例的基础上，把取数据信号(POP)和存数据信号(PUSH)的有效性进一步表现为取数据允许信号和存数据允许信号。如图4所示，主要说明取判决模块、存判决模块、数据深度模块和指针控制模块之间的关系。
先来说取判决模块和存判决模块的相关内容。
在FIFO存储单元有取数据信号(POP)，且FIFO存储单元的数据深度模块的数据深度不为空或数据深度为空但有存数据信号(PUSH)时，取判决模块认定该取数据信号(POP)有效，并产生取数据允许信号，同时传送给数据深度模块和指针控制模块。
在FIFO存储单元有存数据信号(PUSH)，且在除FIFO存储单元的数据深度模块的数据深度为满并无取数据信号(POP)之外的情况下，取判决模块认定该存数据信号(PUSH)有效，并产生存数据允许信号，同时传送给数据深度模块和指针控制模块。
上述除FIFO存储单元的数据深度模块的数据深度为满并无取数据信号(POP)之外的情况包括：
数据深度模块的数据深度为满，且有取数据信号(POP)；
数据深度模块的数据深度不为满，且有取数据信号(POP)；
数据深度模块的数据深度不为满，且无取数据信号(POP)。
其次，就数据深度模块的内容做进一步说明。
数据深度模块根据取数据允许信号和存数据允许信号来记录存储介质中的存储数据的深度，并给取判决模块和存判决模块提供数据深度以判断取数据信号(POP)和存数据信号(PUSH)的是否允许。
数据深度的记录可具体如下：
有取数据允许信号且无存数据允许信号，数据深度模块的数据深度加1；
无取数据允许信号但有存数据允许信号，数据深度模块的数据深度减1；
取数据允许信号和存数据允许信号均有或无，数据深度模块的数据深度不变。
然后，说明指针控制模块的相关内容。
指针控制模块依据取数据允许信号和存数据允许信号，控制读/写指针的指向，使读指针始终指向待取数据。
其控制可具体如下：
有取数据允许信号时，写指针加一，当写指针到达FIFO底部时折回FIFO顶部；
有存数据允许信号时，读指针加一，当读指针到达FIFO底部时折回FIFO顶部。
需进一步说明的是，在上述情况下，指针控制模块的读指针始终指向待取数据至少包括以下两种情况之一：
读指针和写指针指向的地址相同(换言之数据深度为空)时，FIFO存储单元的待取数据等于FIFO存储单元输入端数据；
读指针和写指针指向的地址不同(即数据深度不为空)时，FIFO存储单元的待取数据等于FIFO存储单元的读指针指向的数据。
本发明的实施例还提供一种FIFO存储单元的方法，具体流程如图5所示，总体来说，包括如下步骤：
设置FIFO存储单元中存储数据的数据深度，根据取数据信号(POP)和存数据信号(PUSH)以记录FIFO存储单元中存储数据的数据深度；
依据FIFO存储单元的数据深度以及取数据信号(POP)和存数据信号(PUSH)，控制读/写指针的指向，使读指针始终指向待取数据；
取数据信号(POP)和存数据信号(PUSH)根据其所对应的读/写指针的指向，进行读数据/写数据的操作。
接下来，进一步详细的说明图5中所示的各个步骤。
步骤500，设置FIFO存储单元存储数据的数据深度。
在FIFO存储单元刚开始工作阶段，需要进行初始化。在初始化后，存储介质中没有任何数据，数据深度为0，或者认定数据深度为空，读写指针的位置均处于存储介质的顶部。经过一段时间的存取操作后，存储介质中存储了一定数据，这个时候数据深度的值在0和存储介质的最大存储值之间。当数据深度等于存储介质的最大存储值时，称数据深度为满。
步骤502，依据输入的取数据信号(POP)和/或存数据信号(PUSH)，记录所存储数据的数据深度。
所述依据取数据信号(POP)和/或存数据信号(PUSH)来记录数据深度，可直接判断信号的有无来增加或减少数据深度的数值；或者，对取数据信号(POP)和/或存数据信号(PUSH)进行有效性判断，然后再依据其有效性增加或减少数据深度的数值；或者，对取数据信号(POP)和/或存数据信号(PUSH)进行有效性判断，然后依据代表其有效性的表示信号(如存/取数据允许信号)增加或减少数据深度的数值。
其具体实现在上述各实施例中都有不同叙述，在此不再赘述。
步骤504，依据所记录的数据深度，以及输入的取数据信号(POP)和/或存数据信号(PUSH)，控制读/写指针的指向，使读指针始终指向待取数据。
和步骤502同理，指针控制的依据是数据深度、取数据信号(POP)和存数据信号(PUSH)的直接或间接的影响，其具体实现在上述各实施例中都有不同叙述，在此也不再赘述。
步骤508中，根据读/写指针的指向，进行取数据信号(POP)和/或存数据信号(PUSH)对应的存/取操作。
本发明的各个实施例中，数据深度模块可由计数器完成，也即数据深度模块等同于计数器，该计数器对数据深度的值进行同步的计数。
需补充说明的是有效性，不单指有效，还包括无效；本发明中的某信号的有效性，指该信号的有效或无效状态，并且这个状态是择一的。
以上对本发明的具体描述旨在说明具体实施方案的实现方式，不能理解为是对本发明的限制。本领域普通技术人员在本发明的教导下，可以在详述的实施方案的基础上做出各种变体，这些变体均应包含在本发明的构思之内。本发明所要求保护的范围仅由所述的权利要求书进行限制。
Claims (12)
1.一种FIFO存储单元，包括：
存储介质，用于存储数据，以供取数据信号(POP)和存数据信号(PUSH)所对应的读/写指针进行读数据/写数据的操作；
数据深度模块，根据取数据信号(POP)和存数据信号(PUSH)以记录存储介质中的存储数据的数据深度，并提供指针控制的数据深度依据；
指针控制模块，依据数据深度模块的数据深度以及取数据信号(POP)和存数据信号(PUSH)，控制读/写指针的指向，使读指针始终指向待取数据。
2.如权利要求1所述的FIFO存储单元，其特征在于：
所述数据深度模块根据取数据信号(POP)和存数据信号(PUSH)以记录存储介质中的存储数据的深度，具体如下：
有取数据信号(POP)且无存数据信号(PUSH)，数据深度模块的数据深度加1；
无取数据信号(POP)且有存数据信号(PUSH)，数据深度模块的数据深度减1；
取数据信号(POP)和存数据信号(PUSH)均有或无，数据深度模块的数据深度不变。
3.如权利要求1或2所述的FIFO存储单元，其特征在于，
所述指针控制模块的指针控制具体如下：
数据深度模块的数据深度不为满并有存数据信号(PUSH)时，写指针加一，当写指针到达FIFO底部时折回FIFO顶部；
数据深度模块的数据深度不为空并有取数据信号(POP)时，读指针加一，当读指针到达FIFO底部时折回FIFO顶部。
4.如权利要求3所述的FIFO存储单元，其特征在于，
所述指针控制模块的读指针始终指向待取数据至少包括以下两种情况之一：
数据深度为空时，FIFO存储单元的待取数据等于FIFO存储单元输入端数据；
数据深度不为空时，FIFO存储单元的待取数据等于FIFO存储单元的读指针指向的数据。
5.一种FIFO存储单元，包括：
取判决模块，接收取数据信号(POP)，依据数据深度模块的数据深度和存数据信号(PUSH)，判断该取数据信号(POP)的有效性；
存判决模块，接收存数据信号(PUSH)，依据数据深度模块的数据深度和取数据信号(POP)，判断该存数据信号(PUSH)的有效性；
数据深度模块，根据取判决模块的取数据信号(POP)和存判决模块的存数据信号(PUSH)的有效性来记录存储介质中的存储数据的数据深度，并给取判决模块和存判决模块提供数据深度以判断取数据信号(POP)和存数据信号(PUSH)信号的有效性；
指针控制模块，依据取判决模块的取数据信号(POP)和存判决模块的存数据信号(PUSH)的有效性，控制读/写指针的指向，使读指针始终指向待取数据；
存储介质，用于存储数据，以供取数据信号(POP)和存数据信号(PUSH)所对应的读/写指针进行读数据/写数据的操作。
6.如权利要求5所述的FIFO存储单元，其特征在于：
所述数据深度模块根据取数据信号(POP)和存数据信号(PUSH)的有效性来记录存储介质中的存储数据的深度，具体如下：
取数据信号(POP)有效且存数据信号(PUSH)无效，数据深度模块的数据深度加1；
取数据信号(POP)无效且存数据信号(PUSH)有效，数据深度模块的数据深度减1；
取数据信号(POP)和存数据信号(PUSH)均有效或无效，数据深度模块的数据深度不变。
7.如权利要求5或6所述的FIFO存储单元，其特征在于：
所述指针控制模块的指针控制具体如下：
存数据信号(PUSH)有效时，写指针加一，当写指针到达FIFO底部时折回FIFO顶部；
取数据信号(POP)有效时，读指针加一，当读指针到达FIFO底部时折回FIFO顶部。
8.如权利要求7所述的FIFO存储单元，其特征在于，
所述指针控制模块的读指针始终指向待取数据至少包括以下两种情况之一：
读指针和写指针指向的地址相同时，FIFO存储单元的待取数据等于FIFO存储单元输入端数据；
读指针和写指针指向的地址不同时，FIFO存储单元的待取数据等于FIFO存储单元的读指针指向的数据。
9.一种FIFO存储单元实现方法，包括如下步骤：
设置FIFO存储单元中存储数据的数据深度，根据取数据信号(POP)和存数据信号(PUSH)以记录FIFO存储单元中存储数据的数据深度；
依据FIFO存储单元的数据深度以及取数据信号(POP)和存数据信号(PUSH)，控制读/写指针的指向，使读指针始终指向待取数据；
取数据信号(POP)和存数据信号(PUSH)根据其所对应的读/写指针的指向，进行读数据/写数据的操作。
10.如权利要求9所述的FIFO存储单元实现方法，其特征在于：
所述根据取数据信号(POP)和存数据信号(PUSH)以记录FIFO存储单元中存储数据的数据深度，具体如下：
有取数据信号(POP)且无存数据信号(PUSH)，FIFO存储单元的数据深度加1；
无取数据信号(POP)且有存数据信号(PUSH)，FIFO存储单元的数据深度减1；
取数据信号(POP)和存数据信号(PUSH)均有或无，FIFO存储单元的数据深度不变。
11.如权利要求10所述的FIFO存储单元实现方法，其特征在于，
所述控制指针的指向具体如下：
数据深度不为满并有存数据信号(PUSH)时，写指针加一，当写指针到达FIFO底部时折回FIFO顶部；
数据深度不为空并有取数据信号(POP)时，读指针加一，当读指针到达FIFO底部时折回FIFO顶部。
12.如权利要求9至11任一项所述的FIFO存储单元实现方法，
其特征在于，所述控制读/写指针的指向使读指针始终指向待取数据至少包括以下两种情况之一：
数据深度为空时，FIFO存储单元的待取数据等于FIFO存储单元输入端数据；以及，数据深度不为空时，FIFO存储单元的待取数据等于FIFO存储单元的读指针指向的数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100840018A CN101552041A (zh) | 2009-05-12 | 2009-05-12 | 一种fifo存储单元及其实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100840018A CN101552041A (zh) | 2009-05-12 | 2009-05-12 | 一种fifo存储单元及其实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101552041A true CN101552041A (zh) | 2009-10-07 |
Family
ID=41156229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2009100840018A Pending CN101552041A (zh) | 2009-05-12 | 2009-05-12 | 一种fifo存储单元及其实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101552041A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102654827A (zh) * | 2011-03-02 | 2012-09-05 | 安凯(广州)微电子技术有限公司 | 一种先进先出缓冲器及缓存数据的方法 |
| CN113342717A (zh) * | 2021-06-22 | 2021-09-03 | 京微齐力(深圳)科技有限公司 | 一种fifo读写控制方法及控制电路 |
| CN115017063A (zh) * | 2022-08-08 | 2022-09-06 | 北京紫光芯能科技有限公司 | 一种先进先出的数据缓存器及数据缓存系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030112685A1 (en) * | 2001-08-23 | 2003-06-19 | Jiann-Jeng Duh | FIFO memory devices having single data rate (SDR) and dual data rate (DDR) capability |
| CN1971543A (zh) * | 2006-12-11 | 2007-05-30 | 北京中星微电子有限公司 | 一种突发机制下实现数据读写控制的方法和装置 |
| CN101110259A (zh) * | 2007-08-22 | 2008-01-23 | 威盛电子股份有限公司 | 先进先出存储器 |
| CN101281489A (zh) * | 2007-04-03 | 2008-10-08 | 中兴通讯股份有限公司 | 一种先进先出存储器实现方法及装置 |
-
2009
- 2009-05-12 CN CNA2009100840018A patent/CN101552041A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030112685A1 (en) * | 2001-08-23 | 2003-06-19 | Jiann-Jeng Duh | FIFO memory devices having single data rate (SDR) and dual data rate (DDR) capability |
| CN1971543A (zh) * | 2006-12-11 | 2007-05-30 | 北京中星微电子有限公司 | 一种突发机制下实现数据读写控制的方法和装置 |
| CN101281489A (zh) * | 2007-04-03 | 2008-10-08 | 中兴通讯股份有限公司 | 一种先进先出存储器实现方法及装置 |
| CN101110259A (zh) * | 2007-08-22 | 2008-01-23 | 威盛电子股份有限公司 | 先进先出存储器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102654827A (zh) * | 2011-03-02 | 2012-09-05 | 安凯(广州)微电子技术有限公司 | 一种先进先出缓冲器及缓存数据的方法 |
| CN102654827B (zh) * | 2011-03-02 | 2014-05-28 | 安凯(广州)微电子技术有限公司 | 一种先进先出缓冲器及缓存数据的方法 |
| CN113342717A (zh) * | 2021-06-22 | 2021-09-03 | 京微齐力(深圳)科技有限公司 | 一种fifo读写控制方法及控制电路 |
| CN115017063A (zh) * | 2022-08-08 | 2022-09-06 | 北京紫光芯能科技有限公司 | 一种先进先出的数据缓存器及数据缓存系统 |
| CN115017063B (zh) * | 2022-08-08 | 2022-11-08 | 北京紫光芯能科技有限公司 | 一种先进先出的数据缓存器及数据缓存系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009205698A5 (zh) | ||
| CN101187908A (zh) | 单芯片多处理器共享数据存储空间的访问方法 | |
| CN103559146B (zh) | 一种提高NAND flash控制器读写速度的方法 | |
| CN101916180A (zh) | Risc处理器中执行寄存器类型指令的方法和其系统 | |
| CN101390169A (zh) | 嵌入式存储器中的位线预充电 | |
| TW201243592A (en) | Method and system for optimizing prefetching of cache memory lines | |
| CN102859504A (zh) | 有效分区存储缓存 | |
| CN101211256A (zh) | 一种专用双流水线risc指令系统及其操作方法 | |
| CN101825997A (zh) | 一种异步先入先出存储器 | |
| EP1238339A1 (en) | Interface for a memory unit | |
| CN101552041A (zh) | 一种fifo存储单元及其实现方法 | |
| CN102402418A (zh) | 处理器 | |
| US7984269B2 (en) | Data processing apparatus and method for reducing issue circuitry responsibility by using a predetermined pipeline stage to schedule a next operation in a sequence of operations defined by a complex instruction | |
| CN102004626B (zh) | 双口存储器 | |
| US7489567B2 (en) | FIFO memory device with non-volatile storage stage | |
| US20080244224A1 (en) | Scheduling a direct dependent instruction | |
| CN101566941B (zh) | 一种基于静态存储器的fifo存储单元 | |
| CN113109778B (zh) | 一种基于中断响应机制的多体制雷达预处理实现方法 | |
| CN103488582A (zh) | 写高速缓冲存储器的方法及装置 | |
| CN103870204B (zh) | 一种cache中数据写入和读取方法、cache控制器 | |
| CN101196851B (zh) | 闪存的数据管理方法 | |
| US7243209B2 (en) | Apparatus and method for speeding up access time of a large register file with wrap capability | |
| US20060294327A1 (en) | Method, apparatus and system for optimizing interleaving between requests from the same stream | |
| US7859937B2 (en) | Apparatus and method for controlling write access to a group of storage elements | |
| CN101515230B (zh) | 预测存储器存取的装置及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20091007 |