CN101546267B - 向数字信号处理器的外存加载程序的方法、系统及装置 - Google Patents
向数字信号处理器的外存加载程序的方法、系统及装置 Download PDFInfo
- Publication number
- CN101546267B CN101546267B CN2008101025602A CN200810102560A CN101546267B CN 101546267 B CN101546267 B CN 101546267B CN 2008101025602 A CN2008101025602 A CN 2008101025602A CN 200810102560 A CN200810102560 A CN 200810102560A CN 101546267 B CN101546267 B CN 101546267B
- Authority
- CN
- China
- Prior art keywords
- signal processor
- digital signal
- time
- handshake
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明提供一种向数字信号处理器的外存加载程序的方法、系统及装置,属于电数字数据处理技术领域,该方法包括:微处理器向数字信号处理器的内存加载第一程序,加载完后触发所述数字信号处理器进行第一次启动;所述数字信号处理器第一次启动后对数字信号处理器的外存初始化,并在第一次启动成功后向所述微处理器发送第一次握手信号;所述微处理器接收到所述第一次握手信号后,向所述数字信号处理器的外存加载第二程序,并在加载完后向所述数字信号处理器发送第二次握手信号。
Description
技术领域
本发明涉及电数字数据处理技术领域,尤其涉及一种向数字信号处理器的外存加载程序的方法、系统及装置。
背景技术
近年来,随着通信技术的不断发展,尤其是3G(3rd Generation,第三代数字通信)技术和IP(Internet Protocol,国际互联网络通讯协定)技术的广泛应用,相应的DSP(Digital Signal Processor,数字信号处理器)系统的复杂度也在不断提高,数字信号处理器有限的内存空间已经不能满足需求,常常需要将一部分程序加载到外存空间。
现在大多数DSP芯片都提供了多种数据总线接口,例如HPI(主机接口),DSI(Direct Slave Interface,从设备管理接口)等,支持微处理器对数字信号处理器的内存空间的访问,所以目前广泛使用的数字信号处理器程序加载方法也都是微处理器向数字信号处理器的内存空间进行程序加载。但是,如果要向数字信号处理器的外存空间加载程序,就必须首先实现微处理器对数字信号处理器的外存空间的访问,然而对现在常用的大部分数字信号处理器芯片而言,在数字信号处理器程序加载运行前是不支持该功能的。
在实现本发明的过程中,发现现有技术中至少存在如下问题:
在数字信号处理器程序加载运行前,通过微处理器的总线接口只能访问数字信号处理器的内存空间,而无法访问数字信号处理器的外存空间,导致数字信号处理器的外存空间无法充分利用,造成了存储空间的浪费。
发明内容
本发明的目的是提供一种向数字信号处理器的外存加载程序的方法、系统及装置,可使微处理器在数字信号处理器程序加载前或加载中对数字信号处理器的外存进行操作,提高了数字信号处理器的外存储空间的利用率。
为达到上述目的,一方面本发明提供一种向数字信号处理器的外存加载程序的方法,所述方法包括:
微处理器向数字信号处理器的内存加载第一程序,加载完后触发所述数字信号处理器进行第一次启动;
所述数字信号处理器第一次启动后对数字信号处理器的外存初始化,并在第一次启动成功后向所述微处理器发送第一次握手信号;
所述微处理器接收到所述第一次握手信号后,向所述数字信号处理器的外存加载第二程序,并在加载完后向所述数字信号处理器发送第二次握手信号,存储在所述内存的所述第一程序和存储在所述外存的所述第二程序用于所述数字信号处理器的运行。
优选地,所述方法还包括:所述数字信号处理器接收到所述第二次握手信号后开始第二次启动;
第二次启动完成后所述数字信号处理器向所述微处理器发送第三次握手信号。
优选地,在第一次启动成功后向所述微处理器发送所述第一次握手信号之前,所述方法进一步包括:设置所述数字信号处理器的第一次启动标志。
优选地,当所述数字信号处理器第二次启动时,所述方法还包括:
根据所述第一次启动标志判断所述数字信号处理器是否为第一次启动,若不是,则向所述微处理器发送所述第三次握手信号。
优选地,所述握手信号为存储在共享内存中的标志字,或主机接口控制寄存器HPIC中的主机中断比特位HINT和数字信号处理器中断比特位DSPINT,或消息。
另一方面,本发明还提供一种微处理器,用于向数字信号处理器加载程序,包括:
内存加载模块,用于向所述数字信号处理器的内存加载第一程序,加载完后触发所述数字信号处理器进行第一次启动;以及
外存加载模块,用于在接收到第一次握手信号后,向所述数字信号处理器的外存加载第二程序,加载完成后向所述数字信号处理器发送第二次握手信号,存储在所述内存的所述第一程序和存储在所述外存的所述第二程序用于所述数字信号处理器的运行。
另一方面,本发明还提供一种向数字信号处理器的外存加载程序的系统,包括微处理器和数字信号处理器,
所述微处理器包括:
内存加载模块,用于向所述数字信号处理器的内存加载第一程序,加载完后触发所述数字信号处理器进行第一次启动;以及
外存加载模块,用于在接收到第一次握手信号后,向所述数字信号处理器的外存加载第二程序,加载完成后向所述数字信号处理器发送第二次握手信号,存储在所述内存的所述第一程序和存储在所述外存的所述第二程序用于所述数字信号处理器的运行;
所述数字信号处理器包括:
初始化模块,用于所述数字信号处理器启动后,对所述数字信号处理器的外存初始化;
检测模块,用于判断所述数字信号处理器是否为第一次启动,若是,向所述微处理器发送第一次握手信号。
优选的,所述数字信号处理器还包括:
启动模块,用于在所述数字信号处理器接收到第二次握手信号后第二次启动所述数字信号处理器,并向微处理器发送第三次握手信号。
优选的,所述数字信号处理器还包括:
设置模块,用于在所述数字信号处理器第一次启动后,设置所述数字信号处理器的第一次启动标志。
上述技术方案中的一个技术方案具有如下有益效果:通过上述技术方案,使微处理器在数字信号处理器程序加载前或加载中可对数字信号处理器的外存进行操作,从而可充分利用数字信号处理器的外存空间,提高了存储空间的利用率,同时也降低了数字信号处理器系统的生产成本,提高了数字信号处理器功能设计和内存分配的灵活性。
附图说明
图1为本发明的实施例中向DSP外存加载程序的方法流程图一;
图2为本发明的实施例中DSP的外存程序加载示意图;
图3为本发明的实施例中向DSP外存加载程序的方法流程图二;
图4为本发明的实施例中微处理器的结构框图;
图5为本发明的实施例中数字信号处理器的结构框图。
具体实施方式
为了使本技术领域的技术人员更好地理解本发明的技术方案,下面将结合附图和实施方式对本发明的实施例作进一步的详细说明。
如图1所示,为本发明的实施例中向DSP外存加载程序的方法流程图一,由图中可知,通过一次加载,二次启动和三次握手的加载机制,使微处理器在数字信号处理器程序加载前或加载中可对数字信号处理器的外存进行操作,其具体步骤如下:
步骤101、微处理器向数字信号处理器的内存加载第一程序,加载完后触发数字信号处理器启动;
步骤102、数字信号处理器第一次启动后对该数字信号处理器的外存初始化;
上述第一次启动是为了进行数字信号处理器及其外设的初始化。
在步骤101~步骤102中,微处理器首先向数字信号处理器的内存加载第一程序,加载完后通过中断触发数字信号处理器启动,随后微处理器等待第一次握手信号,并且在数字信号处理器第一次启动后,完成对数字信号处理器及其外设的初始化和相关配置,该外设包括数字信号处理器的外存,当然也可是其他外设,当是其他外设时,也是可以先进行第一次启动,然后对外设操作,然后再进行第二次启动。
若在TI(Texas Instruments,德州仪器)的64+系列数字信号处理器芯片中,可通过HPI总线向数字信号处理器的内存加载程序,当微处理器程序加载完后,可将HPIC(Host Port Interface Control Register,主机接口控制寄存器的DSPINT位(DSP Interrupt bit,数字信号处理器中断比特位)置1,此时硬件自动产生一个从微处理器到数字信号处理器的中断,通知该微处理器程序加载完成,触发数字信号处理器启动,然后对数字信号处理器的外设进行初始化和相关配置的操作。
步骤103、判断数字信号处理器是否为第一次启动,若是,向微处理器发送第一次握手信号;然后执行步骤104;否则,执行步骤106;
在本步骤中,首先判断数字信号处理器是否是第一次启动,如果是,向微处理器发送第一次握手信号,通知微处理器此时数字信号处理器的外设已可访问,同时设置第一次启动标志;然后等待接收微处理器发过来的第二次握手信号。
在本步骤中,若判断数字信号处理器不是第一次启动,而是第二次启动时,则执行其他操作,也就是执行步骤106,该其他操作包括以下介绍的在数字信号处理器第二次启动时,设置数字信号处理器第二次启动成功标志的相关操作。
在本发明的实施例中,可通过预设的标志字来判断数字信号处理器是否为第一次启动,例如设置该标志字的初值为0x0,在数字信号处理器进入第一次启动流程时被置位,可置为0x1,若数字信号处理器再次进入启动流程时,首先判断该标志字是否已经被置为0x1,若是,则已经完成第一次启动,此时进入数字信号处理器的第二次启动。
若在本实施例中选择存储在微处理器和数字信号处理器都能访问的共享内存空间(例如:地址为0x08000000,大小为4byte的32bit标志字0x00000000)作为握手信号时,可设置最低位置位0x00000001表示第一次启动成功,也就是将0x00000001设置为第一次启动成功标志,第二位置位0x00000100表示第二次启动成功,第三位置位0x00001000表示第三次启动成功。
步骤104、微处理器接收到第一次握手信号后,向数字信号处理器的外存加载第二程序,加载完后向数字信号处理器发送第二次握手信号;
微处理器接收到第一次握手信号后,则继续向数字信号处理器的外存加载第二程序,加载完成后向数字信号处理器发送第二次握手信号,同时等待接收数字信号处理器发送的第三次握手信号。
在步骤101~步骤104中,微处理器就已经可以对数字信号处理器的外存进行操作了,为了判断在接收到第二次握手信号后数字信号处理器的第二次启动是否成功,以及成功启动DSP,在步骤104后还可包括以下步骤。
步骤105、数字信号处理器接收到第二次握手信号后开始第二次启动,然后返回执行步骤103;
步骤106、数字信号处理器向微处理器发送第三次握手信号。
数字信号处理器接收到第二次握手信号后自动开始第二次启动,根据第一次启动标志跳过相关的处理,然后向微处理器发送第三次握手信号;
步骤107、微处理器接收到第三次握手信号。
微处理器接收到第三次握手信号后说明本次数字信号处理器的外存程序加载启动完成。
在上述步骤101~步骤107中,若使用共享内存中的标志字作为握手信号时,也就是选择存储在微处理器和数字信号处理器都能访问的共享内存空间,例如可选取地址在0x08000000,大小为4byte的空间用于存放握手信号的标志字,由于该地址位于共享内存中,所以微处理器和数字信号处理器都能访问并读写该标志字,并设置该标志字的初始值为0x00000000。数字信号处理器在第一次启动成功后,可将标志字置为0x00000001,也就是设置第一次启动成功标志;微处理器等待该标志字从0x00000000变成0x00000001后就进行数字信号处理器的外存的加载,在数字信号处理器的外存加载完成后,可将该标志字改为0x00000010,也就是设置数字信号处理器的外存加载完成标志;数字信号处理器等待该标志从0x00000001变成0x00000010后则开始第二次启动流程,在完成第二次启动后再将该标志字改为0x00000100,也就是设置第二次启动成功标志;当微处理器等待该标志从0x00000010变成0x00000100后,则可认为数字信号处理器的外存加载第二程序完成。
如图2所示,为本发明的实施例中DSP的外存程序加载示意图,由图中可知,微处理器通过数据总线接口HPI将一部分DSP程序加载到内存中,也就是上述的第一程序,另一部分程序加载到外存中,也就是第二程序,并且最终通过存储在内存的第一程序和存储在外存的第二程序来运行DSP,从而可解决了DSP的内存空间不足的问题。
上述实施例中介绍的是将共享内存中的标志字作为握手信号,在发明的另一实施例中也可用中断作为握手信号,比如可以使用HPIC中的HINT位(HostInterrupt bit,主机中断比特位),用于数字信号处理器向微处理器触发中断,和DSPINT位,用于微处理器向数字信号处理器触发中断。通过置上述位可使硬件自动向对方产生中断,达到通知对方的目的。例如:数字信号处理器在第一次启动成功后,设置HPIC的HINT位,向微处理器触发中断;微处理器接收到中断后,进行外存第二程序的加载,在外存第二程序加载完成后,设置HPIC的DSPINT位,向数字信号处理器触发中断;数字信号处理器接收到中断后则开始第二次启动流程,完成第二次启动后再次设置HPIC的HINT位,向微处理器触发中断;微处理器接收到中断后则认为加载完成。
同样在本发明的另一实施例中,也可用消息作为握手信号,比如数字信号处理器在第一次启动成功后,通过其他接口(例如:网口)向微处理器发送一条消息,通知微处理器第一次启动成功;微处理器收到该消息后就进行外存第二程序的加载,在外存第二程序加载完成后,也通过网口向数字信号处理器发送一条消息,通知数字信号处理器的外存加载完成;数字信号处理器则开始第二次启动流程,在完成第二次启动后再通过网口向微处理器发送一条消息;微处理器接收到该消息后则认为加载完成。
为了使本技术领域的技术人员更好的理解图1中的步骤,可参见图3,该图中所示为方法实施例的详细流程图,并选用位于共享内存中的标志字作为握手信号。由图中可知,通过微处理器向数字信号处理器的内存加载第一程序,加载完后触发数字信号处理器启动,此时微处理器进入等待阶段,等待接收数字信号发送的第一次握手信号。
数字信号处理器启动后,首先完成数字信号处理器及其外设的初始化和相关配置,然后判断数字信号处理器是否是第一次启动,若是,设置第一次启动标志,并向微处理器发送第一次握手信号,也就是设置第一次启动成功标志,此时数字信号处理器进入等待接收微处理器发送的第二次握手信号,也就是等待数字信号处理器的外存加载完成标志位置位。
当微处理器判断数字信号处理器第一次启动成功后,则向数字信号处理器的外存加载第二程序,加载完成后向数字信号处理器发送第二次握手信号,也就是设置数字信号处理器的外存加载完成标志,然后微处理器再次进入延时等待,等待接收数字信号处理发送的第三次握手信号,也就是等待数字信号处理器第二次启动成功标志位置位。
数字信号处理器接收到第二次握手信号后则自动开始第二次启动,并根据第一次启动标志跳过相关处理,然后向微处理器发送第三次握手信号,也就是设置数字信号处理器第二次启动成功标志。
该微处理器接收到第三次握手信号后,则说明本次数字信号处理器的外存程序加载成功。
在本实施例中的握手信号可通过中断、消息或标志位等多种方式实现,而在上述实施例中仅以在共享内存中的标志字作为握手信号进行介绍,其它实现方式与此类似,在此不再敷述。
上述方法实施例不仅适用于单数字信号处理器系统,同样也可适用于多数字信号处理器系统,从而为系统设计时的芯片选型和同款数字信号处理器芯片的功能进一步扩展提供保证。
本发明的实施例还提供了一种用于配合本发明实施例所述方法的装置,下面结合图4和图5进行说明。另需要首先说明的是,由于下述实施例是为实现上述方法实施例,故该装置中的模块都是为了实现上述方法中各步骤而设,但本发明的实施例并不限于下述的实施例,任何可实现上述方法的装置都应包含于本发明的保护范围中。
参见图4,为本发明的实施例中微处理器的结构框图,由图中可知,该微处理器包括:
内存加载模块,用于向数字信号处理器的内存加载第一程序,加载完后触发该数字信号处理器进行第一次启动;以及
外存加载模块,用于在接收到第一次握手信号后,向该数字信号处理器的外存加载第二程序,加载完成后向该数字信号处理器发送第二次握手信号。
参见图5,为本发明实施例中数字信号处理器的结构框图,由图中可知,该数字信号处理器包括:
初始化模块,用于所述数字信号处理器启动后,对所述数字信号处理器的外存初始化;以及
检测模块,用于判断该数字信号处理器是否为第一次启动,若是,向微处理器发送第一次握手信号;
在本发明的另一实施例中,该数字信号处理器还包括:启动模块,用于在数字信号处理器接收到第二次握手信号后开始再次启动数字信号处理器,并向微处理器发送第三次握手信号。
在本发明的另一实施例中,该数字信号处理器还包括:设置模块,用于在所述数字信号处理器第一次启动后,设置数字信号处理器第一次启动标志。
在本发明的另一实施例中,还提供由上述微处理器和数字信号处理器组成的加载程序的系统,通过该微处理器向数字信号处理器加载程序,其中,
微处理器包括:
内存加载模块,用于向所述数字信号处理器的内存加载第一程序,加载完后触发所述数字信号处理器进行第一次启动;以及
外存加载模块,用于在接收到第一次握手信号后,向所述数字信号处理器的外存加载第二程序,加载完成后向所述数字信号处理器发送第二次握手信号;
数字信号处理器包括:
初始化模块,用于所述数字信号处理器启动后,对所述数字信号处理器的外存初始化;
检测模块,用于判断所述数字信号处理器是否为第一次启动,若是,向所述微处理器发送第一次握手信号。
通过上述技术方案,使得微处理器在数字信号处理器程序加载前或加载中可对数字信号处理器的外存进行操作,从而可充分利用数字信号处理器的外存空间,提高了存储空间的利用率,并且也降低了数字信号处理器系统的生产成本,提高了数字信号处理器功能设计和内存分配的灵活性。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种向数字信号处理器的外存加载程序的方法,其特征在于,所述方法包括:
微处理器向数字信号处理器的内存加载第一程序,加载完后触发所述数字信号处理器进行第一次启动;
所述数字信号处理器第一次启动后对数字信号处理器的外存初始化,并在第一次启动成功后向所述微处理器发送第一次握手信号;
所述微处理器接收到所述第一次握手信号后,向所述数字信号处理器的外存加载第二程序,并在加载完后向所述数字信号处理器发送第二次握手信号,存储在所述内存的所述第一程序和存储在所述外存的所述第二程序用于所述数字信号处理器的运行。
2.根据权利要求1所述的向数字信号处理器的外存加载程序的方法,其特征在于,所述方法还包括:
所述数字信号处理器接收到所述第二次握手信号后开始第二次启动;
第二次启动完成后所述数字信号处理器向所述微处理器发送第三次握手信号。
3.根据权利要求2所述的向数字信号处理器的外存加载程序的方法,其特征在于,在第一次启动成功后向所述微处理器发送所述第一次握手信号之前,所述方法进一步包括:设置所述数字信号处理器的第一次启动标志。
4.根据权利要求3所述的向数字信号处理器的外存加载程序的方法,其特征在于,当所述数字信号处理器第二次启动时,所述方法还包括:
根据所述第一次启动标志判断所述数字信号处理器是否为第一次启动,若不是,则向所述微处理器发送所述第三次握手信号。
5.根据权利要求1所述的向数字信号处理器的外存加载程序的方法,其特征在于,所述握手信号为存储在共享内存中的标志字,或主机接口控制寄存器HPIC中的主机中断比特位HINT和数字信号处理器中断比特位DSPINT,或消息。
6.一种微处理器,用于向数字信号处理器加载程序,其特征在于,包括:
内存加载模块,用于向所述数字信号处理器的内存加载第一程序,加载完后触发所述数字信号处理器进行第一次启动;以及
外存加载模块,用于在接收到第一次握手信号后,向所述数字信号处理器的外存加载第二程序,加载完成后向所述数字信号处理器发送第二次握手信号,存储在所述内存的所述第一程序和存储在所述外存的所述第二程序用于所述数字信号处理器的运行。
7.一种向数字信号处理器的外存加载程序的系统,包括微处理器和数字信号处理器,其特征在于,
所述微处理器包括:
内存加载模块,用于向所述数字信号处理器的内存加载第一程序,加载完后触发所述数字信号处理器进行第一次启动;以及
外存加载模块,用于在接收到第一次握手信号后,向所述数字信号处理器的外存加载第二程序,加载完成后向所述数字信号处理器发送第二次握手信号,存储在所述内存的所述第一程序和存储在所述外存的所述第二程序用于所述数字信号处理器的运行;
所述数字信号处理器包括:
初始化模块,用于所述数字信号处理器启动后,对所述数字信号处理器的外存初始化;
检测模块,用于判断所述数字信号处理器是否为第一次启动,若是,向所述微处理器发送第一次握手信号。
8.根据权利要求7所述的系统,其特征在于,所述数字信号处理器还包括:
启动模块,用于在所述数字信号处理器接收到第二次握手信号后第二次启动所述数字信号处理器,并向微处理器发送第三次握手信号。
9.根据权利要求7所述的系统,其特征在于,所述数字信号处理器还包括:
设置模块,用于在所述数字信号处理器第一次启动后,设置所述数字信号处理器的第一次启动标志。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101025602A CN101546267B (zh) | 2008-03-24 | 2008-03-24 | 向数字信号处理器的外存加载程序的方法、系统及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101025602A CN101546267B (zh) | 2008-03-24 | 2008-03-24 | 向数字信号处理器的外存加载程序的方法、系统及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101546267A CN101546267A (zh) | 2009-09-30 |
CN101546267B true CN101546267B (zh) | 2012-08-22 |
Family
ID=41193415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101025602A Active CN101546267B (zh) | 2008-03-24 | 2008-03-24 | 向数字信号处理器的外存加载程序的方法、系统及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101546267B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6364983B2 (ja) * | 2014-06-10 | 2018-08-01 | 富士ゼロックス株式会社 | 電子機器及びプログラム |
CN109473074B (zh) * | 2018-11-30 | 2020-10-30 | 四川长虹电器股份有限公司 | 液晶电视显示数据传输的建立方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1490721A (zh) * | 2002-10-18 | 2004-04-21 | 华为技术有限公司 | 一种数字信号处理器程序的加载方法 |
CN1959635A (zh) * | 2005-11-04 | 2007-05-09 | 中兴通讯股份有限公司 | 一种软件版本更新的方法 |
CN101067789A (zh) * | 2007-06-05 | 2007-11-07 | 上海微电子装备有限公司 | 程序动态加载方法 |
CN100365570C (zh) * | 2003-12-18 | 2008-01-30 | 中国电子科技集团公司第三十研究所 | 运用于dsp的动态加载方法 |
-
2008
- 2008-03-24 CN CN2008101025602A patent/CN101546267B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1490721A (zh) * | 2002-10-18 | 2004-04-21 | 华为技术有限公司 | 一种数字信号处理器程序的加载方法 |
CN100365570C (zh) * | 2003-12-18 | 2008-01-30 | 中国电子科技集团公司第三十研究所 | 运用于dsp的动态加载方法 |
CN1959635A (zh) * | 2005-11-04 | 2007-05-09 | 中兴通讯股份有限公司 | 一种软件版本更新的方法 |
CN101067789A (zh) * | 2007-06-05 | 2007-11-07 | 上海微电子装备有限公司 | 程序动态加载方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101546267A (zh) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10169268B2 (en) | Providing state storage in a processor for system management mode | |
EP2002333B1 (en) | Shared nonvolatile memory architecture | |
CN100555257C (zh) | 处理页面复制期间的dma操作的存储控制器和方法 | |
US8171192B2 (en) | Hardware-assisted device configuration detection | |
CN102135927B (zh) | 一种基于nand flash的系统引导方法和装置 | |
EP2367091B1 (en) | Operating system independent network event handling | |
US20110122884A1 (en) | Zero copy transmission with raw packets | |
TW200525365A (en) | Optimization of SMI handling and initialization | |
WO2012163275A1 (zh) | 控制方法、控制装置以及计算机系统 | |
KR100678047B1 (ko) | 낸드 플래시 메모리를 구비한 이동 통신 단말기 및 그의부팅 방법 | |
CN101546267B (zh) | 向数字信号处理器的外存加载程序的方法、系统及装置 | |
CN110083491A (zh) | 一种bios初始化方法、装置、设备及存储介质 | |
US7934073B2 (en) | Method for performing jump and translation state change at the same time | |
CN114281570A (zh) | 嵌入式控制电路、控制方法、装置及芯片 | |
EP2533131B1 (en) | Management of the interaction between security and operating system power management unit | |
JP5205789B2 (ja) | データ処理システム、デーモンプログラム、およびコンピュータ起動方法 | |
CN109190383B (zh) | 访问指令的处理方法、装置及设备 | |
TW200837629A (en) | Network interface controller | |
JP2013097637A (ja) | キャッシュ装置、メモリシステム及びデータ転送方法 | |
US20060143245A1 (en) | Low overhead mechanism for offloading copy operations | |
JPH0644069A (ja) | 周辺装置制御用マイクロプロセッサ | |
JP2002082898A (ja) | 信号処理装置及び信号処理システム | |
JPH1097441A (ja) | データ処理装置 | |
JP2014126917A (ja) | 組み込みシステム及びcpu間通信方法 | |
JPH0651979A (ja) | 周辺装置制御用マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |