CN101546194A - 一种接口装置、接口控制方法以及存储系统 - Google Patents
一种接口装置、接口控制方法以及存储系统 Download PDFInfo
- Publication number
- CN101546194A CN101546194A CN200910137799A CN200910137799A CN101546194A CN 101546194 A CN101546194 A CN 101546194A CN 200910137799 A CN200910137799 A CN 200910137799A CN 200910137799 A CN200910137799 A CN 200910137799A CN 101546194 A CN101546194 A CN 101546194A
- Authority
- CN
- China
- Prior art keywords
- data
- control unit
- control module
- main control
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Communication Control (AREA)
Abstract
本发明提供一种接口装置、控制方法和存储系统。其中所述接口装置包括主控制单元和N个从控制单元，其中N是大于1的自然数，所述从控制单元与对应终端之间的带宽设置为T比特，所述从控制单元与主控制单元之间的带宽设置为所述从控制单元与对应终端之间的带宽的N倍，其中：从控制单元，用于接收并缓存终端的数据，当主控制单元空闲时，将所述数据发送给主控制单元；主控制单元，用于将来自所述从控制单元的所述数据发送给后端设备进行处理。本发明能够提高接口的传输速度，以克服现有技术中存储装置的传输瓶颈问题。
Description
技术领域
本发明涉及计算机领域，尤其涉及一种接口装置、接口控制方法及存储系统。
背景技术
由于近年来固态硬盘(SSD，Solid State Disk)存储技术的飞速发展，其FLASH阵列通道数的不断增加，使其传输速度不断提升，因此对其接口的速度要求也越来越高。传统的PATA(Parallel ATA，并行ATA；ATA：高级技术配件，Advanced Technology Attachment)接口(传输速度上限为133MB/sec，即133兆比特/秒)和USB接口(USB 2.0传输速度上限为60MB/sec，即60兆比特/秒)都已不能满足高性能SSD的接口传输速度。与PATA(并行ATA)相比，Serial ATA(串行ATA：SATA)由于采用连续串行的方式传送数据，可以在较少的位宽下使用较高的工作频率来提高数据传输的带宽，提高传输速度，因此具有比较大的优势，并被广泛应用。在已经发布的Serial ATA 2.0协议中数据传输速率达到300MB/sec。
目前SSD的主流产品都是提供SATA接口，然而现有技术中，SATA接口的实现从物理通道(PHY，即物理层)、链路层、传输层到协议层都是采用的一对一的方式，即整个SATA接口只有一个PHY、一个链路层模块、一个传输层模块和一个协议层模块。因此决定了其对外输出的接口速度只能是300MB/sec。当SSD后端FLASH的通道数增加时，其访问存储媒质的速度将成倍增长，当后端FLASH的通道数大于10时，其后端的传输速度将达到400MB/sec(每个FLASH通道的传输速度为40MB/sec)以上，此时，SSD前端接口成为了影响整个SSD运行速度的瓶颈。
发明内容
本发明实施例提供一种接口装置、接口控制方法以及存储系统，可以提高现有接口装置的传输速度。
根据本发明实施例的一个方面，提供一种接口装置，所述装置包括主控制单元和N个从控制单元，其中N是大于1的自然数，所述从控制单元与对应主机之间的带宽设置为T比特，所述从控制单元与主控制单元之间的带宽设置为所述从控制单元与对应终端之间的带宽的N倍，其中：从控制单元，用于接收并缓存终端的数据，当主控制单元空闲时，将所述数据发送给主控制单元；主控制单元，用于将来自所述从控制单元的所述数据发送给后端设备进行处理。
根据本发明实施例的另一方面，提供一种接口控制方法，所述接口包括主控制单元及N个从控制单元，其中N为大于1的自然数，所述从控制单元与对应终端之间的带宽为T比特，所述从控制单元到主控制单元的总带宽设置为所述从控制单元与对应终端之间的带宽的N倍，所述方法包括：通过所述从控制单元接收并缓存终端数据，当主控制单元空闲时，将所述数据发送给主控制单元；通过所述主控制单元将所述数据发送给后端设备进行处理。
根据本发明实施例的再一方面，提供一种存储系统，该系统包括：接口装置、控制装置以及存储装置，其中所述接口装置包括主控制单元和N个从控制单元，其中N是大于1的自然数，所述从控制单元与对应终端之间的带宽为T比特，所述从控制单元与主控制单元之间的带宽为设置为所述从控制单元与对应终端之间的带宽的N倍，所述从控制单元用于接收并缓存终端的数据，当主控制单元空闲时，将所述数据发送给主控制单元，所述主控制单元用于将来自所述从控制单元的所述数据发送给后端设备进行处理；所述控制装置用于将所述接口装置所发送的数据存储于存储装置中或从存储装置中读取数据；所述存储装置用于存储数据。
本实施例通过对接口装置实现分层控制，将所述接口装置划分为主控制单元和N(N为大于1的自然数)个从控制单元，将从控制单元与对应终端之间的带宽设置为T比特，(该带宽T比特可以根据Serial ATA协议设置，使该接口与终端之间的传输速度符合Serial ATA协议规定的速度。)将所述从控制单元与主控制单元之间的带宽设为从控制单元与对应终端之间的带宽的N倍，因此使得所述接口装置内部的传输速度为传统接口装置的N(N为大于1的自然数)倍，进而提高了使用该接口装置的存储装置的存取速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的接口装置的结构示意图；
图2为本发明实施例二提供的接口装置的从控制单元的结构示意图；
图3为本发明实施例三提供的接口装置的结构示意图；
图4为本发明实施例四提供的接口控制方法的流程图；
图5为本发明实施例五提供的接口控制方法的流程图；
图6为本发明实施例六提供的存储系统的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的接口装置的结构示意图，本如图1所示，本发明实施例一采用对接口装置实现分层控制的方法，将该接口装置划分为主控制单元120和N个从控制单元110，其中N是大于1的自然数，通过从控制单元110连接对应终端，其中，从控制单元110用于实现接口装置的物理层、链路层和传输层功能，主控制单元120用于实现接口装置的协议层功能，从控制单元110与对应终端之间的带宽设置为T(比特)，该带宽T可以根据Serial ATA协议设置，使该接口与终端之间的传输速度符合Serial ATA协议规定的速度，且将从控制单元110与主控制单元120之间的片上总线的带宽设置为从控制的单元110与对应终端之间的带宽的N倍。其中：
从控制单元110，用于接收并缓存终端的数据，当主控制单元120空闲时，将所述数据发送给接口主控制单元120；
可以理解的是，为了满足SATA接口协议要求，从控制单元110和对应终端之间的带宽T可以根据现有SATA接口协议设置，使从控制单元110和对应终端之间的传输速度达到现有SATA接口协议的标准。
由于从控制单元110会接收多个终端的数据，为了避免在将数据发送给主控制单元120处理时造成拥塞，因此，从控制单元110在接收到对应终端的数据后，将该数据进行缓存，等待主控制单元空闲时再将所述数据发送给主控制单元120处理。
主控制单元120，用于将来自所述从控制单元110的所述数据发送给后端设备进行处理。
所述后端设备可以是SSD等非易失性存储介质中的主控制器等后端设备。
可以理解的是，所述终端包括PC机、手机等所有需要存储数据的设备。
由本发明实施例一描述的技术方案可以看出，由于对接口装置实现了分层控制，将所述接口装置划分为主控制单元和N(N为大于1的自然数)个从控制单元，其中利用接口装置中的主控制单元实现接口装置的协议层功能，从控制单元实现接口装置的物理层、链路层和传输层功能，且将从控制单元与对应终端之间的带宽设置为T比特，将从控制单元110与主控制单元120之间的片上总线的带宽设置为从控制的单元110与对应终端之间的带宽的N倍。因此，该接口装置内部在处理数据时，与现有技术中接口装置内部的各层之间采用一对一的传输方式相比，其处理数据的速度是现有技术接口装置处理数据速度的N倍，进而有效的提高了SSD等存储装置的存取速度。
图2为本实施例二提供的一种接口装置中的从控制单元的结构示意图，如图2所示，所述从控制单元包括：接收子单元201、缓存子单元202、检测子单元203和发送子单元204，其中：
接收子单元201，用于接收终端的数据；
缓存子单元202，用于缓存所述接收子单元301所接收的数据；
检测子单元203，用于检测主控制单元的工作状态，当检测到主控制单元处于空闲状态时，触发发送子单元304；
发送子单元204，用于将所述缓存子单元302缓存的所述数据发送给主控制单元。
可以理解的是，当SSD通过该接口装置向外传输应答数据时，该从控制的单元中的接收子单元201还用于接收所述主控单元发送的应答数据；发送子单元204还用于将所述应答数据发送给对应终端。
可以理解的是，所述终端包括PC机、手机等所有需要存储数据的设备。
从本发明实施例可以看出，由于在本发明实施例所示的接口装置中通过设置从控制单元和主控制单元对该接口装置实现分层控制，当对应终端通过该接口装置向SSD等存储装置发送数据时，从控制单元中的缓存子单元会将所接收的数据缓存，等待主控制单元空闲后将该数据发送给主控制单元处理，避免了多个终端同时向SSD等存储装置中写入数据时的拥塞，提高了传输速度。
图3为本发明实施例三提供的接口装置的结构示意图，如图3所示，图3以一个主机通过使用4通道的SATA接口将数据存储于SSD为例对本发明实施例进行详细说明。
图3所示接口装置中设置有4个从控制单元310，该4个从控制单元310(从控制单元1-4)分别通过SATA接口装置的4个通道与4台主机连接，通过这4个从控制单元实现SATA接口中的物理层、链路层和传输层功能，为了满足现有SATA协议的要求，将各从控制单元与对应主机之间的带宽按照SATA协议设定，例如可以按照SATA2.0协议来设置，使该接口各通道与对应主机之间的传输速度满足SATA2.0协议要求的300MB/S(即300兆比特/秒)。同时，接口装置中设置有1个主控制单元320，用于实现SATA接口中的协议层功能，主控制单元320通过片上总线与各从控制单元310连接，该片上总线的带宽可以自定义为每个从控制单元与对应主机之间的带宽的4倍。该接口装置包括：
从控制单元310，用于接收并缓存主机的数据，当主控制单元320空闲时，将所述数据发送给主控制单元320；
主控制单元320，用于将来自所述从控制单元310的所述数据发送给SSD主控制器进行处理。
可以理解的是，所述SSD主控制器可以将数据存储于SSD后端的存储介质中，也可以从存储介质中读取数据。
可以理解的是，本领域技术人员可以知道，当该主机通过该接口装置在从SSD中读取数据时，数据由从SSD的主控制器传输到该接口装置的主控制的单元320，之后，主控制单元320将来自该SSD的主控制器的数据发送给从控制单元310，由所述从控制单元310将所述数据发送给对应主机。即，主控制单元320还用于接收所述后端设备发送的所述数据的应答数据，并将所述应答数据发送给对应的从控制单元310；所述从控制单元310还用于将所述应答数据转发给对应主机。
可以理解的是，本领域技术人员可以知道，在具体实施中，优选的可以根据各接口从控制单元接收数据的时间先后顺序或所接收的数据的重要性等级顺序向该接口主控制单元发送数据。当然，也可以为每个从控制单元设置对应的ID，从而可以使在向接口主控制的单元发送数据时，能识别出该数据属于对应主机的数据，在返回应答数据时方便传输。
可以理解的是，本领域技术人员可以知道，上述实施例所述接口装置不仅只适用于固态硬盘SSD，还可以适用于其他非易失性存储介质或其他存储设备。
可以理解的是，本发明实施例并不限于4个通道的接口装置，还可以采用更多通道的SATA接口。
由实施例二描述的技术方案可以看出，由于对该4通道接口装置实现了分层控制，设置有4个从控制单元，将各从控制单元与对应主机之间的带宽按照SATA2.0协议设定，使该接口各通道与对应主机之间的传输速度满足SATA2.0协议要求的300MB/S。又由于将该从控制单元与主控制单元之间的带宽自定义为从控制单元与对应主机之间的带宽的4倍，使从控制单元与主控制单元之间的传输速度达到1200MB/S(4*300MB/S＝1200MB/S)，是传统的4通道SATA接口内部传输速度的4倍。提高了SSD存取数据的速度。
为了更好的说明本发明实施例所提供的接口装置在传输数据时的过程，下面分别以终端通过接口装置向SSD等存储装置发送数据的过程以及终端通过接口装置接收SSD等存储装置中的数据的过程为例进行说明。其中，该接口装置包括主控制单元及N个从控制单元，其中N为大于1的自然数，所述从控制单元与对应主机之间的带宽为T比特，所述从控制单元到主控制单元的总带宽设置为所述从控制单元与对应主机之间的带宽的N倍。
图4所示过程为终端通过本发明实施例提供的接口装置向SSD等存储装置发送数据的过程，如图4所示，该接口控制方法包括：
步骤401：接收终端数据，进入步骤402；
所述接收终端数据是由与终端连接的接口装置的从控制单元进行的。
步骤402：缓存所述数据，进入步骤403；
为了避免所有从控制单元均向主控制单元传输数据造成拥塞，影响数据传输的速度，对各从控制单元所接收的数据均先进行缓存。
步骤403，判断该接口装置的主控制单元是否空闲，如果空闲，则进入步骤404，否则仍然继续缓存数据；
步骤404，将所述数据发送给接口装置的主控制单元。
可以理解的是，将所述数据发送给主控制单元可以按照接收数据的时间先后顺序或所接收数据的优先级别进行发送。
所述主控制单元对该数据进行分析处理后将所述数据发送给使用该接口装置的存储装置的后端设备进行进一步处理。
图5为终端通过接口装置接收SSD等存储装置中的数据的流程示意图，为了清楚的描述该过程，以下以终端通过接口装置接收SSD等存储装置中的数据返回的前述该终端发送数据的应答数据为例进行描述，如图5所示，所述方法包括：
步骤501，主控制单元接收存储装置的后端设备返回的应答数据；
所述存储装置包括SSD等非易失性存储装置及其他存储装置；所述存储装置的后端设备包括SSD等存储装置的主控制器、存储介质等。
步骤502，将所述应答数据发送给对应的从控制单元；
可以理解的是，本领域技术人员可以知道，在存在多个从控制单元的情况下，主控制单元可以通过分析该数据的地址来获知应到达的终端所连接的从控制单元，并且，还可以采用给从控制单元设置ID的方式来识别该从控制单元发送数据的应答数据。
步骤503，从控制单元将所述应答数据发送给对应终端。
可以理解的是，所述终端包括PC机、手机等所有需要存储数据的设备。
从本发明实施例可以看出，由于在本发明实施例所示的接口装置中通过设置从控制单元和主控制单元对该接口装置实现分层控制，当对应终端通过该接口装置向SSD等存储装置发送数据时，从控制单元中的缓存子单元会将所接收的数据缓存，等待主控制单元空闲后将该数据发送给主控制单元处理，避免了多个终端同时向SSD等存储装置中写入数据时的拥塞，提高了使用该接收装置的存储设备的传输速度。
图6为本发明实施例六提供的存储系统的结构示意图，如图6所示，所述存储系统包括：
接口装置601，包括主控制单元和N个从控制单元，其中N是大于1的自然数，所述从控制单元与对应终端之间的带宽为T比特，所述从控制单元与主控制单元之间的带宽为设置为所述从控制单元与对应终端之间的带宽的N倍，所述从控制单元用于接收并缓存终端的数据，当主控制单元空闲时，将所述数据发送给主控制单元，所述主控制单元用于将来自所述从控制单元的所述数据发送给后端设备进行处理；
控制装置602，用于将所述接口装置601所发送的数据存储于存储装置603中或从存储装置603中读取数据；
存储装置603，用于存储数据。
可以理解的是，当所述控制装置602从存储装置603中读取数据后，需要将该数据发送给接口装置601，接口装置601将该数据返回给对应终端。
可以理解的是，所述存储系统包括固态硬盘SSD以及其他非易失性存储设备等存储设备。所述终端包括PC机、手机等所有需要存储数据的设备。
从上述可知，由于对本发明实施例中的接口装置实现了分层控制，提高了接口装置内部处理数据的速度，进而提高了整个存储系统存取数据的速度。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储存储器(Read-OnlyMemory，ROM)或随机存储存储器(Random Access Memory，RAM)等。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，可以理解的是，以上所述实施例仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种接口装置，其特征在于，所述装置包括主控制单元和N个从控制单元，其中N是大于1的自然数，所述从控制单元与对应终端之间的带宽设置为T比特，所述从控制单元与主控制单元之间的带宽设置为所述从控制单元与对应终端之间的带宽的N倍，其中：
从控制单元，用于接收并缓存终端的数据，当主控制单元空闲时，将所述数据发送给主控制单元；
主控制单元，用于将来自所述从控制单元的所述数据发送给后端设备进行处理。
2.根据权利要求1所述的装置，其特征在于：
所述主控制单元还用于接收所述后端设备发送的所述数据的应答数据，并将所述应答数据发送给对应的从控制单元；
所述从控制单元还用于将所述应答数据转发给对应终端。
3.根据权利要求1-2任一项所述的装置，其特征在于，所述从控制单元包括：
接收子单元，用于接收终端的数据；
缓存子单元，用于缓存所述接收子单元接收的数据；
发送子单元，用于当所述主控制单元处于空闲状态时，将所述缓存子单元缓存的所述数据发送给所述主控制单元。
4、根据权利要求3所述装置，其特征在于：
所述接收子单元还用于接收所述主控单元发送的应答数据；
所述发送子单元还用于将所述应答数据发送给对应终端。
5、根据权利要求3所述装置，其特征在于，所述从控制单元还包括：
检测子单元，用于检测所述主控制单元的工作状态，当检测到主控制单元处于空闲状态时，通知所述发送子单元将所述数据发送给所述主控制单元。
6.一种接口控制方法，其特征在于，所述接口包括主控制单元及N个从控制单元，其中N为大于1的自然数，所述从控制单元与对应终端之间的带宽为T比特，所述从控制单元到主控制单元的总带宽设置为所述从控制单元与对应终端之间的带宽的N倍，所述方法包括：
通过所述从控制单元接收并缓存终端数据，当主控制单元空闲时，将所述数据发送给主控制单元；
通过所述主控制单元将所述数据发送给后端设备进行处理。
7.根据权利要求6所述的方法，其特征在于，所述将所述数据发送给主控制单元是根据接收所述数据的时间顺序或所述数据的优先级顺序进行发送的。
8.根据权利要求6所述的方法，其特征在于，该方法还包括：
通过所述主控制单元接收所述后端设备发送的所述数据的应答数据，并将所述应答数据发送给所述从控制单元；
通过所述从控制单元将所述应答数据发送给对应终端。
9.一种存储系统，其特征在于，包括：
接口装置，包括主控制单元和N个从控制单元，其中N是大于1的自然数，所述从控制单元与对应终端之间的带宽为T比特，所述从控制单元与主控制单元之间的带宽为设置为所述从控制单元与对应终端之间的带宽的N倍，所述从控制单元用于接收并缓存终端的数据，当主控制单元空闲时，将所述数据发送给主控制单元，所述主控制单元用于将来自所述从控制单元的所述数据发送给后端设备进行处理；
控制装置，用于将所述接口装置所发送的数据存储于存储装置中或从存储装置中读取数据；
存储装置，用于存储数据。
10.根据权利要求9所述的存储系统，其特征在于：
所述控制装置还用于将从所述存储装置中读取的数据发送给所述接口装置；
所述接口装置还用于将所述控制装置发送的数据发送给对应终端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101377998A CN101546194B (zh) | 2009-05-07 | 2009-05-07 | 一种接口装置、接口控制方法以及存储系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101377998A CN101546194B (zh) | 2009-05-07 | 2009-05-07 | 一种接口装置、接口控制方法以及存储系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101546194A true CN101546194A (zh) | 2009-09-30 |
| CN101546194B CN101546194B (zh) | 2012-01-04 |
Family
ID=41193359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101377998A Active CN101546194B (zh) | 2009-05-07 | 2009-05-07 | 一种接口装置、接口控制方法以及存储系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101546194B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102566943A (zh) * | 2011-12-31 | 2012-07-11 | 记忆科技(深圳)有限公司 | 基于固态硬盘的通讯方法及固态硬盘 |
| CN103019987A (zh) * | 2013-01-10 | 2013-04-03 | 厦门市美亚柏科信息股份有限公司 | 一种基于usb接口的数据传输方法和系统 |
| CN108073153A (zh) * | 2016-11-11 | 2018-05-25 | 发那科株式会社 | 传感器接口装置、测量信息通信系统及方法、存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10214701B4 (de) * | 2002-04-03 | 2004-08-05 | Advanced Micro Devices, Inc., Sunnyvale | ATA- und SATA-Gemässes Controllerbauelement, Verfahren zum Betreiben und integrierter Schaltkreischip |
| CN100370406C (zh) * | 2005-04-04 | 2008-02-20 | 技嘉科技股份有限公司 | 具快速数据存取功能的串行ata接口系统及其方法 |
| WO2007037757A1 (en) * | 2005-09-29 | 2007-04-05 | Trek 2000 International Ltd | Portable data storage using slc and mlc flash memory |
| CN100573435C (zh) * | 2006-08-18 | 2009-12-23 | 福昭科技（深圳）有限公司 | 一种基于闪存记忆体的大容量存储装置 |
-
2009
- 2009-05-07 CN CN2009101377998A patent/CN101546194B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102566943A (zh) * | 2011-12-31 | 2012-07-11 | 记忆科技(深圳)有限公司 | 基于固态硬盘的通讯方法及固态硬盘 |
| CN102566943B (zh) * | 2011-12-31 | 2015-03-11 | 记忆科技(深圳)有限公司 | 基于固态硬盘的通讯方法及固态硬盘 |
| CN103019987A (zh) * | 2013-01-10 | 2013-04-03 | 厦门市美亚柏科信息股份有限公司 | 一种基于usb接口的数据传输方法和系统 |
| CN108073153A (zh) * | 2016-11-11 | 2018-05-25 | 发那科株式会社 | 传感器接口装置、测量信息通信系统及方法、存储介质 |
| CN108073153B (zh) * | 2016-11-11 | 2019-09-24 | 发那科株式会社 | 传感器接口装置、测量信息通信系统及方法、存储介质 |
| US10535204B2 (en) | 2016-11-11 | 2020-01-14 | Fanuc Corporation | Sensor interface device, measurement information communication system, measurement information communication method, and non-transitory computer readable medium |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101546194B (zh) | 2012-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101629615B1 (ko) | 저전력 저지연 고용량 스토리지 클래스 메모리용 장치 및 방법 | |
| US9477620B2 (en) | Storage system for changing a data transfer speed and a method of changing the data transfer speed thereof | |
| US10860493B2 (en) | Method and apparatus for data storage system | |
| KR20120087980A (ko) | 다중 인터페이스 솔리드 스테이트 디스크, 및 다중 인터페이스 솔리드 스테이트 디스크의 처리 방법 및 시스템 | |
| US8635379B2 (en) | Data storage device and method of operating the same | |
| CN111641566B (zh) | 数据处理的方法、网卡和服务器 | |
| CN101546194B (zh) | 一种接口装置、接口控制方法以及存储系统 | |
| US8589607B1 (en) | Methods and structure for hardware management of serial advanced technology attachment (SATA) DMA non-zero offsets in a serial attached SCSI (SAS) expander | |
| CN105681222A (zh) | 一种数据接收缓存方法、装置及通信系统 | |
| CN102843435A (zh) | 一种在集群系统中存储介质的访问、响应方法和系统 | |
| US20090043946A1 (en) | Architecture for very large capacity solid state memory systems | |
| CN102236625A (zh) | 一种可同时进行读写操作的多通道NANDflash控制器 | |
| US20090024783A1 (en) | Apparatus and method for network control | |
| US9501437B2 (en) | Scalable storage system having multiple storage channels | |
| US20210303470A1 (en) | Sequential prefetching through a linking array | |
| US11042321B2 (en) | Memory controller | |
| US9594714B2 (en) | Multi-channel storage system supporting a multi-command protocol | |
| CN102591816A (zh) | 一种多通道Nandflash存储系统 | |
| US11875064B2 (en) | Solid state drive supporting both byte addressable protocol and block addressable protocol | |
| CN102184150B (zh) | 高功能环形缓冲缓存系统及其控制方法 | |
| CN118202337A (zh) | PCIe分叉系统中的动态端口分配 | |
| US10671549B2 (en) | Memory system | |
| CN202257552U (zh) | 高功能环形缓冲缓存系统 | |
| CN105528312B (zh) | 一种保证通信处理机与主机间接收数据完整性的系统及其方法 | |
| CN111209221A (zh) | 存储系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: HUAWEI DIGITAL TECHNOLOGY (CHENGDU) CO., LTD. Free format text: FORMER NAME: CHENGDU HUAWEI SYMANTEC TECHNOLOGIES CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 611731 Chengdu high tech Zone, Sichuan, West Park, Qingshui River Patentee after: HUAWEI DIGITAL TECHNOLOGIES (CHENG DU) Co.,Ltd. Address before: 611731 Chengdu high tech Zone, Sichuan, West Park, Qingshui River Patentee before: CHENGDU HUAWEI SYMANTEC TECHNOLOGIES Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220927 Address after: No. 1899 Xiyuan Avenue, high tech Zone (West District), Chengdu, Sichuan 610041 Patentee after: Chengdu Huawei Technologies Co.,Ltd. Address before: 611731 Qingshui River District, Chengdu hi tech Zone, Sichuan, China Patentee before: HUAWEI DIGITAL TECHNOLOGIES (CHENG DU) Co.,Ltd. |