CN101527162A - 卡槽式闪存硬盘 - Google Patents
卡槽式闪存硬盘 Download PDFInfo
- Publication number
- CN101527162A CN101527162A CN200810007431A CN200810007431A CN101527162A CN 101527162 A CN101527162 A CN 101527162A CN 200810007431 A CN200810007431 A CN 200810007431A CN 200810007431 A CN200810007431 A CN 200810007431A CN 101527162 A CN101527162 A CN 101527162A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- hard disk
- data
- flash
- invalid block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种卡槽式闪存硬盘,包括多个闪存级联构成的用于存储数据的闪存组件和用于控制闪存组件的闪存硬盘控制器,其中,闪存硬盘控制器包括接口电路单元、数据缓存器和微控制器,以及与闪存对应的闪存控制器构成的闪存控制器组件。通过闪存硬盘控制器控制闪存组件中的闪存,实现数据读写,同时闪存组件通过扩展卡槽与闪存硬盘控制器进行连接。可以提高硬盘读写效率,降低硬盘体积和成本,同时可以改善抗震性能,方便硬盘容量扩展。
Description
技术领域
本发明涉及可擦除可编程存储器领域,特别涉及一种设有卡槽的闪存硬盘。
背景技术
硬盘由于它容量大、速度快、使用方便等优点,已成为计算机的一个重要组成部分,经过不断的发展和完善,其技术性能已经非常的成熟。
传统的机械硬盘基于温切斯特技术,采用浮动磁头来读取高速转动的金属盘片上的磁场信息。由于转速的限制,硬盘的内部数据传输率已经达到一个极限,同时在体积、发热量、噪声、抗震等性能上也由于机械结构的制约,存在无法克服的技术问题,这已成为制约硬盘和计算机系统之间数据传输的重要障碍。
随着闪存芯片容量不断增加和闪存控制技术的不断完善。大容量的闪存通过控制器进行控制作为硬盘来使用成为可能,与传统的硬盘相比,采用闪存作为存储单元的硬盘在传输速率、体积、发热量、噪声、抗震等性能上具有非常明显的优势。
现有闪存硬盘或传统的机械硬盘多采用PATA(Parallel ATA,即并行ATA)硬盘接口规范或SATA(Serial ATA,即串行ATA)硬盘接口规范。
无论PATA或SATA闪存硬盘,都需要采用传统硬盘的接口形式,因此需要专门的转换芯片对数据格式进行转换,同时还需要对主板和硬盘间也要增加连接线进行连接,硬盘读写效率低,增加了硬盘体积和成本,同时硬盘的抗震性差,且不方便对硬盘容量进行扩展。
发明内容
本发明所要解决的技术问题是提供一种卡槽式闪存硬盘,该硬盘可以提高读写效率,降低硬盘体积和成本,同时可以改善抗震性能,方便硬盘容量扩展。
为了解决上述技术问题,本发明提供一种卡槽式闪存硬盘包括:
闪存组件,用于存储数据;
闪存硬盘控制器,用于对闪存组件进行读写操作,该闪存硬盘控制器包括接口电路单元、数据缓存器、微控制器和闪存控制器组件,其中,
接口电路单元,用于并行数据传输和通讯连接,并将总线数据进行转换后通过数据总线传输给数据缓存器;
微控制器,通过控制总线分别控制所述接口电路单元、所述数据缓存器和闪存控制器组件协调工作;
数据缓存器,对通过所述接口电路单元的数据进行缓存,并在所述微控制器的协调下与闪存控制器组件进行数据传输;
闪存控制器组件,用于控制所述闪存组件数据读写操作,以及与所述数据缓存器的数据传输。
优选地,所述闪存控制器组件可以是单一芯片构成或者由多个集成电路组合集成。
优选地,所述闪存硬盘控制器组件包括一个或多个闪存控制器通过总线进行连接。
优选地,当所述闪存组件包括至少两个闪存时,该闪存之间进行级联。
优选地,所述闪存组件通过扩展卡槽与所述闪存硬盘控制器进行连接。
优选地,所述接口电路单元根据PCMCIA或PCI-E传输协议设置接口电路。
优选地,所述闪存控制器组件包括与所述闪存相对应的闪存控制器,各闪存控制器均设有算法,包括:
ECC算法处理,用于对闪存读取数据时的错误检测和修正,控制位错误比率;
损耗均衡(Wear Leveling)算法,用于均衡闪存读写概率,以提高闪存的使用寿命;
无效块管理算法,检测特定字节确定无效块和标记无效块的方式来管理无效块,保证数据的可靠性和完整性。
一种基于卡槽式闪存硬盘的闪存无效块管理方法,通过闪存控制器控制闪存,实现对闪存无效块管理方法,包括步骤:
(a)闪存控制器根据特定字节对闪存内标志位数据进行检测,确定闪存初始无效块;
(b)闪存控制器根据检测结果,将标记无效块插入到无效块表中。
优选地,所述被检测闪存的无效块包括:
(b1)设定闪存首块为有效块,在该有效块第0页中建立无效块表;
(b2)检测闪存初始状态,将检测到的无效块按无效块顺序存入闪存无效块表中;
(b3)对闪存内一个块的某页写入数据,并进行判断,如果写入的数据有误时,将写入数据有误的块上其他页内容备份到另一个空闲有效块中,标记该块为无效块;
(b4)将(b3)标记为无效块采用二分法将无效块插入闪存无效块表中。
优选地,写入数据有误块上其他页内容备份完成后,再将该块中的备份的内容进行擦除操作,并判断是否可以擦除,若不可擦除,标记该块为无效块。
本发明通过闪存硬盘控制器控制闪存组件,实现闪存硬盘控制器对闪存组件进行数据读写,可以降低卡槽式闪存硬盘体积和成本,以及改善硬盘的抗震性能。同时闪存组件与闪存硬盘控制器采用扩展槽进行连接,方便对闪存硬盘容量进行扩展。
附图说明
图1为本发明实施例提供的卡槽式闪存硬盘结构示意框图;
图2为本发明实施例提供的闪存硬盘控制器和闪存组件的结构示意框图;
图3为本发明实施例基于卡槽式闪存硬盘的闪存无效块管理方法流程图;
图4为本发明实施例对闪存进行特定字节检测确定无效块流程图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
参照图1,为本发明卡槽式闪存硬盘实施例的结构示意框图,该闪存硬盘包括用于控制闪存组件2进行读写操作的闪存硬盘控制器1,闪存硬盘控制器1与计算机主板3上设有用于I/O总线之间通信的芯片31的并行数据传输通讯连接,同时闪存硬盘控制器1还通过扩展卡槽与闪存组件2进行连接。
如图2所示,为本发明卡槽式闪存硬盘实施例的闪存硬盘控制器1与闪存组件2的结构示意框图,闪存硬盘控制器1包括接口电路单元11、微控制器12、数据缓存器13和多个闪存控制器构成的闪存控制器组件14,其中,
接口电路单元11,用于与I/O总线之间通信的芯片31(如主板南桥)的并行数据传输和通讯连接,并负责把总线数据的格式转换为闪存存储时需要的数据格式,通过数据总线传输给数据缓存器13。
微控制器12,用于控制接口电路单元11、数据缓存器13和多个闪存控制器构成的闪存控制器组件14协调工作,通过高速控制总线分别与接口电路单元11、数据缓存器13和闪存控制器组件14进行连接。
数据缓存器13,对通过接口电路单元11的数据进行缓存,并在微控制器12的协调下与闪存控制器组件14进行数据传输。
闪存控制器组件14,用于控制所述闪存组件2的读写操作,以及与数据缓存器13的数据传输,包括多个个闪存控制器,多个闪存控制器采用并行总线技术进行连接。多个闪存控制器分别共用同一组控制信号,包括片选信号、读写信号、闪存内部地址等。例如,由四片8位的闪存组成一个32位宽的闪存组件2,数据加载的时候数据量是使用1片闪存时的4倍,因此数据传输速度也将是非并行时的4倍。因此可以提高单片闪存容量和读写速率,从而提高闪存硬盘的读写速度。
构成闪存组件2的闪存与闪存控制器组件14中的闪存控制器数量可以对应,也可以由一个闪存控制器控制多个闪存。当闪存组件2包括多个闪存,其中闪存数量多少根据硬盘容量需要和每个闪存容量大小确定,所述多个闪存为至少两个闪存时,该至少两个闪存之间采用级联方式构成闪存组件2,该至少两个闪存级联数量根据闪存硬盘的容量需进行设置。闪存控制器组件14可以是单一芯片构成也可以由多个集成电路组合集成。
根据需要,接口电路单元11可以根据设置的传输协议设定接口电路,如根据PCMCIA或PCI-E传输协议设置接口电路单元。
为了提高对闪存读写效率,防止读写错误,本发明实施例在构成闪存控制组件14的闪存控制器内均设有多个算法,其中包括:
ECC(Error Correction Code纠错码)算法,用于完成对闪存读取数据时的错误检测和修正,控制位错误比率;
损耗均衡(Wear Leveling)算法,用于均衡闪存中逻辑位置地址的读写概率,以提高闪存的使用寿命;
无效块管理算法,用检测特定字节和标记无效块表的方式来管理无效块,实现闪存中逻辑块和物理块间有效映射,保证读写数据的各逻辑块可以对应到无缺陷的物理块,以保证数据的可靠性和完整性。
本发明实施例的工作原理是:
当用于I/O总线之间通信的芯片31,如主板南桥,通过其并行总线对闪存硬盘进行写操作时,数据由根据PCMCIA或PCI-E传输协议设置的接口电路单元11进行数据转换,如将总线数据的格式转换为32位闪存存储数据形式,并经数据总线传输到数据缓存器13,同时接口电路单元11的通讯信号通过控制总线传输给微控制器12。然后由微控制器12根据接口电路单元11传输的控制指令来控制数据缓存器12,并对包括多个闪存控制器的闪存控制器组件14的数据进行分配,经微控制器12协调处理后,传输给包括多个闪存控制器的闪存控制器组件14。闪存控制器组件14接收到的数据,由闪存控制器组件14运行该闪存控制器组件14内设置的ECC算法、损耗均衡算法和无效块管理算法进行处理,并将该数据写入对应的闪存组件2中。
当用于I/O总线之间通信的芯片31对闪存硬盘进行读操作时,闪存控制器组件14负责对应的闪存组件2的数据读取。经微控制器12控制,传输到数据缓存器12,通过接口电路单元11对32位闪存存储数据格式转换为并行总线数据格式,完成数据传输。
根据需要,闪存控制器组件14可以包括一个闪存控制器。同时当一个闪存有足够大的容量或者能满足需要时,闪存组件2可以包括一个闪存,通过一个闪存控制器控制闪存,其工作原理与多个闪存或多个闪存控制器相同。
如图3所示,为本发明实施例基于卡槽式闪存硬盘的闪存无效块管理方法流程图,该实施例通过闪存控制器控制闪存实现对无效块管理方法,可以用检测特定字节确定初始无效块和标记无效块的方法来管理无效块,实现闪存中逻辑块和物理块间有效映射,保证读写数据的各逻辑块可以对应到无缺陷的物理块,以保证数据的可靠性和完整性,其具体的包括步骤:
S101,闪存控制器对闪存内备用区的标志位数据的特定字节进行检测,确定闪存初始无效块,闪存出厂时,在备用区已经反映了无效块信息,在擦除某一个块前,检测闪存标志位数据是否存在某个特定的字节;
S102,闪存控制器根据检测结果,将标记无效块插入到无效块表中。
如图4所示,其中上述S102步骤中包括步骤:
S1021,设定闪存首块为有效块,在该有效块第0页中建立无效块表,每个闪存内的块都设有物理地址;
S1022,闪存中一个块的状态,对闪存某个块的某一页写入数据,并对写入的数据进行读操作,关进行判断,如果写入的数据不能被读出来或读出来的数据与写入时的数据不同时,则标记该块为无效块,否则,执行步骤S1029,该块为有效块;
S1023,根据步骤S1022,将写入数据有误的块内其他页上的数据备份到另外一个空闲的有效块中;
S1024,为了提高写入数据判断准确性,将步骤S1023中,写入数据有误的块内其他页上的数据备份完成后,再将该块中的备份的内容进行擦除操作,并判断是否可以擦除,若可擦除,执行步骤S1029,该块为有效块,否则,执行步骤S1025;
S1025,根据步骤S1024,标记不可擦除的块为无效块;
S1026,根据步骤S1025,将上述无效块按无效块的物理地址顺序插入首块有效块第0页无效块表中。S1027,根据步骤S1026,由闪存控制器对闪存内的下一块是否存在进行判断,若不存在下一块,则执行步骤S1028,若顾在下一块,则返回步骤S1022,继续对闪存另一块进行无效管理;
S1028,结束对无效块管理。
为了更进一步说明无效块管理流程,如设每片闪存包含有1024个块,每块包括32个页,其中第0、2块为有效块,第3块为无效块,同时第2块为有效空闲块,没有存储数据。闪存无效块管理流程如下:
S101,通过闪存控制器对闪存内标志位数据的特定字节进行检测,确定闪存初始无效块,闪存出厂时,在备用区第3页中的第6字节,已经反映了无效块信息,在擦除某一个块前,检测闪存备用区第6个字节标志位数据,检测该标志位数据是否为0XFF,如果该标志位数据字节为0XFF时,则认为该块为有效块,可以对其进行数据存储或/和读写,若在闪存备用区第6个字节标志数据不为0XFF时,则认为该块为无效块,不可以进行数据存储或/和读写;S102,根据步骤S101检测结果,如果检测闪存备用区第6个字节标志位数据不为0xff时,确定该块为无效块,并将该无效块插入到无效块表中。
其中上述S102步骤中包括步骤:
S1021,在闪存生产过程中,闪存生产商都需要确保每片闪存第一个块是有效的,可以进行正常数据存储或/和读写。在闪存的首块第0页内建立无效块表,每个块都设有物理地址;
S1022,检测闪存中一个块的状态,对闪存第3个块第10页写入数据“0”,同时对写入的数据进行读操作,如果不能读出写入的数据“0”或读出的数据除“0”以外的数据时,闪存控制器判断该块为无效块,对检测出的无效块按该无效块的物理块地址顺序存入闪存的首块第0页中建立无效块表中,如果读出数据“0”时,则该第3为有效块,执行步骤S1029;
S1023,根据步骤S1022,当第3块为无效块时,将读写数据有误的第3块内除第10页以外的其他页数据备份到空闲的有效块第2块中;
S1024,为了提高写入数据判断准确性,将步骤S1023中第3块内除第10页以外的数据备份到第2块内,再对第3块中除第10页以外的数据进行擦除操作,并判断是否可以擦除,若可擦除,执行步骤S1029,第3块为有效块,否则,执行步骤S1025;
S1025,根据步骤S1024,标记不可擦除的第3块为无效块;
S1026,根据步骤S1025,将无效块第3块,按无效块的物理地址顺序插入首块有效块第0页无效块表中,并执行下一步骤。
S1027,根据步骤S1026,由闪存控制器对闪存内的下一块是否存在进行判断,若不存在下一块,则执行步骤S1028,若存在下一块,则返回步骤S1022,继续对闪存另一块进行无效管理;
S1028,结束对无效块管理。
本发明实施例中,通过闪存硬盘控制器1控制闪存组件2,实现闪存硬盘控制器1对闪存组件2进行数据读写,通过扩展卡槽将闪存组件2与闪存硬盘控制器1进行连接,方便对闪存硬盘容量进行扩展。同时还通过对闪存组件2中的多个闪存进行管理,可以保证闪存硬盘读写数据的可靠性和完整性。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种卡槽式闪存硬盘包括:
闪存组件,用于存储数据;
闪存硬盘控制器,用于对闪存组件进行读写操作,该闪存硬盘控制器包括接口电路单元、数据缓存器、微控制器和闪存控制器组件,其中,
接口电路单元,用于并行数据传输和通讯连接,并将总线数据进行转换后,通过数据总线传输给所述数据缓存器;
微控制器,通过控制总线分别控制所述接口电路单元、所述数据缓存器和闪存控制器组件协调工作;
数据缓存器,对通过所述接口电路单元的数据进行缓存,并在所述微控制器的协调下与闪存控制器组件进行数据传输;
闪存控制器组件,用于控制所述闪存组件数据读写操作,以及与所述数据缓存器的数据传输。
2.根据权利要求1所述的卡槽式闪存硬盘,其特征在于,所述闪存硬盘控制器组件是单一芯片构成或者由多个集成电路组合集成。
3.根据权利要求1或2所述的卡槽式闪存硬盘,其特征在于,所述闪存硬盘控制器组件包括一个或多个闪存控制器通过总线进行连接。
4.根据权利要求1所述的卡槽式闪存硬盘,其特征在于,当所述闪存组件包括至少两个闪存时,该闪存之间进行级联。
5.根据权利要求1所述的卡槽式闪存硬盘,其特征在于,所述闪存组件通过扩展卡槽与所述闪存硬盘控制器进行连接。
6.根据权利要求1所述的卡槽式闪存硬盘,其特征在于,所述接口电路单元根据PCMCIA或PCI-E传输协议设置接口电路。
7.根据权利要求1所述的卡槽式闪存硬盘,其特征在于,所述闪存控制器组件包括与所述闪存相对应的闪存控制器,所述各闪存控制器均设有算法,包括:
ECC算法处理,用于对闪存读取数据时的错误检测和修正,控制位错误比率;
损耗均衡算法,用于均衡闪存读写概率,以提高闪存的使用寿命;
无效块管理算法,检测特定字节确定无效块和标记无效块的方式来管理无效块,保证数据的可靠性和完整性。
8.一种基于卡槽式闪存硬盘的闪存无效块管理方法,通过闪存控制器控制闪存,实现对闪存无效块管理方法,包括步骤:
(a)根据特定字节对闪存内标志位数据进行检测,确定闪存初始无效块;
(b)根据检测结果,将标记无效块插入到无效块表中。
9.根据权利要求7所述的存储器无效块管理方法,其特征在于,所述标记被检测闪存为无效块包括:
(b1)设定闪存首块为有效块,在该有效块第0页中建立无效块表;
(b2)检测闪存初始状态,将检测到的无效块按无效块大小顺序存入闪存无效块表中;
(b3)对闪存内一个块的某页写入数据,并进行判断,如果写入的数据有误时,将写入数据有误的块上其他页内容备份到另一个空闲有效块中,标记该块为无效块;
(b4)将(b3)中标记为无效块按其物理地址顺序插入闪存无效块表中。
10.根据权利要求9所述的存储器无效块管理方法,其特征在于,写入数据有误块上其他页内容备份完成后,再将该块中的备份的内容进行擦除操作,并判断是否可以擦除,若不可擦除,标记该块为无效块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810007431A CN101527162A (zh) | 2008-03-07 | 2008-03-07 | 卡槽式闪存硬盘 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810007431A CN101527162A (zh) | 2008-03-07 | 2008-03-07 | 卡槽式闪存硬盘 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101527162A true CN101527162A (zh) | 2009-09-09 |
Family
ID=41094988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810007431A Pending CN101527162A (zh) | 2008-03-07 | 2008-03-07 | 卡槽式闪存硬盘 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101527162A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508797A (zh) * | 2011-10-27 | 2012-06-20 | 忆正存储技术(武汉)有限公司 | 闪存控制扩展模块、控制器、存储系统及其数据传输方法 |
WO2012160513A1 (en) * | 2011-05-23 | 2012-11-29 | International Business Machines Corporation | Cache management of tracks in a first cache and a second cache for a storage |
US8700854B2 (en) | 2011-05-23 | 2014-04-15 | International Business Machines Corporation | Managing unmodified tracks maintained in both a first cache and a second cache |
US8806122B2 (en) | 2011-05-23 | 2014-08-12 | International Business Machines Corporation | Caching data in a storage system having multiple caches including non-volatile storage cache in a sequential access storage device |
CN109273043A (zh) * | 2018-09-18 | 2019-01-25 | 长江存储科技有限责任公司 | Nand存储器及其坏块标记方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5754567A (en) * | 1996-10-15 | 1998-05-19 | Micron Quantum Devices, Inc. | Write reduction in flash memory systems through ECC usage |
US5864661A (en) * | 1994-05-10 | 1999-01-26 | Kabushiki Kaisha Toshiba | IC memory card having flash memory |
CN1512511A (zh) * | 2002-10-28 | 2004-07-14 | 非易失存储器系统中不可用块的管理 | |
US20040268040A1 (en) * | 2003-06-03 | 2004-12-30 | Nextway Co. Ltd. | External storage device |
US20060006232A1 (en) * | 2004-07-12 | 2006-01-12 | Chi-Tung Chang | Card reader |
CN1959622A (zh) * | 2006-11-24 | 2007-05-09 | 骆建军 | 基于flash的硬盘 |
-
2008
- 2008-03-07 CN CN200810007431A patent/CN101527162A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864661A (en) * | 1994-05-10 | 1999-01-26 | Kabushiki Kaisha Toshiba | IC memory card having flash memory |
US5754567A (en) * | 1996-10-15 | 1998-05-19 | Micron Quantum Devices, Inc. | Write reduction in flash memory systems through ECC usage |
CN1512511A (zh) * | 2002-10-28 | 2004-07-14 | 非易失存储器系统中不可用块的管理 | |
US20040268040A1 (en) * | 2003-06-03 | 2004-12-30 | Nextway Co. Ltd. | External storage device |
US20060006232A1 (en) * | 2004-07-12 | 2006-01-12 | Chi-Tung Chang | Card reader |
CN1959622A (zh) * | 2006-11-24 | 2007-05-09 | 骆建军 | 基于flash的硬盘 |
Non-Patent Citations (1)
Title |
---|
郭宝清等: "大容量NAND Flash K9T1G08U0M在网络存储中的应用", 《国外电子元器件》 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012160513A1 (en) * | 2011-05-23 | 2012-11-29 | International Business Machines Corporation | Cache management of tracks in a first cache and a second cache for a storage |
GB2504911A (en) * | 2011-05-23 | 2014-02-12 | Ibm | Cache management of tracks in a first cache and a second cache for a storage |
US8700854B2 (en) | 2011-05-23 | 2014-04-15 | International Business Machines Corporation | Managing unmodified tracks maintained in both a first cache and a second cache |
US8745332B2 (en) | 2011-05-23 | 2014-06-03 | International Business Machines Corporation | Cache management of tracks in a first cache and a second cache for a storage |
GB2504911B (en) * | 2011-05-23 | 2014-06-25 | Ibm | Cache management of tracks in a first cache and a second cache for a storage |
US8793436B2 (en) | 2011-05-23 | 2014-07-29 | International Business Machines Corporation | Cache management of tracks in a first cache and a second cache for a storage |
US8799578B2 (en) | 2011-05-23 | 2014-08-05 | International Business Machines Corporation | Managing unmodified tracks maintained in both a first cache and a second cache |
US8806122B2 (en) | 2011-05-23 | 2014-08-12 | International Business Machines Corporation | Caching data in a storage system having multiple caches including non-volatile storage cache in a sequential access storage device |
CN102508797A (zh) * | 2011-10-27 | 2012-06-20 | 忆正存储技术(武汉)有限公司 | 闪存控制扩展模块、控制器、存储系统及其数据传输方法 |
CN102508797B (zh) * | 2011-10-27 | 2015-02-11 | 忆正存储技术(武汉)有限公司 | 闪存控制扩展模块、控制器、存储系统及其数据传输方法 |
CN109273043A (zh) * | 2018-09-18 | 2019-01-25 | 长江存储科技有限责任公司 | Nand存储器及其坏块标记方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104699413B (zh) | 数据管理方法、存储器存储装置及存储器控制电路单元 | |
CN104461964A (zh) | 一种存储装置 | |
CN101777013A (zh) | 一种固态硬盘及数据读写方法 | |
CN105702300A (zh) | 一种基于FPGA的NAND Flash容错系统 | |
TWI435329B (zh) | 快閃記憶體管理方法、快閃記憶體控制器與儲存系統 | |
US8423838B2 (en) | Block management method, memory controller, and memory storage apparatus | |
CN105550127A (zh) | 一种基于stt-mram的读写缓存分离的ssd控制器 | |
US11157399B2 (en) | Data storage devices and data processing methods with dynamic programming scheme | |
US9384125B2 (en) | Method for accessing flash memory having pages used for data backup and associated memory device | |
US9123443B2 (en) | Memory device, memory management device, and memory management method | |
CN101354906A (zh) | 应用于固态硬盘的闪存控制器 | |
CN113168292B (zh) | 将数据重定位到低时延存储器 | |
CN101527162A (zh) | 卡槽式闪存硬盘 | |
KR20190022933A (ko) | 하이브리드 메모리 드라이브, 컴퓨터 시스템, 및 멀티 모드 하이브리드 드라이브를 동작시키기 위한 관련 방법 | |
CN102890645B (zh) | 存储器储存装置、存储器控制器与数据写入方法 | |
CN101266828B (zh) | 混合型闪存存储装置及其操作方法 | |
CN101539785B (zh) | 集成闪存存储单元的主板 | |
TWI451247B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
CN110597741B (zh) | 一种l2p表的读写、更新方法及l2p表 | |
CN102063271B (zh) | 一种磁盘外置Cache基于状态机的写回方法 | |
CN102087632B (zh) | 用于闪存的数据储存方法及其控制器与储存系统 | |
CN108108118B (zh) | 数据写入方法以及存储控制器 | |
CN101872318A (zh) | 用于快闪记忆体的资料存取方法及其储存系统与控制器 | |
CN113094307A (zh) | 映射信息管理方法、存储器存储装置及存储器控制器 | |
CN112988069A (zh) | 存储器管理方法、存储器存储装置及存储器控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1135793 Country of ref document: HK |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090909 |
|
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1135793 Country of ref document: HK |