CN101527160A - 电压倍增电路 - Google Patents
电压倍增电路 Download PDFInfo
- Publication number
- CN101527160A CN101527160A CN200810082496A CN200810082496A CN101527160A CN 101527160 A CN101527160 A CN 101527160A CN 200810082496 A CN200810082496 A CN 200810082496A CN 200810082496 A CN200810082496 A CN 200810082496A CN 101527160 A CN101527160 A CN 101527160A
- Authority
- CN
- China
- Prior art keywords
- voltage
- multiplying circuit
- switch element
- voltage multiplying
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 230000005669 field effect Effects 0.000 claims description 9
- 230000001939 inductive effect Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明为一种电压倍增电路，其通过提供电压检测单元；振荡单元；反向单元；第一开关元件；第二开关元件；第三开关元件；第四开关元件以及第五开关元件，将参考电压升压成输出电压。如此，不需脉冲控制信号控制，而仅需一个开启关闭信号即可使电路在低电压操作时，正确且快速的读取导通存储器单元。
Description
技术领域
本发明有关于一种电压倍增电路，尤其有关于一种不需脉冲控制信号控制，而仅需一个开启关闭信号即可使电路在低电压操作时，正确且快速的读到导通存储器单元的电压倍增电路。
背景技术
存储器是现今许多电子产品所必须包含的基本电子元件之一，而当存储器单元被读取时，其运作方式为必须打开行位及字位，当要读取的存储器单元是低切入电压(threshold voltage)时，且如果在低操作电压时，因为行地址的电压不够高，这时行地址的电压将不足以去打开存储器单元或是有打开但打开所造成的电流不够大，这样情况下存储器单元的数据将无法正确被读取。而如果在低操作电压时，如果能将行地址的电压往上打到比操作电压还高的电压，那就可以正确读到在低切入电压(threshold voltage)的存储器单元的数据。而在高操作电压时，因为电压已经高到可以打开低切入电压(threshold voltage)的存储器单元，所以不需要将行地址的电压再往上打到比操作电压还高，因为在高操作电压时，若将行地址的电压再往上打到比操作电压还高，则有可能造成元件的损害。所以在低操作电压时，行地址的电压必须往上打到比操作电压还高以便可以确实读到低切入电压(thresholdvoltage)的存储器单元。而在高电压操作时，行地址的电压不须要往上打到比操作电压还高，即可确实读到低切入电压(threshold voltage)的存储器单元，也可避免元件的损害。但公知改善上述缺点的技术需要使用多个脉冲控制信号方能获致改善的效果，就硬件的体积来说，多个脉冲控制信号表示需要多个控制信号源，造成硬件体积的微形化而受到限制，而多个脉冲信号在为小体积中传输，亦可能互相干扰，造成电路的误动作。
因此，如何研发出一种电压倍增电路，其不需脉冲控制信号控制，而仅需一个开启关闭信号即可使电路在低电压操作时，正确且快速的读取导通存储器单元，将是本发明所要积极探讨之处。
发明内容
本发明提出一种电压倍增电路，其主要目的为解决公知电压倍增电路需要多个脉冲控制信号控制的问题。
本发明的一个方案为一种电压倍增电路，包括：电压检测单元；振荡单元，其与该电压检测单元相接；反向单元，其与该电压检测单元相接；第一开关元件，其与该反向单元相接；第二开关元件，其与该反向单元相接；第三开关元件，其与该第一开关元件及该二开关元件相接；第四开关元件，其与该振荡单元及该第三开关元件相接；以及第五开关元件，其与该第三开关元件及该四开关元件相接。
如上所述的电压倍增电路，其中，该电压检测单元在接收第一信号后产生第二信号。
如上所述的电压倍增电路，其中，该振荡单元在接收第二信号后产生第三信号。
如上所述的电压倍增电路，其中，该第一开关元件、该第四开关元件以及该第五开关元件为N型金属氧化半导体场效应开关元件。
如上所述的电压倍增电路，其中，该第二开关元件以及该第三开关元件为P型金属氧化半导体场效应开关元件。
如上所述的电压倍增电路，其中，该第一开关元件的发射极接地。
如上所述的电压倍增电路，其中，该第三开关元件的发射极接于一电压。
如上所述的电压倍增电路，还包含第六开关元件，其与该第五开关元件相接。
如上所述的电压倍增电路，其中，该第六开关元件的发射极与基极接于一电压。
如上所述的电压倍增电路，其中，该第六开关元件为N型金属氧化半导体场效应开关元件。
由此，仅需一个开启关闭信号即可使电路在低电压操作时，正确且快速的读取导通存储器单元，进而达到使硬件体积最小化，同时避免电路中信号互相干扰的目的。
附图说明
图1为本发明一种电压倍增电路的优选具体实施例的电路图。
图2为电路于低电压运作时的各点电压波形图。
图3为电路于高电压运作时的各点电压波形图。
其中，附图标记说明如下：
1电压倍增电路
2电压检测单元
3第一信号
4第二信号
5振荡单元
6第三信号
7反向单元
8第一开关元件
9第二开关元件
10第三开关元件
11第四开关元件
12第五开关元件
13发射极
14第六开关元件
15发射极
16基极
VDD参考电压
OUT输出点
具体实施方式
为充分了解本发明的目的、特征及功效，现通过下述具体的实施例，并配合所附的附图，对本发明做详细说明，说明如下：
图1至图3分别为本发明一种电压倍增电路的优选具体实施例的电路图、电路在低电压运作时的各点电压波形图以及电路于高电压运作时的各点电压波形图。请同时参考图1至图3，本发明的电压倍增电路1包括：电压检测单元2，其中，该电压检测单元2在接收第一信号3后产生第二信号4；振荡单元5，其与该电压检测单元2相接，其中，该振荡单元5在接收该第二信号4后产生第三信号6；反向单元7，其与该电压检测单元2相接；第一开关元件8，其与该反向单元7相接；第二开关元件9，其与该反向单元7相接；第三开关元件10，其与该第一开关元件8及该二开关元件9相接；第四开关元件11，其与该振荡单元5及该第三开关元件10相接；以及第五开关元件12，其与该第三开关元件10及该四开关元件11相接，其中，该第三开关元件10的发射极13接于电压VDD(亦可称参考电压)，而随着不同的设计，本发明的电压倍增电路1还可包含第六开关元件14，其与该第五开关元件12相接，其中，该第六开关元件14的发射极15与基极16亦接于该电压VDD(亦可称参考电压)。以上为了集成化以及便于运作，该第一开关元件8、该第四开关元件11、该第五开关元件12以及该第六开关元件14优选为N型金属氧化半导体场效应开关元件而该第二开关元件9以及该第三开关元件10为P型金属氧化半导体场效应开关元件。而当存储器单元(图未示)被读取时，芯片使能脚位(chip enable pin)必须被启动，而在芯片使能脚位(chip enablepin)未被起动前，本发明的电压倍增电路1的输出点OUT经由第三开关元件10的电压电平先预充到VDD电压。而在芯片使能脚位(chip enable pin)被启动后，假设电压检测单元2所接收的第一信号3(即，使能信号)的电压电平为1，去启动电压检测单元2。当在低电压操作时(如图2所示)，电压检测单元2输出的第二信号4的电压电平为1，即点A处，接着第二信号4启动振荡单元5(oscillator)，此时点B处的电压电平为0，进而第一开关元件8并打开第二开关元件9，此时点C处的电压电平为1会关闭第三开关元件10。而当振荡单元5(oscillator)被启动时，点D处的电压电平就会呈现高低振荡的方波，当点D处的电压电平为高电压电平时，点E处的电压电平就会经由第四开关元件11被打高，被打高的电压再经由第五开关元件12传到输出点OUT，点E处被打高的电压会经由第二开关元件9传到点C处，以关闭第三开关元件10，所以被打高的输出点OUT的输出电压不会经由第三开关元件10漏电到参考电压VDD处。而当点D处的电压电平为低电压电平时，点E处的电压电平会经由第六开关元件14及第三开关元件10再充电，而当点D处的电压电平再变为高电压电平时，点E处的电压又会经由第四开关元件11被打高，被打高的电压又再经由第五开关元件12传到输出点OUT，振荡单元5一直振荡将点E处的电压传到输出点OUT，最后输出点OUT的电压电平可以被打到2vdd-2Vtn的电压电平(Vtn为金属氧化半导体场效应开关元件内的特性参数，又称切入电压)。而在高电压操作时(如图3所示)，电压检测单元2的输出为0(即点A处之电压电平为0)，振荡单元5(oscillator)不会被启动，此时点B处的电压电平为1，点C处的电压电平为0，第三开关元件10被打开，这时点E处的电压电平还是之前的参考电压VDD，而输出点OUT的输出电压电平为VDD-Vtn。
由以上所述可以清楚地明了，本发明提供一种电压倍增电路，其不需脉冲控制信号控制，而仅需一个开启关闭信号即可使电路在低电压操作时，正确且快速的读到导通存储器单元，进而达到使硬件体积最小化，同时避免电路中信号互相干扰的目的。因此，本发明在专利的角度上具备了新颖性与进步性，市场上更具备了产业上的利用性。
以上已将本发明专利申请做了详细说明，但以上所述仅为本发明专利申请的优选实施例而已，不能限定本发明专利申请实施的范围。即凡依本发明专利申请的申请范围所作的等效变化与修饰等，皆应仍属本发明专利申请的专利涵盖范围内。
Claims (10)
1、一种电压倍增电路，其包括：
电压检测单元；
振荡单元，其与该电压检测单元相接；
反向单元，其与该电压检测单元相接；
第一开关元件，其与该反向单元相接；
第二开关元件，其与该反向单元相接；
第三开关元件，其与该第一开关元件及该二开关元件相接；
第四开关元件，其与该振荡单元及该第三开关元件相接；以及
第五开关元件，其与该第三开关元件及该四开关元件相接。
2、如权利要求1所述的电压倍增电路，其中，该电压检测单元在接收第一信号后产生第二信号。
3、如权利要求1所述的电压倍增电路，其中，该振荡单元在接收第二信号后产生第三信号。
4、如权利要求1所述的电压倍增电路，其中，该第一开关元件、该第四开关元件以及该第五开关元件为N型金属氧化半导体场效应开关元件。
5、如权利要求4所述的电压倍增电路，其中，该第二开关元件以及该第三开关元件为P型金属氧化半导体场效应开关元件。
6、如权利要求5所述的电压倍增电路，其中，该第一开关元件的发射极接地。
7、如权利要求5所述的电压倍增电路，其中，该第三开关元件的发射极接于一电压。
8、如权利要求1所述的电压倍增电路，还包含第六开关元件，其与该第五开关元件相接。
9、如权利要求8所述的电压倍增电路，其中，该第六开关元件的发射极与基极接于一电压。
10、如权利要求8所述的电压倍增电路，其中，该第六开关元件为N型金属氧化半导体场效应开关元件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810082496A CN101527160A (zh) | 2008-03-06 | 2008-03-06 | 电压倍增电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810082496A CN101527160A (zh) | 2008-03-06 | 2008-03-06 | 电压倍增电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101527160A true CN101527160A (zh) | 2009-09-09 |
Family
ID=41094986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810082496A Pending CN101527160A (zh) | 2008-03-06 | 2008-03-06 | 电压倍增电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101527160A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110550A (zh) * | 2010-12-29 | 2011-06-29 | 浙江南瑞科技有限公司 | 框架断路器智能控制器 |
-
2008
- 2008-03-06 CN CN200810082496A patent/CN101527160A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110550A (zh) * | 2010-12-29 | 2011-06-29 | 浙江南瑞科技有限公司 | 框架断路器智能控制器 |
| CN102110550B (zh) * | 2010-12-29 | 2013-10-09 | 浙江南瑞科技有限公司 | 框架断路器智能控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103941597A (zh) | 电源控制电路及具有该电源控制电路的电子装置 | |
| CN102710241B (zh) | 一种无源射频识别上电复位电路及无源射频识别标签 | |
| US11201610B2 (en) | Selectable delay buffers and logic cells for dynamic voltage scaling in ultra low voltage designs | |
| US10862467B2 (en) | Capacitor ratio identification | |
| CN102169874B (zh) | 半导体集成电路 | |
| CN103208980A (zh) | 一种窗口电压比较装置 | |
| CN101527160A (zh) | 电压倍增电路 | |
| CN104205650A (zh) | 基于反相器和开关电容器的静噪检测器装置和方法 | |
| KR101145792B1 (ko) | 내부전압 생성회로 | |
| CN116155244A (zh) | 基于外接焊盘的芯片多状态识别电路及方法 | |
| CN103427627B (zh) | 倍压装置以及其中振荡控制信号产生器 | |
| TWI625904B (zh) | 音訊插頭偵測結構及其方法 | |
| CN115347888A (zh) | 一种ots选通器件硅等效电路 | |
| CN109087684B (zh) | 数据通道老化电路、存储器及其老化方法 | |
| US6058070A (en) | Glitch immune ATD circuitry | |
| US8588020B2 (en) | Sense amplifier and method for determining values of voltages on bit-line pair | |
| CN101819809B (zh) | 一种数据自动读出生效的eeprom电路及其实现方法 | |
| CN101430926B (zh) | 存储器重设装置 | |
| CN101436096B (zh) | 核心电压控制装置 | |
| CN101577792B (zh) | 操作模式的判断装置及其判断方法 | |
| CN102142964B (zh) | 网络接入设备的复位电路 | |
| CN210958489U (zh) | 一种拾音检测自适应切换电路及网络摄像机 | |
| US9602085B2 (en) | Data storage element and signal processing method | |
| KR960012035A (ko) | 용장 비트 라인 선택 신호 발생 회로를 포함하는 반도체 메모리 장치 | |
| US20240036090A1 (en) | Frequency detection device for clock signal and detection method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090909 |