CN101510190A - 一种基于自定义指令的多核通信系统及方法 - Google Patents
一种基于自定义指令的多核通信系统及方法 Download PDFInfo
- Publication number
- CN101510190A CN101510190A CNA2009100813415A CN200910081341A CN101510190A CN 101510190 A CN101510190 A CN 101510190A CN A2009100813415 A CNA2009100813415 A CN A2009100813415A CN 200910081341 A CN200910081341 A CN 200910081341A CN 101510190 A CN101510190 A CN 101510190A
- Authority
- CN
- China
- Prior art keywords
- cpu
- custom instruction
- data
- instruction
- custom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims description 23
- 239000003550 marker Substances 0.000 claims description 2
- 230000008676 import Effects 0.000 claims 1
- 230000002123 temporal effect Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明涉及多核通信领域，尤其涉及一种基于自定义指令的多核通信系统及方法。本发明通过自定义指令方式，在多核通信系统中实现CPU之间通信。在CPU(110)向CPU(120)发起通信时，CPU(110)将数据及自定义指令码发送到自定义指令处理单元。自定义指令处理单元解析该自定义指令码并向CPU(120)发起中断，同时打断CPU(130)指令流水线。CPU(120)调用“接收数据”自定义指令并将自定义指令码发送到自定义指令处理单元。自定义指令处理单元解析自定义指令码，并向CPU(120)发送数据，同时释放CPU(130)指令流水线。本发明的系统及方法提高了多核通信效率，具有重要的价值。
Description
技术领域
本发明涉及多核通信领域，尤其涉及在SOC(System-on-a-chip，片上系统)上实现多核通信的系统及方法。
背景技术
随着声音、图像以及视频处理技术的快速发展，消费类电子市场需要性能更加强劲的SOC来实现这些多媒体处理技术，因此多核SOC受到越来越多的研究和重视。而决定多核SOC性能的一个主要因素是SOC中多个处理器(CPU)之间的通信速度，多个处理器通信速度直接影响SOC产品的性能。
现在的多核通信方法通常是基于共享内存技术。共享内存是指在多处理器的计算机系统中，内存被多处理器共同访问。共享内存的多核通信方法是指不同处理器通过向预设的地址单元(共享内存的地址)写入数据，并通知与其通信的另一处理器读取由该处理器写入的数据，从而实现数据共享和交互的通信机制。
但是由于CPU在访问共享内存时需要对数据进行缓存(Cache)，因此每次CPU访问共享内存时都需要刷新缓存。因此在多核SOC芯片中共享内存的多核通信方法需要引入大量时延。该时延等于片内总线时延+缓存更新时延+共享内存访问时延，大大降低了通信执行效率。由此可以看出，如果能够避免共享内存带来的延时，多核通信系统的通信效率将会得到大大改善。
发明内容
本发明提供了一种能够避免共享内存带来时延的基于自定义指令的多核通信系统及方法。
在第一方面，本发明提供了一种基于自定义指令的多核通信系统，包括两个或两个以上CPU以及自定义指令处理单元。源CPU用于识别“发送数据”自定义指令并解析数据所在位置，以及发送该自定义指令码和所述数据。目标CPU用于识别“接收数据”自定义指令，以及发送该自定义指令码和接收所述数据。自定义指令处理单元用于解析来自源CPU的“发送数据”自定义指令码，并根据解析到的内容向目标CPU发送信息以便目标CPU调用“接收数据”自定义指令，以及解析来自目标CPU的“接收数据”自定义指令码，并根据解析到的内容向目标CPU发送信息以便目标CPU接收来自源CPU的所述数据。
在第二方面，本发明提供了一种基于自定义指令的多核通信方法，包括以下步骤：
源CPU识别“发送数据”自定义指令并解析数据所在位置，以及将该数据和该自定义指令码发送到自定义指令处理单元。自定义指令处理单元解析来自源CPU的“发送数据”自定义指令码，根据解析到的内容向目标CPU发送信息以便目标CPU调用“接收数据”自定义指令。目标CPU识别“接收数据”自定义指令，以及将该自定义指令码发送到自定义指令处理单元。自定义指令处理单元解析来自目标CPU的“接收数据”自定义指令码，并根据解析到的内容向目标CPU发送信息以便目标CPU接收所述数据。
在本发明的一个实施例中，自定义指令处理单元包括解析单元，且每个CPU对应一个解析单元，该解析单元用于解析来自与该解析单元相对应CPU的自定义指令码。
在本发明的另一个实施例中，自定义指令处理单元包括仲裁单元，该仲裁单元用于仲裁一个源CPU与另一个源CPU同时访问目标CPU的顺序，用以解决CPU之间访问冲突问题。
在本发明的又一个实施例中，CPU包括中断控制器，用于控制该CPU调用“接收数据”自定义指令。
本发明通过自定义指令方式，在多核通信系统中将若干源CPU中的数据发送到目标CPU中，该自定义指令方法大大地提高了多核通信系统中CPU之间的通信效率，具有重要的应用价值。
附图说明
下面将参照附图对本发明的具体实施方案进行更详细的说明，在附图中：
图1本发明的基于自定义指令的多核通信系统；
图2本发明的基于自定义指令的多核通信流程图。
具体实施方式
本发明的基于自定义指令的多核通信系统包括两个或两个以上CPU以及自定义指令处理单元。本说明书以三核通信系统为例对本发明的基于自定义指令的多核通信系统及方法做详细说明。其它多核通信方法与三核通信方法的基本原理相同，不再重复。
图1是本发明的基于自定义指令的多核通信系统，该系统包括CPU110、CPU120、CPU130及自定义指令处理单元140。
CPU110包括取指单元111、解码单元112、执行单元113、寄存器Rs114、寄存器Rt115、寄存器Rd117以及中断控制器116。
CPU110用于执行包含自定义指令的程序以及控制CPU110的各项操作。取指单元111用于从存储单元中取出指令，并将指令发送到解码单元112中。解码单元112对指令解码，并将自定义指令码发送到自定义指令处理单元140，将其它指令发送到执行单元113。执行单元113根据解码单元112发送的解码内容执行相应操作。寄存器Rs114、寄存器Rt115、寄存器Rd117用于暂存CPU110中待处理的数据。中断控制器116用于接收中断申请，并控制CPU110进入包含自定义指令的中断服务程序。
CPU120包括取指单元121、解码单元122、执行单元123、寄存器Rs124、寄存器Rt125、寄存器Rd127以及中断控制器126。
CPU130包括取指单元131、解码单元132、执行单元133、寄存器Rs134、寄存器Rt135、寄存器Rd137以及中断控制器136。
CPU120、CPU130中各单元的功能和作用与CPU110中各单元的功能和作用相同。
自定义指令处理单元140中的解析单元数量与系统中CPU数量相同，且每个CPU对应一个解析单元，在三核通信系统中解析单元数量为三。
自定义指令处理单元140包括第一解析单元141、第二解析单元142、第三解析单元143和仲裁单元144。
自定义指令处理单元140用于解析自定义指令，以及打断或释放源CPU的指令流水线，以及向目标CPU发送中断申请。第一解析单元141用于解析由CPU110发送的自定义指令码。第二解析单元142用于解析由CPU120发送的自定义指令码。第三解析单元143用于解析由CPU130发送的自定义指令码。仲裁单元144用于解决多个CPU共访同一个CPU而存在的访问冲突问题。
如图1所示在本发明的基于自定义指令的多核通信系统中，当CPU110向CPU120发起通信时，首先CPU110识别出其所调用的指令为“发送数据”自定义指令，并初步解析出待发送数据所在位置，进而将待发送数据及自定义指令码发送到第一解析单元141。第一解析单元141进一步解析该自定义指令码后向仲裁单元144提出仲裁申请。若CPU130同时也向CPU120发起通信，则仲裁单元144仲裁CPU110、CPU130发送数据的顺序。假设仲裁结果是CPU110先发送数据，则自定义指令处理单元140打断CPU130的指令流水线，同时通知第一解析单元141向第二解析单元142发送数据。第二解析单元142接收到来自CPU110的数据后向中断控制器126发出中断申请，以便CPU120调用“接收数据”自定义指令并将该自定义指令码发送到第二解析单元142。第二解析单元142解析该自定义指令码后将数据发送到CPU120中。最后自定义指令处理单元140释放CPU130的指令流水线。
在具体阐述基于自定义指令的多核通信方法之前，首先对本发明的一条自定义指令做详细说明。MIPS CPU为用户提供16条自定义指令功能，称为UDI。下面以MIPS CPU为例定义一条用于多核通信的“发送数据”自定义指令UDI0，格式如表2所示。
| SPECIAL2 | Rs | Rt | Reserved | 寄存器可用标志 | 目标CPU号 | 源CPU号 | |
| 011100 | 010000 | ||||||
| 31…26 | 25…21 | 20…16 | 15…12 | 11、10 | 9、8 | 7、6 | 5…0 |
表2
自定义指令长度固定为32bits，该自定义指令头名称为SPECLAL2。
“发送数据”自定义指令的高六位即第31…26bit为011100，代表指令类型为自定义指令。
低六位即第5…0bit为010000，其中01与高六位的011100共同表示指令类型为自定义指令；0000表示自定义指令号为第0号自定义指令，第0号自定义指令为“发送数据”自定义指令。
第25…21bit为寄存器Rs的索引，通过该索引CPU能够查询到寄存器Rs中数据所在位置。
第20…16bit为寄存器Rt的索引，通过该索引CPU能够查询到寄存器Rt中数据所在位置。
第15…12bit为Reserved，无意义，可以取任意数。
第11、10bit为寄存器可用标志，共2bit。当寄存器可用标志为00时，表示寄存器Rs、Rt中的数据都无效。当寄存器可用标志为01时，表示寄存器Rs中的数据无效，寄存器Rt中的数据有效。当寄存器可用标志为10时，表示寄存器Rs中的数据有效，寄存器Rt中的数据无效。当寄存器可用标志为11时，表示寄存器Rs、Rt中的数据都有效。
第9、8bit为目标CPU号，共2bit。当目标CPU号为00时，表示目标CPU为第0号CPU。当目标CPU号为01时，表示目标CPU为第1号CPU。当目标CPU号为10时，表示目标CPU为第2号CPU。当目标CPU号为11时，表示目标CPU为第3号CPU。
第7、6bit为源CPU号，共2bit。当源CPU号为00时，表示源CPU为第0号CPU。当源CPU号为01时，表示源CPU为第1号CPU。当源CPU号为10时，表示源CPU为第2号CPU。当源CPU号为11时，表示源CPU为第3号CPU。
下面定义一条用于多核通信的“接收数据”自定义指令UDI1，格式如表3所示。
| SPECIAL2 | Reserved | Rd | Reserved | |
| 011100 | 010001 | |||
| 31…26 | 25…16 | 15…11 | 10…6 | 5…0 |
“接收数据”自定义指令的高六位即第31…26bit为011100，代表指令类型为自定义指令。
低六位即第5…0bit为010000，其中01与高六位的011100共同表示指令类型为自定义指令；0001表示自定义指令号为第1号自定义指令，第1号自定义指令为“接收数据”自定义指令。
第25…16bit为Reserved，无意义，可以取任意数。
第15…11bit为目标寄存器Rd的索引，通过该索引目标CPU能够查询到寄存器Rd所在位置。
第10…6bit为Reserved，无意义，可以取任意数。
接下来以CPU110、CPU130向CPU120发起通信为例，阐述本发明的基于自定义指令的多核通信方法。
图2是本发明的基于自定义指令的多核通信流程图。
步骤210，CPU110执行包含“发送数据”自定义指令的源程序，并通过调用源程序中的自定义指令将自定义指令码及寄存器Rs114、Rt115中数据，发送到自定义指令处理单元140的第一解析单元141中。
源程序代码如下：
指令1
………
UDI0 Rs，Rt，0x39
指令n
………
CPU110执行该程序代码，首先取指单元111从存储单元中取出指令1。然后解码单元112根据该指令1的高六位及低六位信息解出该指令1不是自定义指令，解码单元112将该指令1解码后发送到执行单元113。执行单元根据指令1的要求执行相应操作。按照以上方式，CPU110顺序调用源程序代码中的其它指令，直到开始调用自定义指令UDI0 Rs，Rt，0x39。
CPU110调用自定义指令UDI0 Rs，Rt，0x39，首先取指单元111从存储单元中取出该指令。解码单元112根据高六位及低六位信息解出该指令为“发送数据”自定义指令，并初步解析出待发送数据所在位置。然后CPU110将自定义指令码及寄存器Rs114、寄存器Rt115中数据发送到自定义指令处理单元140的第一解析单元141中。
在调用自定义指令UDI0 Rs，Rt，0x39后，CPU110继续调用源程序中的其它指令，即调用指令n……，具体方法与调用指令1方法相同。
步骤211，第一解析单元141接收来自CPU110的数据和“发送数据”自定义指令码，并进一步解析该“发送数据”自定义指令码。
进一步解析“发送数据”自定义指令码方法为：在自定义指令UDI0Rs，Rt，0x39中，UDI0表示第0号自定义指令，也就是“发送数据”自定义指令；0x表示十六进制，39换算成十六进制为0011，1001。自定义指令码的高六位011100、低六位010000以及寄存器Rs、Rt的索引均由系统自动生成。根据表2可知，寄存器可用标志为11；目标CPU号为10，换算成十进制为2；源CPU号为01，换算成十进制为1。因此自定义指令UDI0 Rs，Rt，0x39表示1号CPU向2号CPU发起通信，且寄存器Rs、Rt中的数据有效。
步骤212，当第一解析单元141解析到寄存器Rs114、Rt115中的数据有效后，向仲裁单元144提出仲裁申请用以申请CPU110发送数据的顺序，以便解决多CPU访问冲突问题。
所述寄存器Rs114、Rt115中的数据有效为，自定义指令码高六位为011100低六位为01xxxx，且寄存器可用标志为11。
步骤220，CPU130执行包含“发送数据”自定义指令的源程序，并通过调用源程序中的自定义指令将自定义指令码及寄存器Rs134、Rt135中数据，发送到自定义指令处理单元140的第三解析单元143中。
步骤221，第三解析单元143接收来自CPU130的数据和“发送数据”自定义指令码，并解析该自定义指令码，具体方法与步骤211中CPU110解析“发送数据”自定义指令码的方法相同。
步骤222，当第三解析单元143解析到寄存器Rs134、Rt135中的数据有效后，向仲裁单元144提出仲裁申请用以申请CPU130发送数据的顺序，以便解决多CPU访问冲突问题。
所述寄存器Rs134、Rt135中的数据有效为，自定义指令码高六位为011100低六位为01xxxx，且寄存器可用标志为11。
步骤230，仲裁单元144接收CPU110、CPU130分别向其发送的仲裁申请，根据仲裁策略判定CPU110、CPU130访问CPU120的顺序。
所述仲裁策略有多种，如CPU110与任何其它CPU通信时CPU110发送数据永远优先等。下面以CPU110优先访问CPU120为例加以阐述。
步骤240，仲裁单元144向第一解析单元141发送信息，通知第一解析单元141可以传输数据到第二解析单元142；同时仲裁单元144向CPU130发送信息用以打断CPU130的指令流水线。
步骤250，第一解析单元141将来自Rs114、Rt115中的数据发送到第二解析单元142。
步骤251，第二解析单元142接收到来自第一解析单元141的数据后，向CPU120的中断控制器126发送中断申请。
步骤260，中断控制器126接收来自第二解析单元142的中断申请后，控制CPU120进入包含“接收数据”自定义指令的中断服务程序，通过调用自定义指令以及初步解析其为“接收数据”自定义指令，将自定义指令码发送到自定义指令处理单元140的第二解析单元142中。
中断服务程序代码如下：
指令x
………
UDI1 Rd，0xXX
在该中断服务程序中，指令x……用于保存CPU120中断前的相关信息。
CPU120调用自定义指令UDI1 Rd，0xXX，首先取指单元121取出该指令。解码单元122根据高六位及低六位信息解出该指令为“接收数据”自定义指令。然后CPU120将自定义指令码发送到自定义指令处理单元140的第二解析单元142中。
步骤261，第二解析单元142接收“接收数据”自定义指令码后，进一步解析该“接收数据”自定义指令码。
所述进一步解析“接收数据”自定义指令码方法为：在自定义指令UDI1Rd，0xXX中，UDI1表示第1号自定义指令，也就是“接收数据”自定义指令；在0xXX中，0x表示十六进制，XX可以为任意数；XX为任意数的原因是目标寄存器Rd的索引由系统自定生成，并且bit25…16，bit10…6均为Reserved，无意义。
第二解析单元142进一步解析“接收数据”自定义指令码实际上就是解析系统自动生成的目标寄存器Rd索引。
步骤262，第二解析单元142将来自CPU110的数据以及目标寄存器Rd的索引发送到CPU120中。
步骤263，CPU120根据目标寄存器Rd索引将来自CPU110的数据存储在CPU120的寄存器Rd中。
步骤270，CPU120发送信息到自定义指令处理单元140要求其释放CPU130的指令流水线；然后自定义指令处理单元140释放CPU130的指令流水线。
步骤280，CPU120接收来自CPU130的数据，接收数据方法与CPU120接收来自CPU110数据方法相同。
具体过程是：第三解析单元143将来自Rs134、Rt135中数据发送到第二解析单元142。第二解析单元142向CPU120发出中断申请，进而CPU120进入包含自定义指令的中断服务程序。CPU120调用自定义指令并解析出“接收数据”自定义指令，再将该自定义指令码发送到第二解析单元142中。第二解析单元142解析出目标寄存器Rd的索引后，将数据发送到CPU120的寄存器Rd中。
在本说明书中对于自定义指令处理单元140的接口有必要再做些说明，下面以MIPS CPU为例定义自定义指令处理单元的接口，如表1所示。
| 接口名称 | 接口描述 |
| UDI_greset | 输入，复位 |
| UDI_clk | 输入，时钟 |
| UDI_ir_e[31:0] | 输入，32位指令码 |
| UDI_irvalid_e | 输入，指令有效标志 |
| UDI_rs_e[31:0]UDI_rt_e[31:0] | 输入，指令操作数 |
| UDI_start_e | 输入，指令流水线执行标志 |
| UDI_stall_m | 输出，指令流水线打断标志 |
| UDI_present | 输出，自定义自定义指令处理单元存在标志，恒为1 |
| Int_req | 输出，中断请求 |
| UDI_wreg_e[4:0] | 输出，目标寄存器Rd索引 |
| UDI_rd_m[31:0] | 输出，指令操作数 |
表1
需要说明的是，表1中接口UDI_ir_e[31:0]、UDI_irvalid_e、UDI_rs_e[31:0]、UDI_rt_e[31:0]、UDI_start_e、UDI_stall_m、UDI_present、Int_req、UDI_wreg_e[4:0]、UDI_rd_m[31:0]的数量与解析单元的数量一致，而接口UDI_greset、UDI_clk分别只需要一个。
显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的范围仅由所述的权利要求书进行限定。
Claims (14)
1.一种基于自定义指令的多核通信系统，包括第一CPU和第二CPU以及自定义指令处理单元(140)；
第一CPU用于识别“发送数据”自定义指令并解析数据所在位置，以及发送该自定义指令码和所述数据；
第二CPU用于识别“接收数据”自定义指令，以及发送该自定义指令码和接收所述数据；
自定义指令处理单元(140)用于解析来自第一CPU的“发送数据”自定义指令码，并根据解析到的内容向第二CPU发送信息以便第二CPU调用“接收数据”自定义指令，自定义指令处理单元(140)解析来自第二CPU的“接收数据”自定义指令码，并根据解析到的内容向第二CPU发送所述数据。
2.如权利要求1所述的一种基于自定义指令的多核通信系统，其特征在于所述自定义指令处理单元(140)包括解析单元，且每个CPU对应一个解析单元，该解析单元用于解析来自与该解析单元对应CPU的自定义指令码。
3.如权利要求1所述的一种基于自定义指令的多核通信系统，其特征在于所述基于自定义指令的多核通信系统包括第三CPU，自定义指令处理单元(140)包括仲裁单元(144)，该仲裁单元(144)用于仲裁第一CPU与第三CPU同时访问第二CPU的顺序，以便解决CPU之间访问冲突问题。
4.权利要求1所述的一种基于自定义指令的多核通信系统，其特征在于所述CPU包括中断控制器，用于控制该CPU调用“接收数据”自定义指令。
5.如权利要求1所述的一种基于自定义指令的多核通信系统，其特征在于所述“发送数据”自定义指令码包括“目标CPU号”和/或“寄存器可用标志”信息。
6.如权利要求1所述的一种基于自定义指令的多核通信系统，其特征在于所述“接收数据”自定义指令码包括“目标寄存器索引”信息。
7.如权利要求1所述的一种基于自定义指令的多核通信系统，其特征在于所述自定义指令处理单元(140)接口包括用于输入32位指令码的接口；用于输入指令操作数的接口；用于输出指令操作数的接口；用于表示自定义自定义指令处理单元存在标志且恒为1的输出接口；用于输出目标寄存器Rd索引的接口以及用于表示指令有效标志的输入接口中的一个或多个。
8.如权利要求1所述的一种基于自定义指令的多核通信系统，其特征在于，所述CPU包括用于暂存数据的寄存器Rs、寄存器Rt和寄存器Rd。
9.如权利要求1所述的一种基于自定义指令的多核通信方法，其特征在于所述CPU为MIPS CPU。
10.一种基于自定义指令的多核通信方法，包括以下步骤：
步骤1，第一CPU识别“发送数据“自定义指令并解析数据所在位置，以及将该数据和该自定义指令码发送到自定义指令处理单元(140)；
步骤2，自定义指令处理单元(140)解析来自第一CPU的“发送数据”自定义指令码，并根据解析到的内容向第二CPU发送信息以便第二CPU调用“接收数据”自定义指令；
步骤3，第二CPU识别“接收数据”自定义指令，以及将该自定义指令码发送到自定义指令处理单元(140)；
步骤4，自定义指令处理单元(140)解析来自第二CPU的“接收数据”自定义指令码，并根据解析到的内容向第二CPU发送所述数据。
11.如权利要求10所述的一种基于自定义指令的多核通信方法，步骤2包括，当第一CPU、第三CPU同时向第二CPU发起通信时，自定义指令处理单元(140)仲裁第一CPU与第三CPU访问第二CPU顺序。
12.如权利要求11所述的一种基于自定义指令的多核通信方法，包括自定义指令处理单元(140)在仲裁第一CPU与第三CPU访问第二CPU顺序后，根据仲裁结果打断第一CPU或第三CPU的指令流水线。
13.如权利要求12所述的一种基于自定义指令的多核通信方法，包括第二CPU接收到数据后，释放被打断CPU的指令流水线。
14.如权利要求10所述的一种基于自定义指令的多核通信方法，其特征在于，步骤2中所述自定义指令处理单元(140)根据解析到的内容向第二CPU发送的信息是中断申请。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100813415A CN101510190A (zh) | 2009-04-02 | 2009-04-02 | 一种基于自定义指令的多核通信系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100813415A CN101510190A (zh) | 2009-04-02 | 2009-04-02 | 一种基于自定义指令的多核通信系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101510190A true CN101510190A (zh) | 2009-08-19 |
Family
ID=41002593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2009100813415A Pending CN101510190A (zh) | 2009-04-02 | 2009-04-02 | 一种基于自定义指令的多核通信系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101510190A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744509A (ja) * | 1993-07-30 | 1995-02-14 | Matsushita Electric Works Ltd | Ｃｐｕ間通信方法 |
| CN1177147A (zh) * | 1996-08-19 | 1998-03-25 | 三星电子株式会社 | 用于处理带参数传递的软件中断的系统和方法 |
| US6154785A (en) * | 1998-07-17 | 2000-11-28 | Network Equipment Technologies, Inc. | Inter-processor communication system |
| US6456628B1 (en) * | 1998-04-17 | 2002-09-24 | Intelect Communications, Inc. | DSP intercommunication network |
| CN1790309A (zh) * | 2004-12-16 | 2006-06-21 | 松下电器产业株式会社 | 多处理器系统 |
| CN101000596A (zh) * | 2007-01-22 | 2007-07-18 | 北京中星微电子有限公司 | 一种可实现芯片内多核间通信的芯片及通信方法 |
-
2009
- 2009-04-02 CN CNA2009100813415A patent/CN101510190A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744509A (ja) * | 1993-07-30 | 1995-02-14 | Matsushita Electric Works Ltd | Ｃｐｕ間通信方法 |
| CN1177147A (zh) * | 1996-08-19 | 1998-03-25 | 三星电子株式会社 | 用于处理带参数传递的软件中断的系统和方法 |
| US6456628B1 (en) * | 1998-04-17 | 2002-09-24 | Intelect Communications, Inc. | DSP intercommunication network |
| US6154785A (en) * | 1998-07-17 | 2000-11-28 | Network Equipment Technologies, Inc. | Inter-processor communication system |
| CN1790309A (zh) * | 2004-12-16 | 2006-06-21 | 松下电器产业株式会社 | 多处理器系统 |
| CN101000596A (zh) * | 2007-01-22 | 2007-07-18 | 北京中星微电子有限公司 | 一种可实现芯片内多核间通信的芯片及通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110647480B (zh) | 数据处理方法、远程直接访存网卡和设备 | |
| US7620749B2 (en) | Descriptor prefetch mechanism for high latency and out of order DMA device | |
| KR102014581B1 (ko) | 루트 포트 및 루트 포트 통합 엔드 포인트의 재시작 시간을 개선하는 방법, 장치, 및 시스템 | |
| US20100131681A1 (en) | Bus Based Communications Between A Processor And A Peripheral Controller In A Digital Processing System | |
| CN116472523A (zh) | 器件互连中的源排序 | |
| CN107113227B (zh) | 流水线化混合分组/电路交换片上网络 | |
| JP2021090188A (ja) | ストリーミングファブリックインタフェース | |
| KR20160051883A (ko) | 가상 재시도 큐 | |
| CN107005492B (zh) | 用于芯片上网络上的多播和缩减通信的系统 | |
| CN112540796B (zh) | 一种指令处理装置、处理器及其处理方法 | |
| CN114546914B (zh) | 用于对多个通道信息执行数据处理的处理装置及系统 | |
| WO2017054541A1 (zh) | 一种处理器及其处理任务的方法、存储介质 | |
| CN107003944B (zh) | 跨分布式存储器的指针追踪 | |
| US9418024B2 (en) | Apparatus and method for efficient handling of critical chunks | |
| US9311225B2 (en) | DMA channels | |
| CN112470136A (zh) | 直接存储器存取控制器 | |
| US8706923B2 (en) | Methods and systems for direct memory access (DMA) in-flight status | |
| US20230100059A1 (en) | Interrupt handling by migrating interrupts between processing cores | |
| JP2011186658A (ja) | 情報処理装置 | |
| CN101510190A (zh) | 一种基于自定义指令的多核通信系统及方法 | |
| CN110837482B (zh) | 分布式块存储低延迟控制方法、系统及设备 | |
| US9697059B2 (en) | Virtualized communication sockets for multi-flow access to message channel infrastructure within CPU | |
| CN112540789B (zh) | 一种指令处理装置、处理器及其处理方法 | |
| US20140201505A1 (en) | Prediction-based thread selection in a multithreading processor | |
| US9501278B2 (en) | Method and device for data transmission between register files |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090819 |