CN101505173A - 一种随机接入检测方法和通信装置 - Google Patents

Abstract

本发明公开了一种随机接入检测方法和通信装置，该方法中，获得序号为u的根ZC序列的相应的累乘因子W_u，l、中间结果的初始值Y_u(0)以及第零个离散傅立叶变换DFT结果X_u(0)，X_u(0)为根ZC序列中全部值的累加结果，W_u，l根据公式(1)获得，Y_u(0)根据公式(2)获得，其中，N_ZC为根ZC序列的长度，v为满足(uv－1)mod N_ZC＝0的最小整数；根据W_u，l、Y_u(0)以及X_u(0)顺序计算根ZC序列对应的第一个至第N_ZC－1个DFT结果，并结合X_u(0)得到根ZC序列对应的DFT序列，利用所述DFT序列进行随机接入检测。采用本发明技术方案，可以平衡随机接入检测的效率、运算开销以及存储空间。

Description

一种随机接入检测方法和通信装置

技术领域

本发明涉及通信技术领域，尤其涉及一种随机接入检测方法和通信装置。

背景技术

在LTE(Long Term Evolution，长期演进)系统中，随机接入技术是通信系统中用户设备(User Equipment)接入控制的一项重要技术，UE通过随机接入过程完成上行定时同步校正，用户功率调整和用户资源需求的申请。

LTE系统中RACH(Random Access Channel，随机接入信道)使用Zadoff-Chu(简称ZC)序列的循环移位作为前导(preamble)，，这些循环移位序列有可以称为零相关区域(Zero Correlation Zone简称ZCZ)。例如手机有业务需求时，首先向基站提出资源调度请求，即从可用的ZCZ序列中随机选用可用的一条作为preamble发送。基站检测RACH上是否有preamble序列被接收，如果有preamble检测到，就估计和更新该UE的RTD(Round Trip Delay，往返传输时延)值，并通过下行控制信道传递资源调度请求响应信息。

在现有技术中，基站通过盲搜得方式来检测RACH上是否有preamble发送，由于ZC序列具有在序列的循环自相关点上除了在起始点有峰值外，其他点上都是零值的特点，因此基站采用频域相关的方法来实现preamble的检测。其实现方法中包括根ZC序列进行DFT变换的步骤，目前，该步骤的实现方法包括直接法和查表法。在实现本发明过程中，发明人发现现有技术中至少存在如下问题：采用直接法对根ZC序列进行DFT变换时，将全部根ZC序列DFT变换的结果预先存储，耗费存储空间比较大，不适合在工程中采用；采用查表法对根ZC序列进行DFT变换时，需做相位索引累加，在做相位索引累加时，用到了求模运算，这在FPGA(Field-Programmable Gate Array，现场可编程门阵列)实现时需要用除法运算来实现，除法运算对于FPGA来讲不是很擅长，需要耗费很大资源。同时在相位累加时需要溢出保护。

发明内容

本发明实施例的目的在于提供一种随机接入检测方法和通信装置，用以平衡随机接入检测的效率、运算开销以及存储空间。

为了实现上述目的，本发明实施例提供了一种随机接入检测方法，包括：

获得序号为u的根ZC序列的相应的累乘因子W_u，1、中间结果的初始值Y_u(0)以及第零个离散傅立叶变换DFT结果X_u(0)，所述X_u(0)为所述根ZC序列中全部值的累加结果，所述W_u，1根据公式

获得，所述Y_u(0)根据公式获得，其中，所述N_ZC为所述根ZC序列的长度，v为满足(uv-1)mod N_ZC＝0的最小整数；

根据所述W_u，1、Y_u(0)以及X_u(0)顺序计算所述根ZC序列对应的第一个至第N_ZC-1个DFT结果，并结合X_u(0)得到所述根ZC序列对应的DFT序列，利用所述DFT序列进行随机接入检测。

本发明实施例还提供了一种离散傅立叶序列获得模块，包括：

第一处理单元，用于获得序号为u的根ZC序列的相应的累乘因子W_u，1、中间结果的初始值Y_u(0)以及第零个离散傅立叶变换DFT结果X_u(0)，所述X_u(0)为所述根ZC序列中全部值的累加结果，所述W_u，1根据公式

获得，所述Y_u(0)根据公式

获得，其中，所述N_ZC为所述根ZC序列的长度，v为满足(uv-1)mod N_ZC＝0的最小整数；

第二处理单元，用于根据所述W_u，1、Y_u(0)以及X_u(0)顺序计算所述根ZC序列对应的第一个至第N_ZC-1个DFT结果，并结合X_u(0)得到所述根ZC序列对应的DFT序列。

本发明实施例还提供了一种随机接入信道检测装置，其中，包括上述离散傅立叶序列获得模块，还包括：

多组天线的相关峰值检测模块，用于获得各天线的相关峰值；

峰值合并模块，用于对各天线对应同一ZC序列的相关峰值进行峰值合并并输出；

峰值检测模块，用于对所述峰值合并得到的数据进行峰值检测，以确定是否有用户设备UE尝试接入；

其中，每组天线的相关峰值检测模块中包括：

频谱搬移模块，用于将天线从随机接入信道RACH接收到的数据进行频谱搬移并输出；

DDC模块，用于将所述频谱搬移得到的数据进行DDC变换并输出；

快速傅立叶变换FFT模块，用于对所述DDC变换得到的数据进行FFT变换并输出；

频域相乘模块，用于将所述FFT变换得到的数据与所述离散傅立叶序列获得模块输出的数据进行频域相乘并输出；

快速傅立叶逆变换IFFT模块，用于对所述相乘得到的数据进行IFFT变换并输出；

求模平方模块，用于对所述IFFT变换得到的数据进行求模平方，以获得各天线的相关峰值。

本发明实施例还提供了一种基站，其中包括上述的随机接入信道检测装置。

本发明实施例的有益效果在于：

针对现有的根ZC序列DFT变换技术，要么需要大量的内存，要么需要除法运算和溢出保护，本发明实施例提出一种折衷的方法来实现根ZC序列的DFT变换，具体来说，由于在本发明实施例中，对于每个根ZC序列来说，只需要存储三个值，即W_u，1、Y_u(0)以及X_u(0)，因此，相对于直接法来说，本发明实施例提供的技术方案占用的存储资源远少于直接法，能够节约大量的存储空间。从运算复杂度上看，本发明实施例提供的技术方案仅用到复数乘法和移位运算，和查表法相比，规避了查表法中的求模运算和相位累加中的溢出保护，比较适合用FPGA实现。可见，本发明实施例提供的技术方案平衡了随机接入检测的效率、运算开销以及存储空间。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供了一种随机接入检测中获得根ZC序列对应的DFT序列的方法的流程图；

图2为实施例二中整个随机接入检测过程的示意图；

图3为实施例三中的离散傅立叶序列获得模块框图；

图4为实施例三的一个实例中的第二处理单元示意图；

图5为图4所示实例中的复数乘法器的原理图；

图6为实施例四中的随机接入信道检测装置框图。

具体实施方式

本发明实施例提供了一种随机接入检测方法，如图1所示，包括：

步骤101，获得序号为u的根ZC序列的相应的累乘因子W_u，1、中间结果的初始值Y_u(0)以及第零个离散傅立叶变换DFT结果X_u(0)；

其中，X_u(0)为所述根ZC序列中全部值的累加结果，所述W_u，1根据公式

获得，所述Y_u(0)根据公式

获得，其中，所述N_ZC为所述根ZC序列的长度，v为满足(uv-1)mod N_ZC＝0的最小整数。

在具体实现时，可以预先计算各根ZC序列的W_u，1、Y_u(0)以及X_u(0)并存储；在顺序计算所述根ZC序列对应的第一个至第N_ZC-1个DFT结果之前，根据根ZC序列的序号u读取相应的W_u，1、Y_u(0)以及X_u(0)。也可以在每次随机接入检测时再计算W_u，1、Y_u(0)以及X_u(0)。

步骤102，顺序计算所述根ZC序列对应的第一个至第N_ZC-1个DFT结果，并结合X_u(0)得到所述根ZC序列对应的DFT序列，利用该DFT序列进行随机接入检测。

其中，获得第k+1个DFT结果X_u(k+1)的方法为：将第k个DFT结果X_u(k)乘以第k个中间结果Y_u(k)再乘以所述W_u，1，其中k为取值在0至N_ZC-2之间的常数。

可见，对于每个根ZC序列来说，只需要存储三个值，即W_u，1、Y_u(0)以及X_u(0)，且在计算第一个至第N_ZC-1个DFT结果时，仅需要用到复数乘法和移位运算，运算较为简单。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。

实施例一

下面对本发明实施例的原理进行说明。

在随机接入检测中使用的根ZC序列中的值如式(1)所示：

$x_u\left(n\right)=e^{-j\frac{\mathrm{\πun}(n+1)}{N_{\mathrm{ZC}}}},0\≤n\≤N_{\mathrm{ZC}}-1---\left(1\right)$

其中，u为序列的标识号；N_ZC为序列的长度。

为了节省资源，提高ZC序列DFT变换的效率，通过对ZC序列的DFT变换公式变换，可得到一种递推公式，具体如下：

对于第u个ZC序列x_u(n)，其第k点的DFT如式(2)所示：

$X_u\left(k\right)=\mathrm{DFT}\left(x_u\left(n\right)\right)=\underset{n=0}{\overset{N_{\mathrm{ZC}}-1}{\mathrm{\Σ}}}{x}_u\left(n\right)e^{-j\frac{2\mathrm{\πkn}}{N_{\mathrm{ZC}}}}---\left(2\right)$

其中，k为取值在0至N_ZC-2之间的常数。

由式(2)可得：

$X_u(k+1)=\underset{n=0}{\overset{N_{\mathrm{ZC}}-1}{\mathrm{\Σ}}}{x}_u\left(n\right)e^{-j\frac{2\mathrm{\πn}(k+1)}{N_{\mathrm{ZC}}}}$

$=\underset{n=0}{\overset{N_{\mathrm{ZC}}-1}{\mathrm{\Σ}}}{e}^{-\mathrm{j\πu}\frac{n(n+1)}{N_{\mathrm{ZC}}}}{e}^{-j\frac{2\mathrm{\πn}(k+1)}{N_{\mathrm{ZC}}}}---\left(3\right)$

如果v是满足u·v＝1mod N_ZC的最小整数，即满足(uv-1)mod N_ZC＝0的最小整数，则可得递推公式：

$X_u(k+1)=\underset{n=0}{\overset{N_{\mathrm{ZC}}-1}{\mathrm{\Σ}}}{e}^{-j\frac{\mathrm{\π}}{N_{\mathrm{ZC}}}\{u(n^2+n)+2\mathrm{uvn}\}}{e}^{-j\frac{2\mathrm{\πn}}{N_{\mathrm{ZC}}}k}$

$=\underset{n=0}{\overset{N_{\mathrm{ZC}}-1}{\mathrm{\Σ}}}{e}^{-j\frac{\mathrm{\πu}}{N_{\mathrm{ZC}}}\{n^2+n(v+v+1)+v(v+1)-v(v+1)\}}{e}^{-j\frac{2\mathrm{\πk}}{N_{\mathrm{ZC}}}(n+v-v)}$

$=\underset{n=0}{\overset{N_{\mathrm{ZC}}-1}{\mathrm{\Σ}}}{e}^{-j\frac{\mathrm{\πu}}{N_{\mathrm{ZC}}}(n+v)(n+v+1)}{e}^{-j\frac{2\mathrm{\πk}}{N_{\mathrm{ZC}}}(n+v)}{e}^{j\frac{\mathrm{\π}}{N_{\mathrm{ZC}}}\{\mathrm{uv}(v+1)+2\mathrm{kv}\}}---\left(4\right)$

$=X_u\left(k\right)*e^{j\frac{\mathrm{\π}}{N_{\mathrm{ZC}}}\{\mathrm{uv}(v+1)+2\mathrm{kuvv}\}}$

$=X_u\left(k\right)*e^{j\frac{\mathrm{\πuv}}{N_{\mathrm{ZC}}}(2\mathrm{kv}+v+1)}$

令 $Y_u\left(k\right)=Z_u\left(k\right)\·e^{j\frac{\mathrm{\πuv}(v+1)}{N_{\mathrm{ZC}}}},$ 其中 $Z_u\left(k\right)=e^{j\frac{2\mathrm{\π}{\mathrm{uv}}^2}{N_{\mathrm{ZC}}}k},$ 则可得到：

$Y_u(k+1)=Z_u(k+1)\·e^{j\frac{\mathrm{\πuv}(v+1)}{N_{\mathrm{ZC}}}}=Z_u\left(k\right)\·e^{j\frac{2\mathrm{\π}{\mathrm{uv}}^2}{N_{\mathrm{ZC}}}}\·e^{j\frac{\mathrm{\πuv}(v+1)}{N_{\mathrm{ZC}}}}=Y_u\left(k\right)\·e^{j\frac{2\mathrm{\πu}{v}^2}{N_{\mathrm{ZC}}}}---\left(5\right)$

其中 $Y_u\left(0\right)=\·e^{j\frac{\mathrm{\πun}(v+1)}{N_{\mathrm{ZC}}}}.$

而递推式(4)则可变为：

X_u(k+1)＝X_u(k)·Y_u(k)                    (6)

其中 $X_u\left(0\right)=\underset{n=0}{\overset{N_{\mathrm{ZC}}-1}{\mathrm{\Σ}}}{x}_u\left(n\right),$ 即X_u(0)为序号为u的根ZC序列中全部值的累加结果，x_u(n)为序号为u的根ZC序列中的值的表达式。

令 $W_{u,1}=e^{j\frac{2\mathrm{\π}{\mathrm{uv}}^2}{N_{\mathrm{ZC}}}},$ 则式(5)可以变为：

Y_u(k+1)＝Y_u(k)·W_u，1                (7)

式(7)也可以被理解为：

Y_u(k)＝Y_u(k-1)·W_u，1                (8)

将式(8)带入式(6)可以得到：

X_u(k+1)＝X_u(k)·Y_u(k-1)·W_u，1        (9)

其中k为取值在1至N_ZC-2之间的常数，可见，式(9)能够计算X_u(2)至X_u(N_ZC-1)的值，对于X_u(1)，由式(6)可知，X_u(1)＝X_u(0)·Y_u(0)。

在计算根ZC序列对应的DFT序列时，可以根据式(6)计算得到X_u(1)，再根据式(9)计算得到X_u(2)至X_u(N_ZC-1)的值，并结合X_u(0)得到根ZC序列对应的DFT序列。

实施例二

图2示出了本实施例中整个随机接入检测过程。

对于每条天线RACH接收到的数据来说，都要进行以下步骤：

步骤一，将天线从RACH接收到的数据进行频谱搬移；

具体的频谱搬移方式为：将天线从RACH接收到的数据与 $d\left(n\right)=e^{-2\mathrm{\πj}{f}_{0}n}$ 相乘，其中，f₀为RACH中心频率相对于0中频的频率偏移。

步骤二，对频谱搬移后的数据进行DDC(Digital Down Conversion，数字下变频)变换；

步骤三，对DDC变换得到的数据进行FFT(Fast Fourier Transform，快速傅立叶变换)变换；

步骤四，对FFT变换得到的结果与序号为u的根ZC序列对应的DFT序列进行频域相乘；

获得根ZC序列对应的DFT序列的方法请参见实施例一。

步骤五，对相乘结果做IFFT(快速傅立叶逆变换)变换；

步骤六，对IFFT变换的结果求模平方得到该天线的相关峰值。

在获得各天线对应同一根ZC序列的相关峰值后，例如，获得各天线对应序号为u的根ZC序列的相关峰值后，将各相关峰值进行峰值合并，对合并的结果进行峰值检测，以确定是否有UE尝试接入。在确定有UE尝试接入后，基站可以估计和更新该UE的RTD值，并通过下行控制信道传递资源调度请求响应信息。

由于preamble的检测采用盲检测的方法，因此小区配置多少条ZC序列，上述过程就要进行多少次。

实施例三

本实施例中的离散傅立叶序列获得模块，如图3所示，包括：

第一处理单元301，用于获得序号为u的根ZC序列的相应的累乘因子W_u，1、中间结果的初始值Y_u(0)以及第零个离散傅立叶变换DFT结果X_u(0)，所述X_u(0)为所述根ZC序列中全部值的累加结果，所述W_u，1根据公式获得，所述Y_u(0)根据公式

获得，其中，所述N_ZC为所述根ZC序列的长度，v为满足(uv-1)mod N_ZC＝0的最小整数；

第二处理单元302，用于根据所述W_u，1、Y_u(0)以及X_u(0)顺序计算所述根ZC序列对应的第一个至第N_ZC-1个DFT结果，并结合X_u(0)得到所述根ZC序列对应的DFT序列。

该模块中还可以包括第一存储单元或第二存储单元，其中：

第一存储单元，用于保存全部根ZC序列的W_u，1、Y_u(0)以及X_u(0)。

第二存储单元，用于保存小区配置的各根ZC序列的W_u，1、Y_u(0)以及X_u(0)。

这样第二处理单元302可以从第一存储单元或第二存储单元获得序号为u的根ZC序列的W_u，1、Y_u(0)以及X_u(0)。

由于第一存储单元中保存全部根ZC序列的W_u，1、Y_u(0)以及X_u(0)，因此，在小区配置的根ZC序列发生变化时，不需要对第一存储单元进行更新。而由于第二存储单元中仅保存小区配置的各根ZC序列的W_u，1、Y_u(0)以及X_u(0)，因此，相对于保存全部根ZC序列的W_u，1、Y_u(0)以及X_u(0)来说，能够节约存储空间，但是在小区配置的根ZC序列发生变化时，需要对保存的W_u，1、Y_u(0)以及X_u(0)进行更新。

对于一个根ZC序列来说，存储其对应的W_u，1、Y_u(0)以及X_u(0)时，可以按照N_ZC＝839，把W_u，1实部和虚部做成定标为Q(16，15)表，其中，16表示数据的位宽，15表示数据小数位的位宽，u＝1，2，...，838，则需要存储空间为838*2*16＝26.1kbit(千比特)。同样Y_u(0)和X_u(0)做实部和虚部做成定标为Q(16，15)表，需要存储空间同为838*2*16＝26.1kbit。最后总共需要存储空间为78.3kbit。

第一存储单元和第二存储单元可以采用ROM(Read-Only Memory，只读存储器)来实现，其中，各个W_u，1、Y_u(0)、X_u(0)可以分别保存在一个ROM块中，该ROM块的大小为838*2*16＝26.1kbit。

在本实施例的一个实例中，第二处理单元302如图4所示，采用xilinx的FPGA实现，包括第一延时器401、第二延时器402、第一复数乘法器403、第二复数乘法器404、第一多路选择器405、第二多路选择器406，其中：

第一复数乘法器403，用于将第一延时器401输出的值与W_u，1相乘并输出给第一多路选择器405；

第一多路选择器405，用于对第一复数乘法器403输出的值以及Y_u(0)进行选择并输出给第二复数乘法器404以及第一延时器401；

第一延时器401和第二延时器402，用于将接收到的值延时一个时钟周期后输出；

第二多路选择器406，用于对第二延时器402输出的值以及X_u(0)进行选择并输出给第二复数乘法器404；

第二复数乘法器404，用于将第二多路选择器406输出的值与第一多路选择器405输出的值相乘并输出给第二延时器402以及作为X_u(k+1)输出。

其中，在计算一个根ZC序列的DFT序列的第一时钟周期内，第一多路选择器405选择Y_u(0)输出，第二多路选择器406选择X_u(0)输出，则X_u(1)由X_u(0)和Y_u(0)相乘得到，在计算该根ZC序列的DFT序列的其他时钟周期内，第一多路选择器405选择第一复数乘法器403的结果输出，第二多路选择器406选择第二复数乘法器404的结果输出。

例如，在第二个时钟周期内，第一复数乘法器403的输入为W_u，1以及Y_u(0)，这是由于Y_u(0)在第一时钟周期内从第一多路选择器405输出给第一延时器401，第一延时器401在第二周期将Y_u(0)输出给第一复数乘法器403，W_u，1和Y_u(0)相乘得到Y_u(1)输出给第一延时器401和第二复数乘法器404，第二延时器402在第二时钟周期将第一时钟周期接收到的X_u(1)输出给第二多路选择器406，第二多路选择器406选择X_u(1)输出给第二复数乘法器404，第二复数乘法器404将Xu(1)和Yu(1)相乘得到Xu(2)。

该实例使用FPGA中自带的IP核DSP48搭建复数乘法器来作为上述第一复数乘法器403和第二复数乘法器404，复数乘法通过实部和虚部的操作数组合得到实部和虚部的结果。例如复数A和B，其相乘结果H的实部和虚部可通过式(10)操作得到：

H_实部＝A_实部*B_实部-A_虚部*B_虚部

H_虚部＝A_实部*B_虚部+A_虚部*B_实部                (10)

因此，该实例中复数乘法器的原理图如图5所示，其中一个延时器表示延迟一个时钟周期，两个延时器表示延迟两个时钟周期。

在本实例中，两个复数乘法器共需要8个DSP48，第一个复数乘法器两个输入W_u，1和Y_u(k)的定标为Q(16，15)，相乘输出定标为Q(32，30)，先饱和左移1位，然后左移16位，得到Y_u(k+1)输出，其定标为Q(16，15)的数。然后和X_u(k)相乘。X_u(k)定标为Q(16，15)。输出结果先饱和左移1位，然后左移16位，最后得到X_u(k+1)，其定标为Q(16，15)。

实施例四

本实施例中的随机接入信道检测装置，如图6所示，包括实施例三所述的离散傅立叶序列获得模块，还包括：

多组天线的相关峰值检测模块601，用于获得各天线的相关峰值；

峰值合并模块602，用于对各天线对应同一ZC序列的相关峰值进行峰值合并并输出；

峰值检测模块603，用于对所述峰值合并得到的数据进行峰值检测，以确定是否有用户设备UE尝试接入；

其中，每组天线的相关峰值检测模块601中包括：

频谱搬移模块，用于将天线从随机接入信道RACH接收到的数据进行频谱搬移并输出；

DDC模块，用于将所述频谱搬移得到的数据进行DDC变换并输出；

快速傅立叶变换FFT模块，用于对所述DDC变换得到的数据进行FFT变换并输出；

频域相乘模块，用于将所述FFT变换得到的数据与所述离散傅立叶序列获得模块输出的数据进行频域相乘并输出；

快速傅立叶逆变换IFFT模块，用于对所述相乘得到的数据进行IFFT变换并输出；

求模平方模块，用于对所述IFFT变换得到的数据进行求模平方，以获得各天线的相关峰值。

本实施例中的基站，包括上述的随机接入信道检测装置。

综上所述，由于在本发明实施例中，对于每个根ZC序列来说，只需要存储三个值，即W_u，1、Y_u(0)以及X_u(0)，从运算复杂度上看，本发明实施例提供的技术方案仅用到复数乘法和移位运算，比较适合用FPGA实现。可见，本发明实施例提供的技术方案平衡了随机接入检测的效率、运算开销以及存储空间。

本发明实施例从工程实现角度来，有着广泛的应用场景。所有按照一定步长，通过相位累加，然后查表的计算来讲，都可以采用累乘的方法来代替查表法，例如数字DDC，每个样点值的输出，需要通过先计算相位索引，然后查表输出样点值。同样可以采用累乘法。规避了查表法中的求模运算和相位累加中的溢出保护。

另外采用累乘法不仅可以应用在FPGA上实现，也可以在定点DSP(Digital Signal Processor，数字信号处理器)中应用。对于定点DSP来讲，乘法运算和移位运算实现起来也比较简单，通过乘法和移位运算规避掉求模运算和相位累加中的溢出判断，容易使程序实现流水线操作，提高运算效率。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1、一种随机接入检测方法，其特征在于，包括：

获得序号为u的根ZC序列的相应的累乘因子W_u，1、中间结果的初始值Y_u(0)以及第零个离散傅立叶变换DFT结果X_u(0)，所述X_u(0)为所述根ZC序列中全部值的累加结果，所述W_u，1根据公式

获得，所述Y_u(0)根据公式

获得，其中，所述N_ZC为所述根ZC序列的长度，v为满足(uv-1)mod N_ZC＝0的最小整数；

根据所述W_u，1、Y_u(0)以及X_u(0)顺序计算所述根ZC序列对应的第一个至第N_ZC-1个DFT结果，并结合X_u(0)得到所述根ZC序列对应的DFT序列，利用所述DFT序列进行随机接入检测。

2、根据权利要求1所述的方法，其特征在于，计算所述根ZC序列对应的第一个DFT结果的方法为：将所述X_u(0)乘以所述Y_u(0)；

计算所述根ZC序列对应的第k+1个DFT结果的方法为：将第k个DFT结果X_u(k)乘以第k-1个中间结果Y_u(k-1)再乘以所述W_u，1，其中k为取值在1至N_ZC-2之间的常数。

3、根据权利要求1所述的方法，其特征在于，预先计算各根ZC序列的W_u，1、Y_u(0)以及X_u(0)并存储；

在所述顺序计算所述根ZC序列对应的第一个至第N_ZC-1个DFT结果之前，根据所述根ZC序列的序号u读取相应的W_u，1、Y_u(0)以及X_u(0)。

4、根据权利要求1所述的方法，其特征在于，所述利用所述DFT序列进行随机接入检测的方法包括：

将天线从随机接入信道RACH接收到的数据进行频谱搬移，并进行数字下变频DDC变换，再进行快速傅立叶变换FFT，并将得到的结果与所述序号为u的根ZC序列对应的DFT序列进行频域相乘，并对相乘结果做快速傅立叶逆变换IFFT，并求模平方得到该天线的相关峰值；

并将获得的各天线对应所述序号为u的根ZC序列的相关峰值进行峰值合并，对合并的结果进行峰值检测，以确定是否有用户设备UE尝试接入。

5、一种离散傅立叶序列获得模块，其特征在于，包括：

第一处理单元，用于获得序号为u的根ZC序列的相应的累乘因子W_u，1、中间结果的初始值Y_u(0)以及第零个离散傅立叶变换DFT结果X_u(0)，所述X_u(0)为所述根ZC序列中全部值的累加结果，所述W_u，1根据公式

获得，所述Y_u(0)根据公式

获得，其中，所述N_ZC为所述根ZC序列的长度，v为满足(uv-1)mod N_ZC＝0的最小整数；

第二处理单元，用于根据所述W_u，1、Y_u(0)以及X_u(0)顺序计算所述根ZC序列对应的第一个至第N_ZC-1个DFT结果，并结合X_u(0)得到所述根ZC序列对应的DFT序列。

6、根据权利要求5所述的模块，其特征在于，还包括第一存储单元，用于保存全部根ZC序列的W_u，1、Y_u(0)以及X_u(0)；

所述第二处理单元从所述第一存储单元获得序号为u的根ZC序列的W_u，1、Y_u(0)以及X_u(0)。

7、根据权利要求5所述的模块，其特征在于，还包括第二存储单元，用于保存小区配置的各根ZC序列的W_u，1、Y_u(0)以及X_u(0)；

所述第二处理单元从所述第二存储单元获得序号为u的根ZC序列的W_u，1、Y_u(0)以及X_u(0)。

8、根据权利要求5所述的模块，其特征在于，所述第二处理单元包括第一延时器、第二延时器、第一复数乘法器、第二复数乘法器、第一多路选择器、第二多路选择器，其中：

所述第一复数乘法器，用于将所述第一延时器输出的值与W_u，1相乘并输出给所述第一多路选择器；

所述第一多路选择器，用于对所述第一复数乘法器输出的值以及Y_u(0)进行选择并输出给所述第二复数乘法器以及所述第一延时器；

所述第一延时器和所述第二延时器，用于将接收到的值延时一个时钟周期后输出；

所述第二多路选择器，用于对所述第二延时器输出的值以及X_u(0)进行选择并输出给所述第二复数乘法器；

所述第二复数乘法器，用于将所述第二多路选择器输出的值与所述第一多路选择器输出的值相乘并输出给所述第二延时器以及作为X_u(k+1)输出。

9、一种随机接入信道检测装置，其特征在于，包括根据权利要求5所述的离散傅立叶序列获得模块，还包括：

多组天线的相关峰值检测模块，用于获得各天线的相关峰值；

峰值合并模块，用于对各天线对应同一ZC序列的相关峰值进行峰值合并并输出；

峰值检测模块，用于对所述峰值合并得到的数据进行峰值检测，以确定是否有用户设备UE尝试接入；

其中，每组天线的相关峰值检测模块中包括：

频谱搬移模块，用于将天线从随机接入信道RACH接收到的数据进行频谱搬移并输出；

数字下变频DDC模块，用于将所述频谱搬移得到的数据进行DDC变换并输出；

快速傅立叶变换FFT模块，用于对所述DDC变换得到的数据进行FFT变换并输出；

频域相乘模块，用于将所述FFT变换得到的数据与所述离散傅立叶序列获得模块输出的数据进行频域相乘并输出；

快速傅立叶逆变换IFFT模块，用于对所述相乘得到的数据进行IFFT变换并输出；

求模平方模块，用于对所述IFFT变换得到的数据进行求模平方，以获得各天线的相关峰值。

10、一种基站，其特征在于，包括根据权利要求9所述的装置。

Images