CN101499315B - 快闪存储器平均磨损方法及其控制器 - Google Patents

快闪存储器平均磨损方法及其控制器 Download PDF

Info

Publication number
CN101499315B
CN101499315B CN2008100054237A CN200810005423A CN101499315B CN 101499315 B CN101499315 B CN 101499315B CN 2008100054237 A CN2008100054237 A CN 2008100054237A CN 200810005423 A CN200810005423 A CN 200810005423A CN 101499315 B CN101499315 B CN 101499315B
Authority
CN
China
Prior art keywords
flash memory
area
block
count value
running
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100054237A
Other languages
English (en)
Other versions
CN101499315A (zh
Inventor
叶志刚
朱健华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Group electronics Limited by Share Ltd
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN2008100054237A priority Critical patent/CN101499315B/zh
Publication of CN101499315A publication Critical patent/CN101499315A/zh
Application granted granted Critical
Publication of CN101499315B publication Critical patent/CN101499315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开一种平均磨损方法,其用于多层存储单元(Multi Level Cell,MLC)NAND快闪存储器。上述存储器包括具有多个区块的第一区域与具有多个区块的第二区域,且第一与第二区域的区块分别包括上页与下页。此平均磨损方法包括使用不同的启动条件来分别判断在MLC NAND快闪存储器的第一区域与第二区域中是否启动平均抹除程序的交换区块运作;以及分别在第一与第二区域中进行交换区块运作,其中第一区域的区块是仅使用下页来存取,并且第二区域的区块是同时使用下页与上页来存取。因此,可有效地延长快闪存储器的寿命同时避免系统资源的无谓浪费。

Description

快闪存储器平均磨损方法及其控制器
技术领域
本发明是有关于一种平均磨损方法,且特别是有关于一种用于快闪存储器的平均磨损方法及其控制器。 
背景技术
数码相机、手机相机与MP3在这几年来的成长十分迅速,使得消费者对储存媒体的需求也急速增加,由于快闪存储器(Flash Memory)具有资料非挥发性、省电、体积小与无机械结构等的特性,适合可携式应用,最适合使用于这类可携式由电池供电的产品上。除了可携式产品内建存储器需要之外,对于小型存储卡与随身碟等外接式产品来说,每个人可能同时拥有多个随身碟与小型存储卡,所以市场规模较那些设备更大。因此,近年快闪存储器产业成为电子产业中相当热门的一环。 
虽然快闪存储器具有可写入、可抹除、以及断电后仍可保存数据的优点。然而,快闪存储器区块的抹除次数是有限的,例如存储器区块抹除一万次后就会磨损。当存储器区块磨损导致储存容量的部分的使用损失或性能的明显退化时,会造成使用者储存资料的损失或无法储存资料等不利影响。 
快闪存储器区块的磨损取决于每一区块中被程序(program)或抹除的次数。也就是,若一区块仅被程序(或者写入)一次,而后未被再程序时,则此区块的磨损将相对地低,反之,若一区块被重复地程序与抹除时,则此区块的磨损就会相对地高。例如,当存取存储器区块的主机重复地使用相同逻辑区块地址来写入资料时,则快闪存储器内的相同实体位置的区块会被重复地写入与抹除。 
当某些区块被磨损同时其他区块相对地未磨损时,一般而言磨损区块的存在会降低快闪存储器的性能。除了磨损区块本身性能的退化之外,当未磨损的区块不足以储存资料时,快闪存储器整体的性能也会降低。也就是,当快闪存 储器发生超过一门限数的磨损区块时,即使仍有其他区块未磨损,然,此快闪存储器会被判为无法再使用。当实质上未磨损区块被视为无法使用时,将为造成资源实际上的浪费。 
为了增加快闪存储器的寿命,会尽可能平均地使用快闪存储器的区块。一般为达到平均使用的目的会在存取一段时间后进行交换区块的运作来平均磨损。现有交换区块的技术是针对快闪存储器的所有区块执行相同的交换区块运作规则。然而,目前已开始针对快闪存储器的区块进行分区并且以不同的使用方式来进行存取,使得不同区域的磨损状况不尽相同。因此,对所有区块使用同一交换区块运作规则会造成无谓的浪费。基此,有需要发展一平均磨损方法,其可有效地延长快闪存储器的寿命同时考量各区域的特性而避免系统资源的无谓浪费。 
发明内容
本发明提供一种平均磨损方法及控制器,其以不同的启动条件对多层存储单元(Multi Level Cell,MLC)NAND快闪存储器中不同程序方式的区块进行平均抹除程序,由此有效地延长快闪存储器的寿命同时考量各区域的特性而避免系统资源的无谓浪费。 
本发明提供一种平均磨损方法及控制器,其对MLC NAND快闪存储器中不同程序方式的区块进行不同的平均抹除程序,由此有效地延长快闪存储器的寿命同时考量各区域的特性而避免系统资源的无谓浪费。 
本发明提供一种平均磨损方法及控制器,其以不同的启动条件对快闪存储器模组中不同的快闪存储器进行平均抹除程序,由此有效地延长快闪存储器模组的寿命同时考量不同快闪存储器的特性而避免系统资源的无谓浪费。 
本发明提供一种平均磨损方法及控制器,其对快闪存储器模组中不同的快闪存储器进行不同的平均抹除程序,由此有效地延长快闪存储器模组的寿命同时考量不同快闪存储器的特性而避免系统资源的无谓浪费。 
本发明提出一种平均磨损方法,其适用于MLC NAND快闪存储器,MLCNAND快闪存储器包括具有多个区块的第一区域与具有多个区块的第二区域,且第一区域与第二区域的区块分别包括上页与下页,此平均磨损方法包括使用 不同的启动条件来分别判断在MLC NAND快闪存储器的第一区域与第二区域中是否启动平均抹除程序的交换区块运作;以及分别在第一区域与第二区域中进行交换区块运作,其中第一区域的区块仅使用下页来存取,并且第二区域的区块同时使用下页与上页来存取。 
在本发明的平均磨损方法中,上述的在第一区域中交换区块运作的启动条件为第一区域的抹除次数的第一计数值大于第一门限值,并且在第二区域中交换区块运作的启动条件为第二区域的抹除次数的第二计数值大于第二门限值,其中第一门限值大于第二门限值,且在执行交换区块运作之后会重置相对应的第一计数值或第二计数值。 
在本发明的平均磨损方法中,上述的当满足在第一区域中交换区块运作的启动条件时,还包括判断主机的写入指令为非连续写入指令或第一计数值减去第一门限值所获得的值大于一上限预设值时,才在第一区域中启动交换区块运作;以及其中当满足在第二区域中交换区块的启动条件时,还包括判断主机的写入指令为非连续写入指令或第二计数值减去第二门限值所获得的值大于一上限预设值时,才在第二区域中启动交换区块运作。 
在本发明的平均磨损方法中,当同时满足上述的在第一区域中交换区块运作的启动条件与在第二区域中交换区块运作的启动条件时,仅在第二区域中启动交换区块运作。 
在本发明的平均磨损方法中,上述的交换区块运作是将关联为MLC NAND快闪存储器的资料区的区块搬移至MLC NAND快闪存储器的备用区,并且将关联为备用区的区块搬移至资料区,同时将资料区中的此区块的资料复制到备用区中的此区块中。 
本发明提出一种平均磨损方法,其适用于MLC NAND快闪存储器,MLCNAND快闪存储器包括具有多个区块的第一区域与具有多个区块的第二区域,且第一区域与第二区域的区块分别包括上页与下页,此平均磨损方法包括在第一区域与第二区域中分别执行不耗资源平均抹除程序与耗资源平均抹除程序,其中第一区域的区块仅使用下页来存取,并且第二区域的区块同时使用下页与上页来存取。 
在本发明的平均磨损方法中,上述的不耗资源平均抹除程序包括计数第一 区域的抹除次数的第一计数值;以及当第一计数值大于第一门限值时,则将第一区域中关联为MLC NAND快闪存储器的资料区的一区块搬移至MLC NAND快闪存储器的备用区,并且将第一区域中关联为备用区的一区块搬移至资料区,同时将资料区中的此区块的资料复制到备用区中的此区块中。 
在本发明的平均磨损方法中,上述的耗资源平均抹除程序包括计数第二区域中每一所述多个区块的抹除次数;计数第二区域的抹除次数的第二计数值;以及当第二计数值大于第二门限值时,则将第二区域中关联为MLC NAND快闪存储器的资料区的区块之中具相对小抹除次数的区块搬移至MLC NAND快闪存储器的备用区,并且将第二区域中关联为备用区的区块之中具相对大抹除次数的区块搬移至资料区,同时将资料区中具相对小抹除次数的区块的资料复制到备用区中具相对大抹除次数的区块中。 
本发明提出一种平均磨损方法,其适用于具有第一快闪存储器与第二快闪存储器的快闪存储器模组,此平均磨损方法包括使用不同的启动条件来分别判断在存储器模组的第一快闪存储器与第二快闪存储器中是否启动平均抹除程序的交换区块运作;以及分别在第一快闪存储器与第二快闪存储器中进行交换区块运作,其中第一快闪存储器为SLC NAND快闪存储器,并且第二快闪存储器为MLC NAND快闪存储器。 
在本发明的一实施例中,上述的在第一快闪存储器中交换区块运作的启动条件为第一快闪存储器的抹除次数的第一计数值大于第一门限值,并且在第二快闪存储器中交换区块运作的启动条件为第二快闪存储器的抹除次数的第二计数值大于第二门限值,其中第一门限值大于第二门限值,且在执行交换区块运作之后会重置相对应的第一计数值或第二计数值。 
在本发明的平均磨损方法中,上述的当满足在第一快闪存储器中交换区块运作的启动条件时,还包括判断主机的写入指令为非连续写入指令或将第一计数值减去第一门限值所获得的值大于一上限预设值时,才在第一快闪存储器中启动交换区块运作;以及其中当满足在第二快闪存储器中交换区块的启动条件时,还包括判断主机的写入指令为非连续写入指令或将第二计数值减去第二门限值所获得的值大于一上限预设值时,才在第二快闪存储器中启动交换区块运作。 
在本发明的平均磨损方法中,当同时满足上述的在第一快闪存储器中交换区块运作的启动条件与在第二快闪存储器中交换区块运作的启动条件时,仅在第二快闪存储器中启动交换区块运作。 
在本发明的平均磨损方法中,上述的交换区块运作是将关联为快闪存储器模组的资料区的区块搬移至快闪存储器模组的备用区,并且将关联为备用区的区块搬移至资料区,同时将资料区的此区块的资料复制到备用区的此区块中。 
本发明提出一种平均磨损方法,其适用于具有第一快闪存储器与第二快闪存储器的快闪存储器模组,此平均磨损方法包括在快闪存储器模组的第一快闪存储器与第二快闪存储器中分别执行不耗资源平均抹除程序与耗资原平均抹除程序,其中第一快闪存储器为SLC NAND快闪存储器,并且第二快闪存储器为MLC NAND快闪存储器。 
在本发明的平均磨损方法中,上述的不耗资源平均抹除程序包括计数第一快闪存储器的抹除次数的第一计数值;以及当第一计数值大于第一门限值时,则将第一快闪存储器中关联为第一快闪存储器的资料区的区块搬移至第一快闪存储器的备用区,并且将第一快闪存储器中关联为备用区的区块搬移至资料区,同时将资料区中的此区块的资料复制到备用区中的此区块中。 
在本发明的平均磨损方法中,上述的耗资源平均抹除程序包括计数第二快闪存储器中每一区块的抹除次数;计数第二快闪存储器的抹除次数的第二计数值;以及当第二计数值大于第二门限值时,则将第二快闪存储器中关联为第二快闪存储器的资料区的区块之中具相对小抹除次数的区块搬移至第二快闪存储器的备用区,并且将第二快闪存储器中关联为备用区的区块之中具相对大抹除次数的区块搬移至资料区,同时将资料区中具相对小抹除次数的区块的资料复制到备用区中具相对大抹除次数的区块中。 
本发明提出一种控制器,其适用于储存装置的MLC NAND快闪存储器,MLC NAND快闪存储器包括具有多个区块的第一区域与具有多个区块的第二区域,且第一区域与第二区域的区块分别包括上页与下页,此控制器包括快闪存储器接口、缓冲存储器、微处理单元以及存储器管理模组。快闪存储器接口电性连接至微处理单元并且用以存取MLC NAND快闪存储器。缓冲存储器电性连接至微处理单元并且用以暂时地储存资料。存储器管理模组电性连接至微 处理单元并且用以在第一区域的抹除次数的第一计数值大于第一门限值时在第一区域中启动平均抹除程序的交换区块运作,并且存储器管理模组在第二区域的抹除次数的第二计数值大于第二门限值时在第二区域中启动交换区块运作,其中第一门限值大于第二门限值,且在执行交换区块运作后会重置相对应的第一计数值或第二计数值。其中第一区域的区块仅使用下页来存取,并且第二区域的区块同时使用下页与上页来存取。 
在本发明的控制器中,上述的当满足在第一区域中交换区块运作的启动条件时,存储器管理模组还包括判断主机的写入指令为非连续写入指令或将第一计数值减去第一门限值所获得的值大于一上限预设值时,才在第一区域中启动交换区块运作;以及其中当满足在第二区域中交换区块运作的启动条件时,存储器管理模组还包括判断主机的写入指令为非连续写入指令或将第二计数值减去第二门限值所获得的值大于一上限预设值时,才在第二区域中启动交换区块运作。 
在本发明的控制器中,当同时满足上述的在第一区域中交换区块运作的启动条件与在第二区域中交换区块运作的启动条件时,存储器管理模组仅在第二区域中启动交换区块运作。 
在本发明的控制器中,上述的存储器管理模组进行交换区块运作是将关联为MLC NAND快闪存储器的资料区的区块搬移至MLC NAND快闪存储器的备用区,并且将备用区的区块搬移至资料区,同时将资料区中的此区块的资料复制到备用区中的此区块中。 
本发明提出一种控制器,其适用于储存装置的MLC NAND快闪存储器,MLC NAND快闪存储器包括具有多个区块的第一区域与具有多个区块的第二区域,且第一区域与第二区域的区块分别包括上页与下页,此控制器包括快闪存储器接口、缓冲存储器、微处理单元以及存储器管理模组。快闪存储器电性连接至微处理单元并且接口用以存取MLC NAND快闪存储器。缓冲存储器电性连接至微处理单元并且用以暂时地储存资料。存储器管理模组电性连接至微处理单元并且用以在第一区域与第二区域中分别执行不耗资源平均抹除程序与耗资源平均抹除程序,其中不耗资源平均抹除程序为计数第一区域的抹除次数的第一计数值,其中当第一计数值大于第一门限值时,则将第一区域中关联 为MLC NAND快闪存储器的资料区的区块搬移至MLC NAND快闪存储器的备用区,并且将第一区域中关联为备用区的区块搬移至资料区,同时将资料区中的此区块的资料复制到备用区的此区块中,其中第一区域的区块仅使用下页来存取,并且第二区域的区块同时使用下页与上页来存取。 
在本发明的控制器中,上述的存储器管理模组执行该耗资源平均抹除程序为计数第二区域中每一区块的抹除次数以及计数第二区域的抹除次数的第二计数值,其中当第二计数值大于第二门限值时,则将第二区域中关联为MLCNAND快闪存储器的资料区的区块之中具相对小抹除次数的区块搬移至MLCNAND快闪存储器的备用区,并且将第二区域中关联为备用区的区块之中具相对大抹除次数的区块搬移至资料区,同时将资料区中具相对小抹除次数的此区块的资料复制到备用区中具相对大抹除次数的此区块中。 
本发明提出一种控制器,其适用于储存装置的快闪存储器模组,快闪存储器模组包括第一快闪存储器与第二快闪存储器,此控制器包括快闪存储器接口、缓冲存储器、微处理单元以及存储器管理模组。快闪存储器接口电性连接至微处理单元并且用以存取快闪存储器模组。缓冲存储器电性连接至微处理单元并且用以暂时地储存资料。存储器管理模组电性连接至微处理单元并且用以在第一快闪存储器的抹除次数的第一计数值大于第一门限值时在第一快闪存储器中启动平均抹除程序的交换区块运作,并且存储器管理模组在第二快闪存储器的抹除次数的第二计数值大于第二门限值时在第二快闪存储器中启动交换区块运作,其中第一门限值大于第二门限值,且存储器管理模组在执行交换区块运作之后会重置第一计数值与第二计数值,其中第一快闪存储器为SLCNAND快闪存储器,并且第二快闪存储器为MLC NAND快闪存储器。 
在本发明的控制器中,上述的当满足在第一快闪存储器中交换区块运作的启动条件时,存储器管理模组还包括判断主机的写入指令为非连续写入指令或将第一计数值减去第一门限值所获得的值大于一上限预设值时,才在第一快闪存储器中启动交换区块运作;以及其中当满足在第二快闪存储器中交换区块运作的启动条件时,存储器管理模组还包括判断主机的写入指令为非连续写入指令或将第二计数值减去第二门限值所获得的值大于一上限预设值时,才在第二快闪存储器中启动交换区块运作。 
在本发明的控制器中,当同时满足上述的在第一快闪存储器中交换区块运作的启动条件与在第二快闪存储器中交换区块运作的启动条件时,存储器管理模组仅在第二快闪存储器中启动交换区块运作。 
本发明提出一种控制器,其适用于储存装置的快闪存储器模组,快闪存储器模组包括第一快闪存储器与第二快闪存储器,此控制器包括快闪存储器接口、缓冲存储器、微处理单元以及存储器管理模组。快闪存储器接口电性连接至微处理单元并且用以存取快闪存储器模组。缓冲存储器电性连接至微处理单元并且用以暂时地储存资料。存储器管理模组电性连接至微处理单元并且用以在快闪存储器模组的第一快闪存储器与第二快闪存储器中分别执行不耗资源平均抹除程序与耗资原平均抹除程序,其中不耗资源平均抹除程序为计数第一快闪存储器的抹除次数的第一计数值,其中当第一计数值大于第一门限值时,则将第一快闪存储器中关联为第一快闪存储器的资料区的区块搬移至第一快闪存储器的备用区,并且将第一快闪存储器中关联为备用区的区块搬移至资料区,同时将资料区中的此区块的资料复制到备用区中的此区块中,其中第一快闪存储器为SLC NAND快闪存储器,并且第二快闪存储器为MLC NAND快闪存储器。 
在本发明的控制器中,上述的存储器管理模组执行耗资源平均抹除程序为计数第二快闪存储器中每一区块的抹除次数以及计数第二快闪存储器的抹除次数的第二计数值,其中当第二计数值大于第二门限值时,则将第二快闪存储器中关联为第二快闪存储器的资料区的区块之中具相对小抹除次数的区块搬移至第二快闪存储器的备用区,并且将第二快闪存储器中关联为备用区的区块之中具相对大抹除次数的区块搬移至资料区,同时将资料区中具相对小抹除次数的此区块的资料复制到备用区中具相对大抹除次数的此区块中。 
本发明因所提出的平均磨损方法因采用针对不同使用特性的区块使用不同的平均抹除规则,因此在有效平均磨损下同时避免执行过多的平均抹除程序而耗费系统资源。 
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发 明的具体实施方式作详细说明,其中: 
图1A是根据本发明第一实施例绘示使用快闪存储器储存装置的系统。 
图1B是绘示图1A所示快闪存储器储存装置的方块图。 
图1C是根据本发明另一实施例绘示控制器的方块图。 
图2是根据本发明第一实施例绘示快闪存储器及其运作的方块图。 
图3A是绘示MLC NAND快闪存储器程序的两阶段示意图。 
图3B是根据本发明第一实施例绘示在MLC NAND快闪存储器中分区域使用区块的示意图。 
图4是根据本发明第一实施例绘示平均磨损方法的流程图。 
图5是根据本发明另一实施例绘示平均磨损方法的流程图。 
图6是根据本发明另一实施例绘示快闪存储器储存装置的方块图。 
图7是根据本发明第二实施例绘示平均磨损方法的流程图。 
主要元件符号说明: 
100:主机 
102:微处理器 
104:随机存取存储器(random access memory,RAM) 
106:输入/输出(input/output,I/O)装置 
108:系统汇流排 
110:资料传输接口 
120、120’:快闪存储器储存装置 
122:控制器 
124:快闪存储器 
124-0、124-1、124-2、124-N:实体区块 
122a:微处理单元 
122b:存储器管理模组 
122c:快闪存储器接口 
122d:缓冲存储器 
122e:主机传输接口 
122f:程序存储器 
122g:错误校正模组 
122h:电源管理模组 
202:系统区 
204:资料区 
206:备用区 
M、S:区块 
S401、S403、S405、S407、S409、S411、S413、S415、S417、S501、S503:平均磨损方法的步骤 
524:快闪存储器模组 
524-1:第一快闪存储器 
524-2:第二快闪存储器 
S601、S603、S605、S603-1、S603-2、S603-3、S603-4、S605-1、S605-2、S605-3、S605-4、S605-5:平均磨损方法的步骤 
具体实施方式
在本发明中是针对快闪存储器中不同区域的区块提供不同的平均抹除程序,以避免因对不同磨损状况的区域使用相同平均抹除程序规则会造成无谓的浪费。 
第一实施例 
图1A是根据本发明第一实施例绘示使用快闪存储器储存装置的系统。 
请参照图1A,主机100一般包括微处理器102、随机存取存储器(randomaccess memory,RAM)104、输入/输出(input/output,I/O)装置106、系统汇流排108以及资料传输接110。必须了解的是,主机100可还包括其他组件,例如显示器装置或网络装置等。 
主机100可以是电脑、数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。一般而言,主机100可实质地为可储存资料的任意系统。 
在本发明实施例中快闪存储器储存装置120是透过资料传输接口110与主机100的其他元件电性连接。借由微处理器102、随机存取存储器104与输入/输出装置106的处理可将资料写入至快闪存储器储存装置120或从快闪存储器 储存装置120中读取资料。快闪存储器储存装置120包括随身碟、存储卡或固态硬盘(Solid State Drive,SSD)。 
图1B是绘示图1A所示快闪存储器储存装置的方块图。 
请参照图1B,快闪存储器储存装置120一般包括控制器122与快闪存储器124。 
控制器122用以控制快闪存储器储存装置120的整体运作,例如资料的储存、读取与抹除等。控制器122包括微处理单元122a、存储器管理模组122b、快闪存储器接口122c与缓冲存储器122d。 
微处理单元122a会控制存储器管理模组122b、快闪存储器接口122c与缓冲存储器122d之间的运作。 
存储器管理模组122b是电性连接至微处理单元122a。存储器管理模组122b会管理快闪存储器124,例如执行平均磨损(wear leveling)方法、坏区块管理、维护映射表(mapping table)等。特别是,在本发明实施例中,存储器管理模组122b会执行根据本实施例的平均磨损方法(如图4所示)。 
快闪存储器接口122c是电性连接至微处理单元122a并且用以存取快闪存储器124。也就是,主机100欲写入至快闪存储器124的资料会经由快闪存储器接口122c转换为快闪存储器124所能接受的格式。 
缓冲存储器122d用以暂时地储存系统资料(例如映射表)或者主机100所读取或写入的资料。在本实施例中,缓冲存储器122d为静态随机存取存储器(static random access memory,SRAM)。然而,必须了解的是,本发明不限于此,动态随机存取存储器(Dynamic Random Access memory,DRAM)、磁阻式存储器(Magnetoresistive Random Access Memory,MRAM)、相变化存储器(Phase Change Random Access Memory,PRAM)或其他适合的存储器亦可应用于本发明。 
在本发明另一实施例中,控制器还包括主机传输接口122e、程序存储器122f、错误校正模组122g与电源管理模组122h(如图1C的控制器122’所示)。 
主机传输接口122e是电性连接至微处理单元122a并且用以与主机100通讯,主机传输接口122e可以是USB接口、IEEE 1394接口、SATA接口、PCIExpress接口、MS接口、MMC接口、SD卡接口、CF卡接口或IDE接口。 
程序存储器122f是电性连接至微处理单元122a并且用以储存控制器所执行用以控制快闪存储器储存装置120的程序码。 
错误校正模组122g是电性连接至微处理单元122a并且用以计算错误校正码(error correcting code)来检查与校正主机所读取或写入的资料。 
电源管理模组122h是电性连接至微处理单元122a并且用以管理快闪存储器储存装置120的电源。 
快闪存储器124用以储存资料。快闪存储器124通常实质上分割为多个实体区块(physical block)124-0至124-N,为方便说明以下将实体区块简称为区块。一般而言,在快闪存储器中区块为抹除的最小单位。亦即,每一区块含有最小数目的一并被抹除的存储单元。每一区块通常会分割为数个页(page)。页通常为程序(program)的最小单元,但要特别说明的是于有些不同的快闪存储器设计,最小的程序单位也可为一个扇区(sector)大小,即一页中有多个扇区并以一扇区为程序的最小单元。换言之,页为写入资料会读取资料的最小单元。每一页通常包括使用者资料区D与冗余区R。使用者资料区用以储存使用者的资料,而冗余区用以储存系统的资料(例如,上述的ECC code)。 
为对应于磁盘驱动器的扇区(sector)大小,一般而言,使用者资料区D通常为512位元组,而冗余区R通常为16位元组。也就是,一页为一个扇区。然而,也可以多个扇区形成一页,例如一页包括4个扇区。 
一般而言,区块可由任意数目的页所组成,例如64页、128页、256页等。区块124-0至124-N通常也可被分组为数个区域(zone),以区域来管理存储器某种程度上是彼此独立地操作以增加操作执行的平行程度且简化管理的复杂度。 
以下将根据本发明并配合图式详细说明快闪存储器的运作。必须了解的是,在以下描述中使用“提取”、“搬移”、“交换”等词来操作快闪存储器区块是逻辑上的概念。也就是说,快闪存储器区块的实际位置并未更动,而是逻辑上对快闪存储器区块进行操作。 
图2是根据本发明第一实施例绘示快闪存储器124及其运作的详细方块图。 
请参照图2,在本发明实施例中,为了有效率地程序(即写入与抹除)快 闪存储器124,快闪存储器124的区块124-1至124-N会在逻辑上分组为一系统区202、一资料区204与一备用区206。一般来说,快闪存储器124中属于资料区204的区块会占90%以上。 
系统区202中的区块用以记录系统资料,系统资料例如是关于快闪存储器124的区域数、每一区域的区块数、每一区块的页数、逻辑实体映射表等。 
资料区204中的区块用以储存使用者的资料,一般来说就是主机100所操作的逻辑区块地址所对应的区块。 
备用区206中的区块是用以替换资料区204中的区块,因此在备用区206中的区块为空或可使用的区块,即无记录资料或标记为已没用的无效资料。具体来说,由于若要对已写过资料位置再次写入资料时,必须先执行抹除的动作。然而,如前所述快闪存储器写入单位为页,而抹除单位为区块。一个抹除的单位大于写入的单位,这表示若要执行区块抹除动作,必须先将欲抹除区块中的有效页复制至其它区块后才可进行。因此,当欲在资料区204中已写过资料位置的区块M中写入新资料时,一般会在备用区206中提取一区块S,然后将区块M中的有效资料复制至区块S且将新资料写入区块S后,将区块M抹除后搬移至备用区206同时将区块S搬移至资料区204。必须了解的是,将区块M抹除后搬移至备用区206同时将区块S搬移至资料区204是逻辑上将区块M关联于备用区206而将区块S关联于资料区204。其中此领域具一般技艺者皆能了解资料区204中区块的逻辑关系可由逻辑实体映射表来维护。 
一般来说,经常会在资料区204与备用区206之间交换的区块称为动态资料区块。另外,在资料区204中往往有一些资料写入后就长时间未曾更动,例如资料区204中有100首MP3歌曲为使用者喜爱的音乐,写入后不曾再去更动。储存此类资料的区块称为静态资料区块。静态资料区块由于很少更动,因此其抹除次数会相对低。因此,在本发明实施中,控制器122的存储器管理模组122a会执行一种平均磨损方法,以有效地平均区块124-1至124-N的磨损。 
值得一提的是,在本实施中快闪存储器124为多层存储单元(Multi LevelCell,MLC)NAND快闪存储器,而MLC NAND快闪存储器的区块的编程可分为多阶段。例如,以4层存储单元为例,如图3A所示,区块的编程可分为2阶段。第一阶段是下页(lower page)的写入部分,其物理特性类似于单层存储 单元(Single Level Cell,SLC)NAND快闪存储器,在完成第一阶段之后才编程上页(upper page)。在其编程的过程中下页的写入速度会快于上页。特别是,上页与下页具有耦合关系。也就是说,在程序上页时,若发生异常,可能造成下页的不稳定(即资料可能遗失)。这也是MLC NAND快闪存储器的可靠度低于SLC NAND快闪存储器的原因。类似地,在8层存储单元或16层存储单元的案例中,存储单元包括更多个页并且会以更多阶段来写入。在此,将写入速度最快的页面称为下页,其他写入速度较慢的页面统称为上页。例如,上页包括具有不同写入速度的多个页。请参照图3B,在本实施例中会以一逻辑的方式来将快闪存储器124的区块分为第一区域302与第二区域304,其中第一区域302的区块(124-0~124-k)仅使用下页来存取,并且第二区域304的区块(124-(k+1)~124-N)同时使用下页与所述多个上页来存取。例如,由于第一区域302的存取较为稳定,因此使用第一区域302来储存较为重要的资料(例如固件码(firmware code)),而第二区域304则用以储存一般性资料。此外,值得说明的是此第一、第二区域也可皆为或分别为SLC或MLC一特别的指定区块,例如第一区域为一SLC区块,第二区域为一MLC区块。 
基于,本实施例中快闪存储器124的特性,上述存储器管理模组122a所执行平均磨损方法会针对不同的区域而依据不同的规则来启动。 
图4是根据本发明第一实施例绘示平均磨损方法的流程图。 
请参照图4,在快闪存储器储存装置120运作的过程中,控制器122会使用不同的启动条件来分别判断在快闪存储器124的第一区域302与第二区域304中是否启动一平均抹除程序的一交换区块运作,并且当达到启动条件时分别在第一区域302与第二区域304中进行此交换区块运作。其中交换区块运作就是将关联于快闪存储器124的资料区204中的一个区块搬移至快闪存储器124的备用区206,并且将关联于备用区206中的一个区块搬移至资料区204,同时将资料区204中的此区块的资料复制到备用区206的此区块中并抹除资料区204的此区块。 
具体来说,每当控制器122对快闪存储器124的区块执行写入/抹除指令时,就会启动本实施例的平均磨损方法。首先,在步骤S401中会判断所写入/抹除的区块是否属于第一区域302(即仅使用下页存取的区块)。倘若在步骤401 中判断所写入/抹除的区块属于第一区域302时,则在步骤S403中会在记录第一区域302的抹除次数的第一计数值上计数(例如加1)。倘若在步骤401中判断所写入/抹除的区块不属于第一区域302时,亦即在本实施例中属于第二区域304,则在步骤S405中会在记录第二区域304的抹除次数的第二计数值上计数(例如加1)。 
在步骤S407中会判断第一计数值是否大于一第一门限值,其中第一门限值为使用者设定的值。例如在本实施例中第一门限值是设定为1000次。倘若在步骤S407中判断第一计数值大于第一门限值时,则在步骤S409中会在第一区域302中进行上述交换区块运作,之后在步骤S411中会重置第一计数值。 
在步骤S413中会判断第二计数值是否大于一第二门限值,其中第二门限值为使用者设定的值。例如在本实施例中是第二门限值设定为100次。倘若在步骤S413中判断第二计数值大于第二门限值时,则在步骤S415中会在第二区域304中进行上述交换区块运作,之后在步骤S417中会重置第二计数值。 
特别是,上述第一门限值是以大于第二门限值的方式来设定。此是因为仅使用下页存取的区块(即第一区域302)寿命较长,因此可以较长的时间间隔来执行交换区块运作。然而,同时使用下页与上页的区块(即第一区域302)寿命较短,因此必须以较短的时间间隔来执行交换区块运作以更平均其磨损。由于本实施例中,是针对不同的区域(即第一区域302与第二区域304)使用不同的启动频率来执行交换区块运作,因此可在有效平均磨损下同时避免执行过多的平均抹除程序而耗费控制器122的资源。 
此外,在本发明另一实施例中,判断交换区块运作的启动时机可还包括其他条件。图5是根据本发明另一实施例绘示平均磨损方法的流程图。例如,当满足在第一区域302中启动交换区块运作的启动条件时,还确认主机100的写入指令为非连续写入指令或者将第一计数值减去第一门限值所获得的值大于一上限预设值下,才在第一区域302中执行交换区块运作(如图5所示的步骤S501)。换言之,当第一计数值大于第一门限值(例如,1000)时,还会判断此次写入为非连续写入才执行交换区块运作,或者此次写入为连续写入但第一计数值已超过第一门限值一上限预设值(例如,100)也启动交换区块运作。类似地,当满足在第二区域中启动交换区块的启动条件时,还确认主机100的 写入指令为非连续写入指令或将第二计数值减去第二门限值所获得的值大于上述上限预设值时,才在第二区域304中执行交换区块运作(如图5所示的步骤S503)。 
在本发明另一实施例中,平均磨损方法的流程还包括当第一区域302中启动交换区块运作的启动条件与第二区域304中启动交换区块运作的启动条件同时满足时,则在此次写入/抹除中仅执行第二区域304的交换区块运作,之后再执行写入/抹除时才执行第一区域302的交换区块运作。此可避免在单次写入/抹除中同时执行第一区域302与第二区域304的交换区块运作造成长时间的延迟。 
上述更确认主机100的写入指令为非连续写入指令是为了避免主机100进行连续写入(例如设定写入笔数为大于1时则为连续写入,当然,此设定写入笔数的值不以1为限)时执行交换区块运作而造成写入时间的延迟。而设定上限预设值是避免主机100不断执行连续写入指令而造成过长时间未执行交换区块运作。此外,上述条件还包括当第一区域302与第二区域304的启动条件同时满足时,仅先执行第二区域304的交换区块运作避免因进行两区域的交换区块运作而造成写入时间延迟。 
此外,在本发明实施例中平均抹除程序的交换区块运作是以随机方式在资料区与备用区中挑选欲交换的区块。然而,在本发明另一实施例中也可使用其他适合的方式进行资料区与备用区中区块的交换。例如,将资料区的区块之中具相对小抹除次数的区块与备用区的区块之中具相对大抹除次数的区块进行交换,其中所谓相对小抹除次数是指小于所有区块的平均抹除次数,而相对大抹除次数是指大于所有区块的平均抹除次数。 
值得一提的是,在本实施例中是以不同的启动交换区块运作频率来对快闪存储器中不同区域进行不同平均抹除程序,其中不同区域是依据在一个快闪存储器中仅使用下页的区块以及同时使用上页与下页的区块来分为第一区域与第二区域。然而,本发明也可应用于在包含多个快闪存储器的快闪存储器模组中,以不同的启动交换区块运作频率来对快闪存储器模组中不同快闪存储器进行不同的平均抹除程序。 
例如,如图6所示,快闪存储器储存装置120’包括控制器122与快闪存储 器模组524。快闪存储器模组524包括第一快闪存储器524-1与第二快闪存储器524-2,其中第一快闪存储器524-1为单层存储单元(single level cell,SLC)NAND快闪存储器并且第二快闪存储器524-2为多层存储单元(Multi Level Cell,MLC)NAND快闪存储器,并且第一快闪存储器524-1与第二快闪存储器524-2也会进行如图2所示的运作。特别是,第一快闪存储器524-1的程序(program)运作类似第一区域302(即仅使用下页进行存取),且第二快闪存储器524-2的程序运作类似第二区域304(即同时使用上页与下页进行存取)。因此,相较于第二快闪存储器524-2在第一快闪存储器524-1中资料的存取较为稳定且快速,此外第一快闪存储器524-1的寿命也较第二快闪存储器524-2长。因此,也可应用本实施例的平均磨损方法以不同的启动交换区块运作频率来对快闪存储器模组中不同快闪存储器进行平均抹除程序,由此降低控制器122的资源浪费。 
第二实施例 
在第一实施例中是以不同的启动交换区块运作频率来对快闪存储器中不同区域进行不同平均抹除程序。相较于第一实施例,在本实施例中则是在不同区域中进行完全不同的平均抹除程序。 
本实施例的硬件架构与快闪存储器运作是相同于第一实施例(如图1A~1B、2、3A~3B),在此不再重复说明。第二实施例与第一实施例所不同的之处在于第二实施例的平均磨损方法中是以两种不同的平均抹除程序来对快闪存储器124的第一区域302与第二区域304执行平均使用。 
图7是根据本发明第二实施例绘示平均磨损方法的流程图。 
请参照图7,在快闪存储器储存装置120运作的过程中,控制器122会在第一区域302与第二区域304中分别执行第一平均抹除程序与第二平均抹除程序,其中相较于第一平均抹除程序第二平均抹除程序较耗控制器120的资源。 
具体来说,每当控制器122对快闪存储器124的区块执行写入/抹除指令时,就会启动本实施例的平均磨损方法。首先,在步骤S601中会判断所写入/抹除的区块是否属于第一区域302(即仅使用下页存取的区块)。倘若在步骤601中判断所写入/抹除的区块属于第一区域302时,则在步骤S603中会进行第一平均抹除程序。倘若在步骤601中判断所写入/抹除的区块不属于第一区域302 时,亦即在本实施例中属于第二区域304,则在步骤S605中会进行第二平均抹除程序。 
例如,第一平均抹除程序包括在步骤S603-1中计数第一区域302的抹除次数的第一计数值(例如在第一计数值上加1)。之后在步骤S603-2中判断第一计数值是否大于第一门限值,其中第一门限值为使用者可自行设定的值。倘若在步骤S603-2中第一计数值大于第一门限值时,则在步骤S603-3中会进行第一平均抹除程序的交换区块运作。也就是,随机地将第一区域302中关联为快闪存储器124的资料区204的一个区块搬移至快闪存储器124的备用区206,并且随机地将第一区域302中关联为备用区206的一个区块搬移至资料区204,同时将资料区204中的上述区块的资料复制到备用区206的上述区块中并抹除资料区204的此区块。之后,在步骤S603-4中会重置第一计数值。 
例如,第二平均抹除程序包括在步骤S605-1中计数第二区域中每一区块的抹除次数。接着,在步骤S605-2中计数第二区域的抹除次数的第二计数值(例如在第二计数值上加1)。之后,在步骤S605-3中会判断第二计数值是否大于第二门限值,其中第二门限值为使用者可自行设定的值。倘若在步骤S605-3中判断第二计数值大于第二门限值时,则在步骤S605-4中会进行第二平均抹除程序的交换区块运作。也就是,将第二区域304中关联为快闪存储器124的资料区204的区块之中具相对小抹除次数的区块搬移至快闪存储器124的备用区206,并且将第二区域304中关联为备用区206的区块之中具相对大抹除次数的区块搬移至资料区204,同时将资料区204中具相对小抹除次数的此区块的资料复制到备用区206中具相对大抹除次数的此区块中,并抹除资料区204的此区块。例如,所谓相对小抹除次数是指小于所有区块的平均抹除次数,而相对大抹除次数是指大于所有区块的平均抹除次数。之后,在步骤S605-5中会重置第二计数值。由于第二平均抹除程序是依据每一区块的抹除次数来挑选欲交换的区块,因此必须额外记录每一区块的抹除次数,所以第二平均抹除程序比第一平均抹除程序较耗控制器122的资源。但由于第二平均抹除程序是使用每一区块的抹除次数作为挑选欲交换区块的基准,所以平均抹除的效果会较佳(或较精确)。 
特别是,因为仅使用下页存取的区块(即第一区域302)寿命较长,因此 可以较简单但不耗控制器资源的平均抹除程序来进行区块平均使用的调整。然而,同时使用下页与上页的区块(即第一区域302)寿命较短,因此必须以较精确但较耗控制器资源的平均抹除程序来进行区块平均使用的调整。由于本实施例中是针对不同的区域(即第一区域302与第二区域304)使用不同程度的平均抹除程序来进行区块平均抹除的调整,由此可避免控制器120的资源浪费。 
此外,在本实施例中除了以第一门限值与第二门限值的条件来判断是否进行交换区块运作之外还包括其他条件。例如,当满足在第一区域302中进行交换区块运作的条件时,还确认主机100的写入指令为非连续写入指令或将第一计数值减去第一门限值所获得的值大于一上限预设值下,并且未满足在第二区域304中进行交换区块运作的条件时,才在第一区域302中执行交换区块运作。例如,当满足在第二区域304中进行交换区块运作的条件时,更确认主机100的写入指令为非连续写入指令或将第二计数值减去第二门限值所获得的值大于上述上限预设值时,才在第二区域304中执行交换区块运作。还使用上述条件判断是否进行交换区块运作的原因相同于第一实施例中所述,在此不再重复说明。 
必须了解的是,上述第一平均抹除程序与第二平均抹除程序的范例并非限制本发明。在不违背本发明精神下也可使用其他平均抹除程序。 
值得一提的是,本实施例的平均磨损方法也可应用于如图6所示的快闪存储器储存装置120’。具体来说,在本发明另一实施例中,是在快闪存储器模组524中的第一快闪存储器524-1中使用第一平均抹除程序并且在快闪存储器模组524中的第二快闪存储器524-2中使用第二平均抹除程序。 
综上所述,本发明是针对快闪存储器或快闪存储器模组中不同程序(program)特性的区块分别使用不同的平均抹除规则,因此可以有效平均磨损下同时避免执行过多的平均抹除程序而耗费系统资源。此外,在本实施例中,除了以抹除次数的计数值作为执行交换区块运作的启动条件外,还包括判断写入指令的特性(即连续写入或非连续写入指令)以避免写入延迟的发生。 
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。 

Claims (20)

1.一种平均磨损方法,其适用于一多层存储单元NAND快闪存储器,该多层存储单元NAND快闪存储器包括具有多个区块的一第一区域与具有多个区块的一第二区域,且该第一区域与该第二区域的区块包括上页与下页,该平均磨损方法包括:
当该第一区域的抹除次数的一第一计数值大于一第一门限值时,在该多层存储单元NAND快闪存储器的该第一区域中启动一平均抹除程序的一交换区块运作,在该第一区域与该第二区域中进行该交换区块运作并且在执行该交换区块运作之后重置该第一计数值;以及
当该第二区域的抹除次数的一第二计数值大于一第二门限值时,在该多层存储单元NAND快闪存储器的该第一区域中启动该平均抹除程序的该交换区块运作,在该第二区域中进行该交换区块运作并且在执行该交换区块运作之后重置该第二计数值,
其中该第一区域的区块仅使用下页来存取,并且该第二区域的区块同时使用下页与上页来存取,
其中该第一门限值大于该第二门限值。
2.如权利要求1所述的平均磨损方法,其特征在于,当满足在该第一区域中该交换区块运作的启动条件时,还包括判断一主机的写入指令为非连续写入指令或将该第一计数值减去该第一门限值所获得的值大于一上限预设值时,才在该第一区域中启动该交换区块运作;以及
其中当满足在该第二区域中该交换区块的启动条件时,还包括判断该主机的写入指令为非连续写入指令或将该第二计数值减去该第二门限值所获得的值大于一上限预设值时,才在该第二区域中启动该交换区块运作。
3.如权利要求2所述的平均磨损方法,其特征在于,当同时满足在该第一区域中该交换区块运作的启动条件与在该第二区域中该交换区块运作的启动条件时,仅在该第二区域中启动该交换区块运作。
4.如权利要求2所述的平均磨损方法,其特征在于,该交换区块运作是将关联为该多层存储单元NAND快闪存储器的一资料区的一第一区块搬移至该多层存储单元NAND快闪存储器的一备用区,并且将关联为该备用区的一第二区块搬移至该资料区,同时将该第一区块的资料复制到该第二区块中。
5.一种平均磨损方法,其适用于一多层存储单元NAND快闪存储器,该多层存储单元NAND快闪存储器包括具有多个区块的一第一区域与具有多个区块的一第二区域,且该第一区域与该第二区域的区块包括上页与下页,该平均磨损方法包括:
在该第一区域与该第二区域中分别执行一不耗资源平均抹除程序与一耗资源平均抹除程序,
其中该第一区域的区块仅使用下页来存取,并且该第二区域的区块同时使用下页与上页来存取,
其中该不耗资源平均抹除程序包括:计数该第一区域的抹除次数的一第一计数值;以及当该第一计数值大于一第一门限值时,则将该第一区域中关联为该多层存储单元NAND快闪存储器的一资料区的一第一区块搬移至该多层存储单元NAND快闪存储器的一备用区,并且将该第一区域中关联为该备用区的一第二区块搬移至该资料区,同时将该第一区块的资料复制到该第二区块中,
其中该耗资源平均抹除程序包括:计数该第二区域中每一所述多个区块的抹除次数;计数该第二区域的抹除次数的一第二计数值;以及当该第二计数值大于一第二门限值时,则将该第二区域中关联为该多层存储单元NAND快闪存储器的一资料区的区块之中具相对小抹除次数的区块搬移至该多层存储单元NAND快闪存储器的一备用区,并且将该第二区域中关联为该备用区的区块之中具相对大抹除次数的区块搬移至该资料区,同时将该资料区中具相对小抹除次数的该区块的资料复制到该备用区中具相对大抹除次数的该区块中。
6.一种平均磨损方法,其适用于具有一第一快闪存储器与一第二快闪存储器的一快闪存储器模组,该平均磨损方法包括:
当该第一快闪存储器的抹除次数的一第一计数值大于一第一门限值时,在该第一快闪存储器中启动一平均抹除程序的一交换区块运作,在该存储器模组的该第一快闪存储器中进行该交换区块运作并且在执行该交换区块运作之后重置该第一计数值;以及
当该第二快闪存储器的抹除次数的一第二计数值大于一第二门限值时,在该第二快闪存储器中启动该平均抹除程序的该交换区块运作,在该存储器模组的该第二快闪存储器中进行该交换区块运作并且在执行该交换区块运作之后重置该第二计数值,
其中该第一快闪存储器为一单层存储单元NAND快闪存储器,并且该第二快闪存储器为一多层存储单元NAND快闪存储器,
其中该第一门限值大于该第二门限值。
7.如权利要求6所述的平均磨损方法,其特征在于,当满足在该第一快闪存储器中该交换区块运作的启动条件时,还包括判断一主机的写入指令为非连续写入指令或将该第一计数值减去该第一门限值所获得的值大于一上限预设值时,才在该第一快闪存储器中启动该交换区块运作;以及
其中当满足在该第二快闪存储器中该交换区块的启动条件时,还包括判断该主机的写入指令为非连续写入指令或将该第二计数值减去该第二门限值所获得的值大于一上限预设值时,才在该第二快闪存储器中启动该交换区块运作。
8.如权利要求7所述的平均磨损方法,其特征在于,当同时满足在该第一快闪存储器中该交换区块运作的启动条件与在该第二快闪存储器中该交换区块运作的启动条件时,仅在该第二快闪存储器中启动该交换区块运作。
9.如权利要求7所述的平均磨损方法,其特征在于,该交换区块运作是将关联为该快闪存储器模组的一资料区的一第一区块搬移至该快闪存储器模组的一备用区,并且将关联为该备用区的一第二区块搬移至该资料区,同时将该第一区块的资料复制到该第二区块中。
10.一种控制器,其适用于一储存装置的一多层存储单元NAND快闪存储器,该多层存储单元NAND快闪存储器包括具有多个区块的一第一区域与具有多个区块的一第二区域,且该第一区域与该第二区域的区块包括上页与下页,该控制器包括:
一微处理单元;
一快闪存储器接口,电性连接至该微处理单元并且用以存取该多层存储单元NAND快闪存储器;
一缓冲存储器,电性连接至该微处理单元并且用以暂时地储存资料;以及
一存储器管理模组,电性连接至该微处理单元并且用以在该第一区域的抹除次数的一第一计数值大于一第一门限值时在该第一区域中启动一平均抹除程序的一交换区块运作,并且该存储器管理模组在该第二区域的抹除次数的一第二计数值大于一第二门限值时在该第二区域中启动该交换区块运作,
其中该第一门限值大于该第二门限值,且在执行该交换区块运作后会重置相对应的该第一计数值或该第二计数值,
其中该第一区域的区块仅使用下页来存取,并且该第二区域的区块同时使用下页与上页来存取。
11.如权利要求10所述的控制器,其特征在于,当满足在该第一区域中该交换区块运作的启动条件时,该存储器管理模组还包括判断一主机的写入指令为非连续写入指令或将该第一计数值减去该第一门限值所获得的值大于一上限预设值,并且未满足在该第二区域中该交换区块运作的启动条件时,才在该第一区域中启动该交换区块运作;以及
其中当满足在该第二区域中该交换区块运作的启动条件时,该存储器管理模组还包括判断该主机的写入指令为非连续写入指令或将该第二计数值减去该第二门限值所获得的值大于一上限预设值时,才在该第二区域中启动该交换区块运作。
12.如权利要求10所述的控制器,其特征在于,当同时满足在该第一区域中该交换区块运作的启动条件与在该第二区域中该交换区块运作的启动条件时,该存储器管理模组仅在该第二区域中启动该交换区块运作。
13.如权利要求10所述的控制器,其特征在于,该存储器管理模组进行该交换区块运作是将关联为该多层存储单元NAND快闪存储器的一资料区的一第一区块搬移至该多层存储单元NAND快闪存储器的一备用区,并且将该备用区的一第二区块搬移至该资料区,同时将该第一区块的资料复制到该第二区块中。
14.一种控制器,其适用于一储存装置的一多层存储单元NAND快闪存储器,该多层存储单元NAND快闪存储器包括具有多个区块的一第一区域与具有多个区块的一第二区域,且该第一区域与该第二区域的区块包括上页与下页,该控制器包括:
一微处理单元;
一快闪存储器接口,电性连接至该微处理单元并且用以存取该多层存储单元NAND快闪存储器;
一缓冲存储器,电性连接至该微处理单元并且用以暂时地储存资料;以及
一存储器管理模组,电性连接至该微处理单元并且用以在该第一区域与该第二区域中分别执行一不耗资源平均抹除程序与一耗资源平均抹除程序,
其中该不耗资源平均抹除程序为计数该第一区域的抹除次数的一第一计数值,并且当该第一计数值大于一第一门限值时将该第一区域中关联为该多层存储单元NAND快闪存储器的一资料区的一第一区块搬移至该多层存储单元NAND快闪存储器的一备用区,以及将该第一区域中关联为该备用区的一第二区块搬移至该资料区,同时将该第一区块的资料复制到该第二区块中,
其中该第一区域的区块仅使用下页来存取,并且该第二区域的区块同时使用下页与上页来存取。
15.如权利要求14所述的控制器,其特征在于,该存储器管理模组执行该耗资源平均抹除程序为计数该第二区域中每一所述多个区块的抹除次数以及计数该第二区域的抹除次数的一第二计数值,
其中当该第二计数值大于一第二门限值时,则将该第二区域中关联为该多层存储单元NAND快闪存储器的一资料区的区块之中具相对小抹除次数的区块搬移至该多层存储单元NAND快闪存储器的一备用区,并且将该第二区域中关联为该备用区的区块之中具相对大抹除次数的区块搬移至该资料区,同时将该资料区中具相对小抹除次数的该区块的资料复制到该备用区中具相对大抹除次数的该区块中。
16.一种控制器,其适用于一储存装置的一快闪存储器模组,该快闪存储器模组包括一第一快闪存储器与一第二快闪存储器,该控制器包括:
一微处理单元;
一快闪存储器接口,电性连接至该微处理单元并且用以存取该快闪存储器模组;
一缓冲存储器,电性连接至该微处理单元并且用以暂时地储存资料;以及
一存储器管理模组,电性连接至该微处理单元并且用以在该第一快闪存储器的抹除次数的一第一计数值大于一第一门限值时在该第一快闪存储器中启动一平均抹除程序的一交换区块运作,并且该存储器管理模组在该第二快闪存储器的抹除次数的一第二计数值大于一第二门限值时在该第二快闪存储器中启动该交换区块运作,
其中该第一门限值大于该第二门限值,且该存储器管理模组在执行该交换区块运作后会重置相对应的该第一计数值与或该第二计数值,
其中该第一快闪存储器为一单层存储单元NAND快闪存储器,并且该第二快闪存储器为一多层存储单元NAND快闪存储器。
17.如权利要求16所述的控制器,其特征在于,当满足在该第一快闪存储器中该交换区块运作的启动条件时,该存储器管理模组还包括判断一主机的写入指令为非连续写入指令或将该第一计数值减去该第一门限值所获得的值大于一上限预设值,并且未满足在该第二快闪存储器中该交换区块运作的启动条件时,才在该第一快闪存储器中启动该交换区块运作;以及
其中当满足在该第二快闪存储器中该交换区块运作的启动条件时,该存储器管理模组还包括判断该主机的写入指令为非连续写入指令或将该第二计数值减去该第二门限值所获得的值大于一上限预设值时,才在该第二快闪存储器中启动该交换区块运作。
18.如权利要求17所述的控制器,其特征在于,当同时满足在该第一快闪存储器中该交换区块运作的启动条件与在该第二快闪存储器中该交换区块运作的启动条件时,该存储器管理模组仅在该第二快闪存储器中启动该交换区块运作。
19.一种控制器,其适用于一储存装置的一快闪存储器模组,该快闪存储器模组包括一第一快闪存储器与一第二快闪存储器,该控制器包括:
一微处理单元;
一快闪存储器接口,电性连接至该微处理单元并且用以存取该快闪存储器模组;
一缓冲存储器,电性连接至该微处理单元并且用以暂时地储存资料;以及
一存储器管理模组,电性连接至该微处理单元并且用以在该快闪记体模组的该第一快闪存储器与该第二快闪存储器中分别执行一不耗资源平均抹除程序与一耗资原平均抹除程序,
其中该不耗资源平均抹除程序为计数该第一快闪存储器的抹除次数的一第一计数值,并且当该第一计数值大于一第一门限值时,则将该第一快闪存储器中关联为该第一快闪存储器的一资料区的一第一区块搬移至该第一快闪存储器的一备用区,以及将该第一快闪存储器中关联为该备用区的一第二区块搬移至该资料区,同时将该第一区块的资料复制到该第二区块中,
其中该第一快闪存储器为一单层存储单元NAND快闪存储器,并且该第二快闪存储器为一多层存储单元NAND快闪存储器。
20.如权利要求19所述的控制器,其特征在于,该存储器管理模组执行该耗资源平均抹除程序为计数该第二快闪存储器中每一区块的抹除次数以及计数该第二快闪存储器的抹除次数的一第二计数值,
其中当该第二计数值大于一第二门限值时,则将该第二快闪存储器中关联为该第二快闪存储器的一资料区的区块之中具相对小抹除次数的区块搬移至该第二快闪存储器的一备用区,并且将该第二快闪存储器中关联为该备用区的区块之中具相对大抹除次数的区块搬移至该资料区,同时将该资料区中具相对小抹除次数的该区块的资料复制到该备用区中具相对大抹除次数的该区块中。
CN2008100054237A 2008-01-30 2008-01-30 快闪存储器平均磨损方法及其控制器 Active CN101499315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100054237A CN101499315B (zh) 2008-01-30 2008-01-30 快闪存储器平均磨损方法及其控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100054237A CN101499315B (zh) 2008-01-30 2008-01-30 快闪存储器平均磨损方法及其控制器

Publications (2)

Publication Number Publication Date
CN101499315A CN101499315A (zh) 2009-08-05
CN101499315B true CN101499315B (zh) 2011-11-23

Family

ID=40946346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100054237A Active CN101499315B (zh) 2008-01-30 2008-01-30 快闪存储器平均磨损方法及其控制器

Country Status (1)

Country Link
CN (1) CN101499315B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214143A (zh) * 2010-04-06 2011-10-12 深圳市江波龙电子有限公司 一种多层单元闪存的管理方法、装置及存储设备
US8417877B2 (en) 2010-08-31 2013-04-09 Micron Technology, Inc Stripe-based non-volatile multilevel memory operation
KR20130060791A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브
CN102968389B (zh) * 2012-10-30 2016-06-01 记忆科技(深圳)有限公司 基于多层闪存单元的存储装置及存储方法
CN104375944B (zh) * 2013-08-14 2018-04-27 北京联想核芯科技有限公司 一种数据存储方法和装置
CN108614744B (zh) * 2016-12-09 2021-12-03 北京兆易创新科技股份有限公司 基于NAND flash的掉电保护方法和装置
CN108073362B (zh) * 2017-12-20 2021-04-09 北京兆易创新科技股份有限公司 一种延长PairBlock使用寿命的方法及装置
KR20200017220A (ko) * 2018-08-08 2020-02-18 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
TWI688861B (zh) * 2018-09-18 2020-03-21 新唐科技股份有限公司 資料處理裝置及其資料保護方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701389A (zh) * 2002-10-28 2005-11-23 桑迪士克股份有限公司 维持非易失性存储系统中的平均擦除计数
WO2007029259A2 (en) * 2005-09-09 2007-03-15 Sandisk Il Ltd. Front memory storage system and method
CN101030166A (zh) * 2006-03-03 2007-09-05 凌阳科技股份有限公司 非易失性存储器的平均抹除方法与装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701389A (zh) * 2002-10-28 2005-11-23 桑迪士克股份有限公司 维持非易失性存储系统中的平均擦除计数
WO2007029259A2 (en) * 2005-09-09 2007-03-15 Sandisk Il Ltd. Front memory storage system and method
CN101030166A (zh) * 2006-03-03 2007-09-05 凌阳科技股份有限公司 非易失性存储器的平均抹除方法与装置

Also Published As

Publication number Publication date
CN101499315A (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
CN101499315B (zh) 快闪存储器平均磨损方法及其控制器
US9098395B2 (en) Logical block management method for a flash memory and control circuit storage system using the same
US8037232B2 (en) Data protection method for power failure and controller using the same
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
TW201933102A (zh) 用來於一記憶裝置中重新使用關於垃圾收集的一目的地區塊之方法、記憶裝置及其控制器以及電子裝置
US9665481B2 (en) Wear leveling method based on timestamps and erase counts, memory storage device and memory control circuit unit
CN101625897B (zh) 用于快闪存储器的数据写入方法、储存系统与控制器
US7649794B2 (en) Wear leveling method and controller using the same
CN101640069B (zh) 用于闪速存储器的平均磨损方法与平均磨损系统
CN101494085B (zh) 防止非易失性存储器发生读取干扰的方法及其控制器
CN101414282B (zh) 平均磨损方法及使用此方法的控制器
CN101419834B (zh) 平均磨损方法及使用此方法的控制器
CN101556555B (zh) 用于闪存的区块管理方法、其控制器与储存系统
CN101483067A (zh) 快闪存储器数据写入方法及其快闪存储器控制器
CN101634967B (zh) 用于闪存的区块管理方法、储存系统与控制器
JP4666081B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
CN101957797B (zh) 闪速存储器逻辑区块管理方法及其控制电路与储存系统
US8074128B2 (en) Block management and replacement method, flash memory storage system and controller using the same
CN101408864B (zh) 用于断电时的数据保护方法及使用此方法的控制器
CN101667157A (zh) 闪存数据传输方法、闪存储存系统及控制器
CN101661431B (zh) 用于快闪存储器的区块管理方法、快闪储存系统及控制器
US9965400B2 (en) Memory management method, memory control circuit unit and memory storage device
CN101425338B (zh) 非易失性存储器的写入方法及使用此方法的控制器
CN101409108B (zh) 平均磨损方法及使用此方法的控制器
CN101527169A (zh) 闪存数据写入方法及其控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MATISSE IP CO., LTD.

Free format text: FORMER OWNER: QUNLIAN ELECTRONICS CO. LTD.

Effective date: 20141224

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141224

Address after: American California

Patentee after: MANUTIUS IP, INC.

Address before: China Taiwan Hsinchu County town of bamboo East Zhongxing Road four paragraph 669 No. 2 building

Patentee before: Qunlian Electronics Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160324

Address after: Taiwan Hsinchu County Chinese jhubei City, ZTE in a revival of 251 street 10 floor 6

Patentee after: Group electronics Limited by Share Ltd

Address before: American California

Patentee before: MANUTIUS IP, INC.