CN101493498A - 具有用于自测试的片上噪声源的射频集成电路及其制造方法 - Google Patents

具有用于自测试的片上噪声源的射频集成电路及其制造方法 Download PDF

Info

Publication number
CN101493498A
CN101493498A CNA200910001302XA CN200910001302A CN101493498A CN 101493498 A CN101493498 A CN 101493498A CN A200910001302X A CNA200910001302X A CN A200910001302XA CN 200910001302 A CN200910001302 A CN 200910001302A CN 101493498 A CN101493498 A CN 101493498A
Authority
CN
China
Prior art keywords
radio frequency
integrated circuit
circuit
noise
frequency integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200910001302XA
Other languages
English (en)
Inventor
B·A·弗洛伊德
D·R·格林伯格
R·M·马拉迪
B·A·厄纳
S·K·雷诺兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101493498A publication Critical patent/CN101493498A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B29/00—Generation of noise currents and voltages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有用于自测试的片上噪声源的射频集成电路及其制造方法。具有用于在进行测试和/或校准时使用的片上噪声源的射频集成电路。例如，一种射频集成电路包括：至少一个噪声源，其位于所述射频集成电路上，所述噪声源由数字输入控制；以及射频电路，其位于所述射频集成电路上并被耦合到所述噪声源，其中所述射频电路的至少一个属性可通过所述数字输入控制所述噪声源来确定。

Description

具有用于自测试的片上噪声源的射频集成电路及其制造方法
技术领域
本发明涉及射频集成电路，更具体而言，涉及用于对这样的射频集成电路进行测试的技术。
背景技术
通常通过施加两个不同电平(level)的输入噪声并测试输出功率的改变来测试无线电接收器集成电路(IC)的噪声系数(NF)和插入增益，例如，参见2006年10月12日的安捷伦公司应用报告57-1中的“Fundamentalsof RF and Microwave Noise Figure Measurements”，2004年3月19日的安捷伦公司应用报告57-2中的“Noise Measurement Accuracy-TheY-Factor Method”，和2000年11月21日的安捷伦公司应用报告57-3中的“10 Hints for Making Successful Noise Figure Measurements”，在此并入其公开的内容作为参考。
通过噪声源提供两个不同电平的噪声，该噪声源通常由反向偏置为雪崩击穿的低电容二极管构成。然而，在毫米(mm)波频率(约大于30千兆赫或GHz)处，噪声源很昂贵而且难以制造。此外，噪声源通常具有难以连接到要被测试的射频集成电路(RFIC)的波导连接器。用于在测试中与RFIC形成电接触的晶片探针本身是昂贵和易碎的，而且它们需要精确的机械操作以提供可重现的结果。
具有多个RF输入的RFIC存在特定的问题，因为任何可用于将一个噪声源切换到多个RFIC输入的任何开关都具有干扰测试精度的插入损耗，而对于将噪声源切换到多个RFIC输入的开关的需要同样会使测试变慢，这在制造环境中是非常不希望的。例如，用于4×4相控天线阵列的接收器具有16个输入，从成本的角度考虑，不允许提供16个噪声源，而从测试时间和测试精度的角度考虑，将一个噪声源切换到16个RFIC输入是不可接受的。因此，用于对微波频率的RFIC进行制造测试的技术在mm波频率是不可接受的。
很多电子系统和IC都结合了自测试的特征，例如，参见Roeder等人的美国专利No.6,834,991；Shrinkle的美国专利No.5,585,974；Darabi等人的美国专利No.7,233,772；Wu等人的美国专利No.7,139,540；Moloudi等人的美国专利No.6,917,789；Ziperovich的美国专利No.5,737,342；Rofougaran等人的美国专利No.7,082,293；G.Evans等人在2005年IEEE电子器件与固态电路会议(EDSSC)第669-672页发表的“On-Chip Built-InSelf-Test of Video-Rate ADCs Using a 1.5V CMOS Gaussian NoiseGenerator”；Tagawa等人的美国专利No.4,772,945；和Hayashi等人的美国专利No.6,779,144，在此并入其公开的内容作为参考。
在上面引用的Shrinkle、Ziperovich、G.Evans等人的文献中描述了具有自测试或校准特征并使用片上噪声的IC，Shrinkle和Ziperovich描述了用数字噪声发生器测试的IC。这些数字噪声发生器使用按伪随机序列切换的数字逻辑电路产生白高斯(Gaussian)噪声。然而，这样的数字噪声发生器对于测试RFIC的噪声系数(figure)和插入增益是无用的，这是因为噪声发生器不能产生足够高的匹配RFIC的输入频率的噪声。G.Evans等人使用噪声互补金属氧化物半导体(CMOS)运算放大器产生白噪声，因为噪声频率不够高，因此这样的噪声源同样不能用于测试RFIC的噪声系数和插入增益。
Roeder等人描述了用高频RF噪声源自测试的系统。然而，该系统和噪声源并未包含在RFIC上。在此并入其公开的内容作为参考的Seabaugh的美国专利No.5,554,860描述了使用共振隧穿晶体管的噪声发生器。然而，该噪声源不能用于RFIC或系统的自测试，并且该噪声源也未包含在RFIC上。
发明内容
本发明的原理提供了具有用于在进行测试和/或校准时使用的片上噪声源的射频集成电路。
例如，在本发明的第一方面，一种射频集成电路包括：位于所述射频集成电路上的至少一个噪声源，所述噪声源由数字输入控制；以及射频电路，其位于所述射频集成电路上并被耦合到所述噪声源，其中所述射频电路的至少一个属性(attribute)可通过所述数字输入控制所述噪声源来确定。
所述噪声源可以被集成在所述射频电路中。例如，所述噪声源可以是所述射频电路的低噪声放大器的一部分。
可通过所述数字输入控制所述噪声源来确定的所述射频电路的所述属性可以是噪声系数值和/或插入增益值。在一个实施例中，控制所述噪声源以向所述射频电路施加两个不同电平的输入噪声和测量所述射频电路的输出功率改变。
位于所述射频集成电路上的所述射频电路优选工作在约毫米波频率的范围内。所述射频集成电路可以操作为无线电接收器。
在本发明的第二方面，一种射频集成电路包括：两个或更多的噪声源，其位于所述射频集成电路上，所述两个或更多的噪声源由两个或更多的数字输入控制；以及射频电路，其具有两个或更多的射频输入，所述射频电路位于所述射频集成电路上并被耦合到所述两个或更多的噪声源，其中所述两个或更多的噪声源中的对应的噪声源与所述两个或更多的射频输入中的对应的射频输入相关联，而且其中所述射频电路的至少一个属性可通过由所述两个或更多的数字输入控制所述两个或更多的噪声源来确定。
所述射频集成电路可以操作为相控阵或定向束系统的一部分。
在本发明的第三方面，一种噪声放大器包括：噪声源，用于产生多个电平的噪声，所述噪声源包括以雪崩击穿模式操作的双极晶体管，所述噪声源由数字输入控制；以及放大器，被耦合到所述噪声源，用于放大所述噪声源产生的所述输入噪声。
所述双极晶体管可以是硅锗负正负双极晶体管，其中所述双极晶体管被偏置为集电极到发射极电压大于基极开路时的集电极到发射极击穿电压。而且，在另一实施例中，所述噪声放大器电路还包括由另一数字输入控制的开关，所述开关用于选择输入阻抗值。
在本发明的第四方面中，一种制造射频集成电路的方法包括以下步骤：在所述射频集成电路上形成至少一个噪声源，所述噪声源由数字输入控制并根据硅制造工艺形成；以及在所述射频集成电路上形成耦合到所述噪声源的射频电路，其中所述射频电路的至少一个属性可通过所述数字输入控制所述噪声源来确定。
本发明的这些和其它目的、特征和优点将通过下列其示例性实施例的详细描述而变得显而易见，可以结合附图来阅读下列描述。
附图说明
图1示出了根据本发明的实施例的在输入低噪声放大器中并入了片上噪声源的无线电接收器集成电路。
图2A示出了根据本发明的实施例的并入了用于在进行片上测试时使用的片上噪声源的输入低噪声放大器的第一级。
图2B示出了根据本发明的另一实施例的并入了用于在进行片上测试时使用的片上噪声源的输入低噪声放大器的第一级。
图3示出了根据本发明的实施例的在输入低噪声放大器中并入了片上噪声源的具有多个射频输入的无线电接收器集成电路。
图4A和图4B示出了根据本发明的实施例的通过在雪崩击穿(碰撞电离)条件下操作的NPN SiGe双极晶体管产生的噪声电流。
图5示出了根据本发明的实施例的例如在半导体设计、制造、和/或测试中使用的示例性设计流程。
具体实施方式
下面将以毫米(mm)波集成电路(IC)为背景解释本发明。然而，应该理解，本发明并不局限于特定类型的IC或芯片。相反，本发明通常可应用于其中希望通过将一个或多个片上噪声源并入到IC例如IC的RF前端来简化RFIC的制造测试的任何射频IC(RFIC)。本发明的技术对于操作在mm波频率下的RFIC特别有用，因为在mm波频率，较常规的制造测试方法是困难、耗时和高成本的。本技术同样特别适用于希望在相控阵或定向束系统中使用的RFIC，其可以具有许多RF输入而且不能以任何其它方式测试。
根据本发明，在被测试的RFIC的每个RF输入处的输入电路(典型地，低噪声放大器或LNA)并入了在RFIC上的噪声源，该噪声源可用于测试RFIC的NF和插入增益而不用形成到RFIC的RF输入的任何电接触。在一个特定的实施例中，该噪声源包括锗硅(SiGe)负正负(NPN)双极晶体管，该双极晶体管被偏置为集电极到发射极电压(VCE)大于基极开路时的器件的集电极到发射极的击穿电压(BVceo)。在这样的条件下，器件操作在雪崩击穿模式，这与大多数的噪声源二极管一样。该操作模式特别有利，这是因为在集电极-基极结处产生的噪声被NPN晶体管的电流增益放大，对于给定的电流水平和器件面积产生了大的噪声输出。典型地在Si CMOS工艺中发现的使用PN结二极管的可选的实现是可能的。
图1描述了根据本发明的实施例的在输入LNA中并入了片上噪声源的无线电接收器IC的框图。如所示，接收器100包括LNA 102、第一混频器104、中频(IF)可变增益放大器106、第二混频器108、基带可变增益放大器110、自动增益控制(AGC)112、和数字控制电路114。应该理解，图1不必示出无线电接收器IC包括的所有部件，而只需示出与理解本发明的原理相关的主要部件。
在该特定的实施例中，将用于自测试目的的噪声源并入到LNA 102。IF混频器/放大器组合(104/106)与基带混频器/放大器组合(108/110)以常规方式操作。
AGC 112作为在接收器基带输出处的信号电平传感器(“AGC电平传感器”)向数字控制电路114提供输出信号电平信息。数字控制电路提供数字输出以外部地控制增益、带宽、和接收器的调谐，以及控制LNA中的噪声源的状态。这样的外部控制可以由外部源(系统或人)提供，并未明确示出。通过测量接收器的输出功率在噪声源开启或关断时的改变，可以响应外部数字控制信号测量接收器的噪声系数(NF)和插入增益。外部控制器或测试仪不需要提供或接收mm波RF或模拟信号。
图2A为根据本发明的实施例的接收器100中的LNA 102的第一级(200)的示意图。在LNA内，由Q2、负反馈(degenerated)共发射极放大器提供放大的第一级。负反馈电感由短长度的传输线TL4提供，而传输线TL5提供负载电感。用于Q2的电源电压标记为“VccA”并被选择为小于Q2的BVceo。在用于该RFIC的特定的SiGe BiCMOS技术中，用于高性能NPN Q2的BVceo为1.75V，而VccA为1.35V。传输线TL1-TL3包括输入阻抗匹配网络，其提供接近最优化的阻抗以最小化Q2的NF而同时将RF输入“RF_IN”匹配到50Ω。通过Q1实现噪声源；Q1的基极端未连接。
这样设置FET P1、P2、N1和N2，以便当数字输入“SW_IN”为逻辑高电平时将负载电阻R1拉到标记为“VccN”的供电轨(supply rail)。VccN为2.7V，恰好高于Q1的BVceo，由此Q1被偏置为具有受R1限制的电流的雪崩击穿，而噪声通过电容器C1耦合到Q2的输入。另一方面，当数字输入“SW_IN”为逻辑低电平时，负载电阻R1拉向地而Q1关断。当噪声源处于关断状态时，对电路的唯一影响是R1的分流电阻和Q1的分流电容。R1的电阻要选得足够大，以不影响电路的输入阻抗。Q1的面积要选为最小化寄生电容，而此电容可以通过调整传输线TL3的长度调出。假设在图2A中示出但在上面未明确描述的其它部件以常规方式操作。应该理解，优选由数字控制114提供数字输入“SW_IN”。
包括在测试NF时在LNA的输入处提供已知的输入阻抗(典型地，50Ω)的电路是有利的，本发明的原理同样可以实现这一点。该已知输入阻抗可由外部电路提供，或通过将已知值的电阻经过晶体管开关从LNA的RF输入连接到地来提供。
图2B示出了这样的LNA电路的一个可能的实施例，该电路可在测试NF期间提供已知的输入阻抗。应该理解，尽管图2B的电路(250)包括与图2A的电路相同的部件(和功能)，但是图2B包括可以由数字输入“LOAD_SW_IN”开启的n沟道MOSFET N3。选择开启状态的N3的电导以提供(典型地)从LNA输入到地的50Ω阻抗。应该理解，优选由数字控制114提供数字输入“LOAD_SW_IN”。
应该理解，图2A和图2B不是本发明唯一可能的实现。包括可切换的片上噪声源的其它电路同样会满足要求。
图3示出了可以如何容易地扩展本发明的原理以允许测试具有多个输入的RFIC。每个LNA中所需的用以实现噪声源的附加电路非常小，使得可以以最小的费用将该测试方法用于相控阵或定向束RFIC。
如所示，类似图1中的接收器100，接收器300包括第一混频器104、中频(IF)可变增益放大器106、第二混频器108、基带可变增益放大器110、自动增益控制(AGC)112、和数字控制电路114。然而，根据相控阵配置，现在存在多个RF前端(0到n)，每个具有LNA 102、移相器116、和RF可变增益放大器118。所有RF前端的输出在加法器120中相加，如所公知的，将加法器输出提供到接收器的IF级。移相器和RF放大器根据数字控制114实现常规功能。应该理解，根据本发明的原理，每个LNA包括用于在实施片上测试时使用的噪声源。作为实例，每个LNA可以包括图2A或图2B中所示电路中的一种。
公知双极晶体管当操作在集电极-发射极雪崩击穿模式时会产生过量噪声(即，噪声超过由集电极电流散粒噪声所单独产生的噪声)。图4A和4B示出了由操作在雪崩击穿(碰撞电离)条件下的NPN SiGe双极晶体管产生的噪声电流，其是图1的电路中的情况。
图4A示出了由作为偏置电流IC和施加的集电极到基极电压(VCB)的函数的由晶体管产生的总噪声电流。总噪声的一部分归因于正常集电极电流诱导的散粒噪声(其被计算为2qIC)，而总噪声的另一部分归因于雪崩电流诱导的噪声。
图4B给出了经过重新计算以示出雪崩噪声与散粒噪声的比率的相同的测量数据。对于10毫安或mA的集电极偏置电流IC(通过20微米(μm)发射极宽度的器件)和1.5V的VCB，雪崩噪声电流约为散粒噪声电流的3倍，对于噪声功率而言，雪崩噪声约比散粒噪声高9.5分贝(dB)。开启状态下的该高噪声功率是非常有利的，因为其可以产生用于测量NF和插入增益的两种噪声电平的高比率，由此得到更精确和可重复的测量。同样有利的是，因为对于给定的器件尺寸和偏置电流，增加的噪声输出允许使用较小面积的器件，导致较小的不希望的寄生电容和电阻被增加到LNA，所以增加噪声源不会削弱LNA的性能。
有利地，如在此所描述的，本发明的原理提供了RFIC的增益和噪声系数的制造测试，该制造测试不需要形成任何到RFIC的RF输入的电接触。只需要接触IC的数字控制和电源管脚。这是有利的，因为RF输入需要限定的阻抗、高频率、低损耗的晶片探针，而数字和电源管脚仅仅需要不昂贵的标准探针管脚。作为其它优点，本发明的原理引入了使用标准Si制造工艺完全在RFIC上实现的用于制造测试或系统校准的噪声源的概念。而且，本发明的原理提供了使用操作在雪崩击穿模式的标准双极晶体管作为噪声源。
可将根据本发明的多个方面的电路实现为集成电路；因此，在此描述的本发明的一个或多个方面或实施例的技术的至少一部分可以在集成电路中实现。在形成集成电路时，典型地在半导体晶片的表面上以重复的图形制造多个相同的管芯。每个管芯可以包括在此描述的一个或多个电路，而且可以包括其它结构或电路、或其它类型的单元。从晶片切下或切块(dice)单独的管芯，然后将管芯封装为集成电路。本领域内的技术人员将了解如何切块晶片和封装管芯以生产集成电路。如此制造的集成电路被认为是本发明的一部分。
如上所述的电路可以是用于集成电路芯片的设计的一部分。例如，可以通过图形计算机编程语言产生芯片设计并将其存储在计算机存储介质(例如光盘、磁带、物理硬盘、或例如存储访问网络中的虚拟硬盘)中。如果设计者没有制造芯片或用于制造芯片的光刻掩模，那么设计者可以通过物理方式(例如，通过提供存储设计的存储介质的副本)或电子方式(例如，通过网络)将产生的设计直接或间接地传送到这样的实体。然后，可以将存储的设计转换为适宜的格式例如图形设计系统II(GDSII)以用于制造光刻掩模，其包括要在晶片上形成的所述芯片设计的多个副本。利用光刻掩模限定要被蚀刻或处理的晶片(和/或其上的层)的区域。
制造者可以以原材料晶片(即，作为具有多个未封装的芯片的单个晶片)、以裸管芯或以封装的形式来分配产生的集成电路芯片。在后一种情况中，芯片可以装配在单个芯片封装(例如，具有附着到主板或其它较高级载体的引线的塑料载体)中或多芯片封装(例如，具有单面或双面表面互连或掩埋互连的陶瓷载体)中。在任何情况下，芯片可以随后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为例如主板的中间产品的一部分或最终产品。最终产品可以是包括集成电路芯片的任何产品。
图5示出了在例如半导体设计、制造、和/或测试中使用的示例性设计流程500的框图。设计流程500可以依赖于设计的IC的类型而变化。例如，用于构建专用IC(ASIC)的设计流程500可以与用于设计标准部件的设计流程500不同。设计结构520优选为到设计处理510的输入并可以来自IC供应者、核开发者、或其它设计公司或者可以由设计流程的操作者产生，或来自其它源。设计结构520包括原理图或HDL、硬件描述语言(例如，Verilog、VHDL、C等)形式的图1-3中所示的本发明的实施例中的至少一个。设计结构520可以被包含在一个或多个机器可读的存储介质上。例如，设计结构520可以为图1-3中所示的本发明的实施例中的至少一个的文本文件或图形表示。设计处理510优选将图1-3中所示的本发明的至少一个实施例优选地综合(或翻译)为网表580，网表580为例如连线、晶体管、逻辑门、控制电路、I/O、模型等的列表，网表580描述了到集成电路设计中的其它元件或电路的连接并被记录在至少一个机器可读的存储介质上。这可以是重复的处理，其中依赖于电路的设计规范和参数网表580要被重新综合一次或多次。
设计处理510包括使用各种输入；例如，来自可以包罗常用的元件、电路、和器件并包括模型、版图、和符号图的库单元530的输入，用于给定的制造技术、设计规范540、特征数据550、验证数据560、设计规则570、和测试数据文件585(其可以包括测试图形和其它测试信息)。例如，设计处理510还可以包括标准电路设计处理例如时序分析、验证、设计规则检查、布局和布线操作等。集成电路设计领域内的一般技术人员应该理解，可以扩展在设计处理510中使用的可能的电子设计自动化工具和应用而不脱离本发明的范围和精神。本发明的设计结构并不局限于任何特定的设计流程。
设计处理510优选将图1-3中所示的本发明的实施例中的至少一个连同附加的集成电路设计或数据(如果可应用)转化为第二设计结构590。设计结构590以用于交换集成电路的版图数据的数据格式和/或符号数据格式位于存储介质上(例如，以GDSII(GDS2)、GL1、OASIS、映射文件、或任何其它用于存储这样的设计结构的适合的格式所存储的信息)。设计结构590可以包括如下信息，例如，符号数据、映射文件、测试数据文件、设计内容文件、制造数据、版图参数、布线、金属层、过孔、形状、用于通过制造线路定线的数据、和半导体制造商所需的任何其它数据，以制造图1-3中所示的本发明的实施例中的至少一个。然后，设计结构590进入阶段595，在其中，例如，对设计结构590：进行流片(tape-out)，将其用于制造、发布到掩模厂、发送到另一个设计厂、发送回用户等等。
虽然在此结合附图描述了本发明的示例性实施例，但是应该理解，本发明并不局限于那些精确的实施例，而是在不脱离本发明的范围和精神的情况下，本领域内的技术人员可以进行各种其它改变和修改。

Claims (20)

1.一种射频集成电路，包括：
至少一个噪声源，位于所述射频集成电路上，所述噪声源由数字输入控制；以及
射频电路，位于所述射频集成电路上并被耦合到所述噪声源，其中所述射频电路的至少一个属性可通过所述数字输入控制所述噪声源来确定。
2.根据权利要求1的射频集成电路，其中所述噪声源被集成在所述射频电路中。
3.根据权利要求1的射频集成电路，其中所述噪声源为所述射频电路的低噪声放大器的一部分。
4.根据权利要求1的射频集成电路，其中可通过所述数字输入控制所述噪声源来确定的所述射频电路的所述属性为噪声系数值。
5.根据权利要求1的射频集成电路，其中可通过所述数字输入控制所述噪声源来确定的所述射频电路的所述属性为插入增益值。
6.根据权利要求1的射频集成电路，其中通过所述数字输入控制所述噪声源以向所述射频电路施加两个不同电平的输入噪声和测量所述射频电路的输出功率改变。
7.根据权利要求1的射频集成电路，其中位于所述射频集成电路上的所述射频电路操作在约毫米波频率的范围内。
8.根据权利要求1的射频集成电路，其中所述射频集成电路操作为无线电接收器。
9.一种射频集成电路，包括：
两个或更多的噪声源，位于所述射频集成电路上，所述两个或更多的噪声源由两个或更多的数字输入控制；以及
射频电路，具有两个或更多的射频输入，所述射频电路位于所述射频集成电路上并被耦合到所述两个或更多的噪声源，其中所述两个或更多的噪声源中的对应的噪声源与所述两个或更多的射频输入中的对应的射频输入相关联，而且其中所述射频电路的至少一个属性可通过所述两个或更多的数字输入控制所述两个或更多的噪声源来确定。
10.根据权利要求9的射频集成电路，其中所述两个或更多的噪声源被集成在所述射频电路中。
11.根据权利要求9的射频集成电路，其中所述两个或更多的噪声源分别为所述射频电路的两个或更多的低噪声放大器的一部分。
12.根据权利要求9的射频集成电路，其中可通过所述两个或更多的数字输入控制所述两个或更多的噪声源来确定的所述射频电路的所述属性为噪声系数值。
13.根据权利要求9的射频集成电路，其中可通过所述两个或更多的数字输入控制所述两个或更多的噪声源来确定的所述射频电路的所述属性为插入增益值。
14.根据权利要求9的射频集成电路，其中位于所述射频集成电路上的所述射频电路操作在约毫米波频率的范围内。
15.根据权利要求9的射频集成电路，其中所述射频集成电路操作为无线电接收器。
16.根据权利要求9的射频集成电路，其中所述射频集成电路操作为相控阵或定向束系统的一部分。
17.一种噪声放大器电路，包括：
噪声源，用于产生多个电平的输入噪声，所述噪声源包括以雪崩击穿模式操作的双极晶体管，所述噪声源由数字输入控制；以及
放大器，被耦合到所述噪声源，用于放大所述噪声源产生的输入噪声。
18.根据权利要求17的噪声放大器电路，其中所述双极晶体管包括被偏置为集电极到发射极电压大于基极开路时的集电极到发射极击穿电压的硅锗负正负双极晶体管。
19.根据权利要求17的噪声放大器电路，还包括由另一数字输入控制的开关，所述开关用于选择输入阻抗值。
20.一种制造射频集成电路的方法，包括以下步骤：
在所述射频集成电路上形成至少一个噪声源，所述噪声源由数字输入控制并根据硅制造工艺形成；以及
在所述射频集成电路上形成耦合到所述噪声源的射频电路，其中所述射频电路的至少一个属性可通过所述数字输入控制所述噪声源来确定。
CNA200910001302XA 2008-01-25 2009-01-04 具有用于自测试的片上噪声源的射频集成电路及其制造方法 Pending CN101493498A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/019,913 2008-01-25
US12/019,913 US8421478B2 (en) 2008-01-25 2008-01-25 Radio frequency integrated circuit with on-chip noise source for self-test

Publications (1)

Publication Number Publication Date
CN101493498A true CN101493498A (zh) 2009-07-29

Family

ID=40899190

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200910001302XA Pending CN101493498A (zh) 2008-01-25 2009-01-04 具有用于自测试的片上噪声源的射频集成电路及其制造方法

Country Status (3)

Country Link
US (1) US8421478B2 (zh)
CN (1) CN101493498A (zh)
TW (1) TW200949277A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102471048A (zh) * 2009-08-27 2012-05-23 国际商业机器公司 集成电路切换器、设计结构及其制造方法
CN106940404A (zh) * 2017-03-10 2017-07-11 厦门优迅高速芯片有限公司 一种内置式跨阻放大器增益自动测量的电路
CN109981190A (zh) * 2019-04-02 2019-07-05 浙江大学 一种片上噪声测试及自修复系统
CN110333401A (zh) * 2019-07-16 2019-10-15 西安电子科技大学 高精度定噪变信方式的载噪比标定方法
CN110470973A (zh) * 2019-08-05 2019-11-19 浙江铖昌科技有限公司 一种低噪放芯片噪声系数自动化在片测试系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120271586A1 (en) * 2011-04-19 2012-10-25 Ching-Cheng Wang Testing module for generating analog testing signal to external device under test, and related testing method and testing system thereof
US8633767B2 (en) * 2011-08-29 2014-01-21 Mediatek Inc. Amplifier circuit with noise suppression and related noise suppression method thereof
CN102707222B (zh) * 2012-05-15 2015-03-25 中国电子科技集团公司第五十四研究所 一种基于字符串对比的异常频率点识别方法
US9929760B2 (en) * 2016-04-14 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low-power RF receiver frontend with tunable matching networks
CN109039487B (zh) * 2018-09-10 2024-02-27 陕西烽火诺信科技有限公司 一种短波预后选器内部自检系统
US11483020B1 (en) * 2021-05-04 2022-10-25 Nxp Usa, Inc. Gain adjustment circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967187A (en) 1974-08-09 1976-06-29 Solitron Devices, Inc. Current limiting of noise diodes
US4742561A (en) 1985-09-10 1988-05-03 Home Box Office, Inc. Apparatus for generating signals useful for testing the sensitivity of microwave receiving equipment
JPS62265878A (ja) 1986-05-13 1987-11-18 Sony Corp 監視装置
US5374907A (en) 1992-03-05 1994-12-20 Matsushita Electric Industrial Co., Ltd. Chip type of noise suppressing filter for suppressing noise electromagnetically generated and method for manufacturing the filter
KR100298001B1 (ko) * 1993-03-17 2001-10-24 구사마 사부로 팔찌형안테나장치및그장치를구비한무선기
US5554860A (en) 1993-11-22 1996-09-10 Texas Instruments Incorporated Resonant tunneling transistor noise generator
US5416422A (en) * 1994-05-20 1995-05-16 Hewlett-Packard Company Apparatus and method for determining single sideband noise figure from double sideband measurements
US5585974A (en) 1995-02-17 1996-12-17 Conner Peripherals, Inc. Disk drive with PRML read channel calibration using a noise generator
EP0757441B1 (en) * 1995-07-31 2002-06-26 STMicroelectronics S.r.l. Voltage limiter integrated electronic circuit
US5737342A (en) 1996-05-31 1998-04-07 Quantum Corporation Method for in-chip testing of digital circuits of a synchronously sampled data detection channel
CA2285643C (en) 1996-12-03 2007-02-06 Raytheon Company Variable microwave cold/warm noise source
US7082293B1 (en) 1999-10-21 2006-07-25 Broadcom Corporation Adaptive radio transceiver with CMOS offset PLL
US6968167B1 (en) 1999-10-21 2005-11-22 Broadcom Corporation Adaptive radio transceiver with calibration
US6738601B1 (en) 1999-10-21 2004-05-18 Broadcom Corporation Adaptive radio transceiver with floating MOSFET capacitors
JP2002174662A (ja) 2000-12-06 2002-06-21 Hitachi Ltd 半導体集積回路装置とそのテスト方法
US6744322B1 (en) * 2002-01-23 2004-06-01 Skyworks Solutions, Inc. High performance BiFET low noise amplifier
JP4035600B2 (ja) 2002-05-22 2008-01-23 国立大学法人 東京大学 イマチニブに対する感受性の判定方法
US6834991B2 (en) 2002-09-23 2004-12-28 Raytheon Company Radiometer with programmable noise source calibration
US7447490B2 (en) * 2005-05-18 2008-11-04 Nvidia Corporation In-situ gain calibration of radio frequency devices using thermal noise
US7605618B2 (en) * 2006-01-12 2009-10-20 Qualcomm, Incorporated Digital output driver and input buffer using thin-oxide field effect transistors
US7539471B2 (en) 2006-03-30 2009-05-26 Intel Corporation Method and apparatus to provide variable gain in a radio receiver front end

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102471048A (zh) * 2009-08-27 2012-05-23 国际商业机器公司 集成电路切换器、设计结构及其制造方法
US9284185B2 (en) 2009-08-27 2016-03-15 Globalfoundries Inc. Integrated circuit switches, design structure and methods of fabricating the same
CN106940404A (zh) * 2017-03-10 2017-07-11 厦门优迅高速芯片有限公司 一种内置式跨阻放大器增益自动测量的电路
CN109981190A (zh) * 2019-04-02 2019-07-05 浙江大学 一种片上噪声测试及自修复系统
CN109981190B (zh) * 2019-04-02 2020-04-24 浙江大学 一种片上噪声测试及自修复系统
CN110333401A (zh) * 2019-07-16 2019-10-15 西安电子科技大学 高精度定噪变信方式的载噪比标定方法
CN110333401B (zh) * 2019-07-16 2020-09-11 西安电子科技大学 高精度定噪变信方式的载噪比标定方法
CN110470973A (zh) * 2019-08-05 2019-11-19 浙江铖昌科技有限公司 一种低噪放芯片噪声系数自动化在片测试系统

Also Published As

Publication number Publication date
US20090190640A1 (en) 2009-07-30
TW200949277A (en) 2009-12-01
US8421478B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
CN101493498A (zh) 具有用于自测试的片上噪声源的射频集成电路及其制造方法
Li et al. Fully integrated SiGe VCOs with powerful output buffer for 77-GHz automotive radar systems and applications around 100 GHz
Schmid et al. On the analysis and design of low-loss single-pole double-throw W-band switches utilizing saturated SiGe HBTs
US10018505B2 (en) Geiger mode APD light receiver having an active readout forming a virtual short-circuit
US8228112B2 (en) Switch with reduced insertion loss
Yu et al. K-band low-noise amplifiers using 0.18 μm CMOS technology
US7180313B2 (en) Test device for wafer testing digital semiconductor circuits
Sandstrom et al. W-band CMOS amplifiers achieving $+ $10 dBm saturated output power and 7.5 dB NF
Fritsche et al. A Broadband 200 GHz Amplifier with 17 dB Gain and 18 mW DC-Power Consumption in 0.13$\mu $ m SiGe BiCMOS
Ko et al. A 210-GHz amplifier in 40-nm digital CMOS technology
Sun et al. A compact linear 60-GHz PA with 29.2% PAE operating at weak avalanche area in SiGe
Coen et al. A 60-GHz SiGe radiometer calibration switch utilizing a coupled avalanche noise source
Bi et al. A Low Switching-Loss W-Band Radiometer Utilizing a Single-Pole-Double-Throw Distributed Amplifier in 0.13-$\mu {\hbox {m}} $ SiGe BiCMOS
Ahn et al. 28 GHz GaAs pHEMT MMICs and RF front‐end module for 5G communication systems
Scholvin et al. Fundamental power and frequency limits of deeply-scaled CMOS for RF power applications
US8963559B2 (en) Variable impedance device
Zhang et al. A compact V-band active SiGe power detector
US8130033B2 (en) Switching low noise amplifier
Thrivikraman et al. On the large-signal robustness of SiGe HBT LNAs for high-frequency wireless applications
KR100346632B1 (ko) 지연 디바이스, 반도체 시험장치, 반도체 디바이스, 및오실로스코프
US20100007422A1 (en) Amplifier circuit
Testa et al. Analysis and design of a 200-GHz SiGe-BiCMOS loss-compensated distributed power divider
Wane et al. Broadband smart mmWave front-end-modules in advanced FD-SOI with adaptive-biasing and tuning of distributed antenna-arrays
Oh et al. A 77GHz CMOS medium power amplifier with transmission line transformers for multi-mode automotive radar system
Özbek et al. Three-path SiGe BiCMOS LNA on thinned silicon substrate for IoT applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090729