CN101483179B - 薄膜晶体管阵列基板 - Google Patents

Abstract

本发明是关于一种薄膜晶体管阵列基板，所述的薄膜晶体管阵列基板包含一绝缘基板、复数扫描线、数据线及像素单元。复数像素单元配合扫描线及数据线以区隔出各个像素单元并定义出一行方向及一列方向。各个像素单元包含一薄膜晶体管及一像素电极。薄膜晶体管与扫描线及数据线电性连接，像素电极具有至少一由边缘往内部延伸的开口及至少一沿列方向延伸的延伸部。像素电极的延伸部延伸进入于列方向相邻的另一像素电极的开口内，且同一扫描线于列方向间隔控制所述的这些像素单元。本发明提供的薄膜晶体管阵列基板，能以简化的驱动架构及较低成本获得良好的多域配向效果。

Description

薄膜晶体管阵列基板

技术领域

本发明是关于一种具多域配向效果的薄膜晶体管阵列基板。

背景技术

现有利用介电异向性(dielectric anisotropy)为负的负型液晶材料，构成垂直配向(vertical alignment)的液晶配向方式，因未施加电压时液晶分子即以垂直基板方式排列，故可提供良好的对比(contrast)表现，然而，通常垂直配向式液晶显示器(vertically aligned LCD)为形成多域分割效果，其所匹配的结构会有些许漏光或是多域分割配置能力不足的情形。

图8为剖面示意图，显示一现有多域垂直配向液晶显示器(multi-domainvertically aligned LCD；MVA LCD)的设计。如图8所示，其于上、下基板102、104上分别形成凸体(bump)106，其上再形成覆盖凸体(bump)106的垂直配向膜108，使垂直配向的液晶分子112于未施加电压时即具有朝不同方向倾斜的预倾角，藉以控制施加电压后的液晶分子112倾斜方向。当施加电压后，液晶层即可分割为多个分别具不同倾斜方向的液晶微小区域，以有效改善不同观察角度的灰阶显示状态下的视角特性，再者，作为提供预倾角的区域边界规制结构(regulation structure)并不限定为凸体106，亦可如图9所示，于基板上形成凹面结构114亦可。

如图8及图9所示，形成凸体106或凹面结构114方式虽可达到制造多个液晶微小区域的效果，然而，在未施加电压(Voff)的状态下，比较穿透光I₁及I₂的光路可知，因该区域边界规制结构会导致液晶配向并非完全垂直，故行经倾斜液晶分子的穿透光I₂光路会具有多余的光程差值(Δnd≠0)而造成漏光，因此，另需透过外贴补偿膜方式将漏光消除以提高对比。

图10为一剖面示意图，显示另一多域垂直配向液晶显示器的设计。如图10所示，利用于基板202的透明电极204上所形成的开缝(slit)206，可控制液晶分子208于施加电压后的倾倒方向，然而，于电极204处形成开缝206的方式，须仔细考虑开缝206本身宽度以及两开缝206之间的距离等等，否则通过开缝206产生使液晶分子208倾倒的力量容易不足，再者，该形成开缝206的设计，造成液晶分子208往左右任一方向转动的能量相等，而使液晶分子208于空间中的配向分布产生不连续的错向缺陷(disclination)，该错向缺陷区域210于开缝206上方及两开缝206间皆容易形成，而降低整体光穿透率。

发明内容

因此，本发明的目的在提供一种薄膜晶体管阵列基板，其能以简化的驱动架构及较低成本获得良好的多域配向效果。

依本发明的一实施例，一种薄膜晶体管阵列基板包含一绝缘基板及形成于绝缘基板上的复数扫描线、复数数据线及复数像素单元。复数像素单元配合扫描线及数据线以区隔出各个像素单元并定义出一行方向及一列方向。各个像素单元包含一薄膜晶体管及一像素电极。薄膜晶体管与扫描线及数据线电性连接，像素电极具有至少一由边缘往内部延伸的开口及至少一沿列方向延伸的延伸部。像素电极的延伸部延伸进入于列方向相邻的另一像素电极的开口内，且同一扫描线于列方向间隔控制所述的这些像素单元。

依本发明的另一实施例，一种薄膜晶体管阵列基板包含一绝缘基板及形成于绝缘基板上的复数扫描线、复数数据线及复数像素单元。复数像素单元配合扫描线及数据线以区隔出各个像素单元且依横向及纵向分别定义出一行方向及一列方向。各个像素单元包含一薄膜晶体管及一像素电极。薄膜晶体管与扫描线及数据线电性连接，像素电极具有至少一由边缘往内部延伸的开口及至少一沿列方向延伸的延伸部。位于同一行的两相邻像素单元的薄膜晶体管分别搭接两相邻的不同扫描线，且位于同一列的两相邻像素单元的薄膜晶体管亦分别搭接两相邻的不同扫描线，以供每个像素单元的电压极性与其四周相邻的像素单元不同。

通过本发明的设计，仅需利用一般薄膜晶体管制造工艺，即能形成可产生边缘电场及多域配向效果的像素电极布局。和现有利用凸体或凹面结构的域边界规制结构设计相比，本发明于未施加电压(Voff)的状态下各个液晶分子均呈垂直配向，故不会产生多余的光程差值(Δnd＝0)而可避免漏光现象产生。再者，和现有于电极处形成开缝的方式相较，本发明通过辅助电极与像素电极的不同极性所产生的边缘电场效应，可提供较强的液晶分子倾倒力量，以增加显示区域有效面积且有效提升液晶显示器整体光穿透率。另一方面，本发明通过同列相邻的像素电极延伸部以产生边缘电场的配向设计，需使每个像素电极均与其四周相邻的像素电极具相反极性。因此，通过同一扫描线交替搭接其上方及下方像素单元的薄膜晶体管的设计，以线反转驱动方式即可获得每个像素电极均与其四周相邻的像素电极具相反极性的效果，而不需使用耗费较大功率且驱动系统较复杂的点反转驱动控制，获得降低成本及省电的效果。再者，因本发明仅利用水平延伸电极区段作为配向电极，如此可以对开口率影响最小的方式获得多域配向效果。

附图说明

图1为依本发明的一实施例，显示一薄膜晶体管阵列基板的平面示意图。

图2为图1简化后的平面示意图。

图3为沿图1的A-A’线切割而得的剖面图。

图4为显示本发明另一实施例的平面示意图。

图5为图4简化后的平面示意图。

图6为显示本发明另一实施例的平面示意图。

图7为图6简化后的平面示意图。

图8为剖面示意图，显示一现有多域垂直配向液晶显示器的设计。

图9为剖面示意图，显示另一现有多域垂直配向液晶显示器的设计。

图10为一剖面示意图，显示另一多域垂直配向液晶显示器的设计。

附图标号：

10    薄膜晶体管阵列基板

11    绝缘基板

12、14、16、22、24、26    像素电极

121、122、141、161    像素电极延伸部

12P、14P、16P、22P、24P、26P    像素单元

12a、12b、14a、14b、16a、16b、22a、22b    像素电极区块

13    栅极区域

15    储存电容下电极

17    源/漏极区域

19    绝缘层

21    平坦化层

23    储存电容上电极

32、34、36、62、64、66、72、74、76    扫描线

42、44、46    数据线

52、54    开口

72a、72b、74a、74b、76a、76b、641、642、643    扫描线区段

102、104    基板

106    凸体

108    垂直配向膜

112    液晶分子

114    凹面结构

202    基板

204    电极

206    开缝

208    液晶分子

210    错向缺陷区域

T、T1、T2、T3    薄膜晶体管

具体实施方式

有关本发明的前述及其它技术内容、特点与功效，在以下配合参考图式的实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附加图式的方向。因此，使用的方向用语是用来说明并非用来限制本发明。

图1为依本发明的一实施例，显示一薄膜晶体管阵列基板10的平面示意图。如图1所示，一绝缘基板(图未示)上形成复数道相互平行的扫描线32、34、36，及相互平行的数据线42、44、46，且两相邻的扫描线正交于两相邻的数据线而圈围出一像素单元分布区域，如薄膜晶体管T的主动元件形成于扫描线与数据线交叉点处且电连接扫描线及数据线，复数像素单元12P、14P、16P、22P、24P、及26P沿横向及纵向规则排列于绝缘基板，而定义出复数像素单元列及复数像素单元行。

图2为图1简化后的平面示意图，以清楚显示薄膜晶体管阵列基板的像素电极结构及驱动时的电压极性。如图2所示，每个像素电极12、14、16、22、24或26具有一由边缘往内部延伸的开口而分隔为两个区块，以像素电极12为例，其中央部份具有一开口52而分隔为两个区块12a及12b，再者，各个像素电极具有一水平延伸区段延伸进入同一列的相邻像素电极的开口内，例如像素电极14的延伸部141延伸进入相邻像素电极12的开口52内，像素电极16的延伸部161延伸进入相邻像素电极14的开口54内，且依本实施例的设计，薄膜晶体管T交替分布于同一列像素单元的顶侧与底侧，

且同一扫描线并非控制整列的像素电极，而是轮流控制上方及下方的像素电极。于一实施例中，薄膜晶体管T的栅极连接对应的扫描线，源极连接对应的数据线，漏极则连接液晶电容Clc及储存电容Cs(图未示)，当扫描信号的扫描电压施加于薄膜晶体管的栅极时，数据在线所载的数据电压会经由薄膜晶体管T的漏极并施加在与漏极连接的液晶电容Clc及储存电容Cs上；以扫描线34为例，扫描线34经由薄膜晶体管T依序搭接上方的像素电极12、下方的像素电极24、上方的像素电极16，使三者驱动时具有相同的电压极性，因此，当以线反转驱动方式驱动该像素结构时，因扫描线32、扫描线34、扫描线36分别交替控制其上方及下方的像素电极，使每个像素电极均与其四周相邻的像素电极具相反电压极性；藉此，以具正极性的像素电极区块12b为例，其与上方相邻的像素电极延伸部141(负极性)、右侧像素电极14(负极性)、及下方像素电极22具不同极性而产生边缘电场，获得每个像素电极区块均具多域配向的效果。

通过本发明的设计，仅需利用一般薄膜晶体管制造工艺，即能形成可产生边缘电场及多域配向效果的像素电极布局，和现有利用凸体或凹面结构的域边界规制结构设计相较，本发明于未施加电压(Voff)的状态下各个液晶分子均呈垂直配向，故不会产生多余的光程差值(Δnd＝0)而可避免漏光现象产生，再者，和现有于电极处形成开缝的方式相较，本发明通过辅助电极与像素电极的不同极性所产生的边缘电场效应，可提供较强的液晶分子倾倒力量，以增加显示区域有效面积且有效提升液晶显示器整体光穿透率，另一方面，本发明通过同列相邻的像素电极延伸部以产生边缘电场的配向设计，需使每个像素电极均与其四周相邻的像素电极具相反极性。

因此，通过同一扫描线交替搭接其上方及下方像素单元的薄膜晶体管的设计，以线反转驱动方式即可获得每个像素电极均与其四周相邻的像素电极具相反极性的效果，而不需使用耗费较大功率且驱动系统较复杂的点反转驱动控制，获得降低成本及省电的效果，且因本发明仅利用水平延伸电极区段作为配向电极，如此可以对开口率影响最小的方式获得多域配向效果。

图3为沿图1的A-A’线切割而得的剖面图。如图3所示，一第一金属层(Metal 1 layer)M1沉积于绝缘基板11上并图案化形成扫描线(未图标)、薄膜晶体管的栅极区域13及储存电容下电极15，一具介电效果的绝缘层19覆盖该第一金属层M1，且一第二金属层(Metal 2 layer)M2形成于绝缘层19上，且图案化形成数据线42、薄膜晶体管的源/漏极区域17、及储存电容上电极23，一平坦化层21设置于绝缘层19上，以覆盖薄膜晶体管的源/漏极区域17及储存电容上电极23，透明导电膜沉积于平坦化层21上并图案化形成像素电极，且如图示相邻像素电极延伸部141延伸进入像素电极12的开口内。

图4为显示本发明另一实施例的平面示意图，图5为图4简化后的平面示意图，以清楚显示该实施例的像素电极结构及驱动时的电压极性。请同时参考图4及图5，于本实施例中，像素单元12P、14P、16P、22P、24P及26P排列成两道横向的像素单元列，位于同一像素单元列的两相邻像素单元其薄膜晶体管的分布区域相同，且各个像素电极开口位置与薄膜晶体管T分布区域叠合，同一扫描线交替出现水平及垂直区段以环绕像素电极区块，且轮流搭接该扫描线上方及下方像素单元的薄膜晶体管，以扫描线64为例，如图5清楚所示，扫描线64先由像素电极区块12b左侧垂直向下延伸至另一像素电极区块22a底侧后，改向右水平延伸一个像素单元距离抵达像素电极区块22a右侧，接着改向上延伸至像素电极区块12b顶侧后改向右水平延伸一个像素单元距离，之后沿此一规则持续围绕像素电极区块，同样地，扫描线62也以相同规则于像素电极区块12a及与其水平相邻的电极区块周围延伸，且扫描线66也以相同规则于像素电极区块22b及与其水平相邻的电极区块周围延伸，换言之，本实施例以同一像素单元行中两相邻像素单元的两薄膜晶体管间的区域构成一待围绕单元区块，同一扫描线则延伸进入像素电极内部连续围绕各个单元区块.且线反转驱动模式下，因扫描线64的水平区段641、642及643分别经由薄膜晶体管T1、T2、及T3搭接像素电极22、14及26，使像素电极22、14及26均具相同第一电压极性例如是负极性，另一方面，以相同规则环绕单元区块的扫描线62搭接像素电极12、16，扫描线66搭接像素电极24，故像素电极12、16及24均具另一相同第二电压极性例如是正极性；因此，通过本实例扫描线围绕单元区块的配置方式，以线反转驱动方式即可获得每个像素电极均与其四周相邻的像素电极具相反极性的效果，而不需使用耗费较大功率且驱动系统较复杂的点反转驱动控制，同样可获得降低成本及省电的效果，且依本实施例的设计，因作为配向电极的像素电极延伸部与薄膜晶体管分布区域叠合，故可获得进一步提高开口率的效果。

图6为显示本发明另一实施例的平面示意图，图7为图6简化后的平面示意图，以清楚显示该实施例的像素电极结构及驱动时的电压极性。如图6所示，于本实施例中，每一扫描线包含两个区段，例如扫描线72包含两个区段72a、72b，扫描线74包含两个区段74a、74b，扫描线76包含两个区段76a、76b，每一像素单元的信号控制区域横跨两道扫描线区段，且该两道扫描线区段分别属于两相邻扫描线，举例而言，位于同一列的像素单元12P、14P的信号控制区域横跨两道扫描线区段72b及74a，扫描线区段72b搭接像素单元14P的薄膜晶体管且扫描线区段74a搭接像素单元12P的薄膜晶体管，位于另一列的像素单元22P、24P的信号控制区域同样横跨两道扫描线区段74b及76a，扫描线区段74b搭接像素单元24P的薄膜晶体管且扫描线区段76a搭接像素单元22P的薄膜晶体管，于此位于上一列像素单元信号控制区域下方的扫描线区段(例如74a)与下一列像素单元信号控制区域上方的扫描线区段(74b)为同一扫描线的两个不同区段，该两个区段连接处可设于显示区内部或外部均可。

于线反转驱动模式下，两相邻扫描线所控制的像素电极具有相反电压极性，例如当扫描线72所控制的像素电极具有正极性，则扫描线74所控制的像素电极具有负极性、且扫描线76所控制的像素电极具有正极性，因此依上述的扫描线配置及搭接方式，可使像素单元12P为负极性、像素单元14P为正极性、像素单元22P为正极性、且像素单元24P为负极性。再者，依本实施例的设计，如图7所示，每个像素电极12、14、16、22、24、26中央部份具有一边缘往内部延伸的开口而分隔为两个区块，例如像素电极12通过开口分隔为区块12a、12b，且每一像素电极具有两个水平延伸部(例如延伸部121、122)延伸进入于列方向上相邻的另一像素电极的开口内，且分别邻近上下两个电极区块，例如像素电极区块14a(正极性)四周邻近相反极性的像素电极延伸部121(负极性)及电极区块12a、16a(负极性)，故本实施例可获得于线反转驱动方式下每个像素电极区块均与其四周邻近的像素电极区块或像素电极延伸部具相反极性的效果，如此同样不需使用耗费较大功率且驱动系统较复杂的点反转驱动控制即可获得多域配向效果，且依本实施例的设计，因作为配向电极的像素电极延伸部与薄膜晶体管分布区域叠合，故可获得进一步提高开口率的效果。

须注意上述各个实施例将一像素电极分隔为两个电极区块的方式仅为例示之用，本发明的设计可视实际需求搭配不同数目的分隔电极区块。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。另外，本发明的任一实施例或权利要求范围不须达成本发明所揭露的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (14)

1.一种薄膜晶体管阵列基板，其特征在于，所述的薄膜晶体管阵列基板包含：

一绝缘基板；

复数扫描线，形成于所述的绝缘基板表面；

一绝缘层，形成于所述的这些扫描线及所述的绝缘基板表面；

复数数据线，形成于所述的绝缘层表面；及

复数像素单元，配合所述的这些扫描线及所述的这些数据线以区隔出各所述的像素单元并定义出一行方向及一列方向，各所述的像素单元包含：

一薄膜晶体管，与所述的扫描线及所述的数据线电性连接；及

一像素电极，具有至少一由边缘往内部延伸的开口及至少一沿所述的列方向延伸的延伸部，所述的像素电极的所述的延伸部延伸进入于列方向相邻的另一像素电极的开口内，且同一扫描线于列方向间隔控制所述的这些像素单元；

其中位于同一行的两相邻像素单元的薄膜晶体管分别搭接两相邻的不同扫描线，且位于同一列的两相邻像素单元的薄膜晶体管亦分别搭接两相邻的不同扫描线，以使每个像素单元的电压极性与其四周相邻的像素单元不同。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述的像素电极开口位于所述的像素电极的中央部份，且所述的薄膜晶体管位于所述的像素电极的一侧。

3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述的这些扫描线的走向与所述的列方向相同，且同一扫描线轮流搭接其上方及下方像素单元的薄膜晶体管。

4.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，位于同一像素单元列的两相邻像素单元其薄膜晶体管于像素单元中的形成位置不同。

5.如权利要求1或2所述的薄膜晶体管阵列基板，其特征在于，所述的像素电极经由所述的开口分隔为一第一电极区块及一第二电极区块，位于同一列的像素单元的薄膜晶体管交替设置于所述的第一及第二电极区块，且同一扫描线搭接于同列的所述的第一或第二电极区块的所述的薄膜晶体管，以形成间隔搭接相同列的像素电极。

6.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述的薄膜晶体管的分布区域与所述的像素电极开口位置叠合。

7.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，同一扫描线具有与所述的列方向相同走向的复数第一区段、及与所述的行方向相同走向的复数第二区段，所述的第一与所述的第二区段交替出现，且同一扫描线经由所述的这些第一区段轮流搭接所述的扫描线上方及下方像素单元的薄膜晶体管。

8.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，位于同一列的像素单元的两相邻像素单元其薄膜晶体管于像素单元中的形成位置相同。

9.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，同一扫描线围绕同一行的像素单元行中两相邻像素单元的两薄膜晶体管间的区域。

10.如权利要求9所述的薄膜晶体管阵列基板，其特征在于，所述的像素电极开口位于所述的像素电极的中央部份，所述的像素电极经由所述的开口分隔为一上电极区块及一下电极区块，且所述的扫描线围绕的两薄膜晶体管间区域包含分属不同像素电极的一上电极区块及一下电极区块。

11.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，同一像素单元的信号控制区域横跨有分别属于两相邻扫描线的一第一扫描线区段及一第二扫描线区段。

12.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，同一扫描线具有一第一扫描线区段及一第二扫描线区段，所述的第一扫描线区段横跨一第一像素单元列且所述的第二扫描线区段横跨与所述的第一像素单元列相邻的一第二像素单元列。

13.如权利要求12所述的薄膜晶体管阵列基板，其特征在于，所述的第一扫描线区段搭接所述的第一像素单元列中第奇数个像素单元的薄膜晶体管，且所述的第二扫描线区段搭接所述的第二像素单元列中第偶数个像素单元的薄膜晶体管。

14.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述的像素电极经由所述的开口分隔为一第一电极区块及一第二电极区块，且所述的像素电极具有两个沿列方向延伸且分别邻近所述的第一及所述的第二区块的延伸部。

Images