CN101478632B - 一种曝光控制方法及cmos图像传感器 - Google Patents

Abstract

一种曝光控制方法，包括：当某一行非冗余像素行的曝光重置不与其他非冗余像素行的采样同步时，控制冗余像素行进行采样；当某一行非冗余像素行的采样不与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置。一种CMOS图像传感器，包括：像素阵列电路和曝光时序控制电路，其中：像素阵列电路，包括非冗余像素行和冗余像素行；曝光时序控制电路，用于对像素阵列电路的曝光和采样过程进行控制，包括：在任一非冗余像素行的曝光重置没有与其他非冗余像素行的采样同步时，控制冗余像素行进行采样；在任一非冗余像素行的采样不与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置。所述方法和图像传感器可以提高图像质量。

Description

一种曝光控制方法及CMOS图像传感器

技术领域

本发明涉及图像处理技术领域，尤其涉及一种曝光控制方法及互补金属氧化物半导体(CMOS)图像传感器。

背景技术

CMOS图像传感器是将光学图像转换为电信号的半导体装置，其基本工作原理是：曝光时序控制电路对CMOS图像传感器中的光电二极管进行曝光。经过一定的曝光时间，光电二极管上的电压随不同光线强度产生不同的线性压降，随后的读出电路将此电压转换为数字信号输出。

通常情况下，CMOS图像传感器感光区像素由3至4个晶体管组成。参照图1，为现有技术中4个晶体管构成的像素电路图，包括光电二极管VD、晶体管M1、M2、M3和M4。

参照图2，为图1所示像素电路的工作时序图。其中的时序控制信号分别为行选择信号X、重置信号R、转移信号T，输出信号分别为参考信号SHR、光强信号SHS，参考信号SHR和光强信号SHS的差即代表光电二极管VD的感光光强。行处理总时间为T0，其中，行曝光和采样时间为T1，行对应的列处理时间为T2。

结合图1和图2，像素电路的基本工作过程如下：

S101、输入的重置信号R、转移信号T为高电平，晶体管M1和M2打开，对光电二极管VD进行充电；

S102、输入的重置信号R、转移信号T变为低电平，关闭晶体管MI和M2，对光电二极管VD进行曝光；

S103、曝光完成后，输入的重置信号R和行选择信号X变为高电平，晶体管M1和M4导通，产生重置电压并采样，从输出端Out输出参考信号SHR；

S104、输入的重置信号R变为低电平，行选择信号X保持高电平不变，转移信号T变为高电平，晶体管M2和M4导通，对曝光后光电二极管VD上的电压进行采样，从输出端Out输出光强信号SHS。

通常，CMOS图像传感器采用逐行曝光方式，每行640个像素都同时进行以上的曝光步骤。每帧图像则一行接一行进行曝光。为了节省时间，当前一行曝光的时候，后一行紧接着进行曝光过程，一行接一行地重复下去。但是，本发明的发明人在对现有技术进行研究和实践过程中发现，采用上述曝光控制时序会产生图像明暗不均的现象，影响图像质量。

发明内容

本发明解决的问题是，提供一种曝光控制方法及CMOS图像传感器，能够避免图像出现亮度不均的问题。

为解决上述问题，本发明提供一种曝光控制方法，包括：当某一行非冗余像素行的曝光重置没有与其他非冗余像素行的采样同步时，控制冗余像素行进行采样；当某一行非冗余像素行的采样没有与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置。

可选的，所述某一行非冗余像素行的曝光重置是否与其他非冗余像素行的采样同步，具体为：判断所述某一行非冗余像素行的重置信号和转移信号为高电平时，是否存在行选择信号和重置信号为高电平的其他非冗余像素行；所述在没有与其他非冗余像素行的采样同步时，控制冗余像素行进行采样，具体为：控制冗余像素行的行选择信号和重置信号为高电平。

可选的，所述某一行非冗余像素行的采样是否与其他非冗余像素行的曝光重置同步，具体为：判断所述某一行非冗余像素行的行选择信号和重置信号为高电平时，是否存在重置信号和转移信号为高电平的其他非冗余像素行；所述在没有与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置，具体为：控制冗余像素行的重置信号和转移信号为高电平。

可选的，所述冗余像素行的行数等于共享光电二极管的晶体管的数目。

为解决上述问题，本发明还提供了一种CMOS图像传感器，该传感器包括：像素阵列电路和曝光时序控制电路，其中：像素阵列电路，包括非冗余像素行和冗余像素行；曝光时序控制电路，用于对像素阵列电路的曝光和采样过程进行控制，包括：在任一非冗余像素行的曝光重置没有与其他非冗余像素行的采样同步时，控制冗余像素行进行采样；在任一非冗余像素行的采样没有与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置。

可选的，所述曝光时序控制电路包括：重置信号产生电路，用于为像素阵列电路提供重置信号；行选择信号产生电路，用于为像素阵列提供行选择信号；转移信号产生电路，用于为像素阵列提供转移信号；其中，在某一像素行的重置信号和转移信号为高电平时，另一像素行的行选择信号和重置信号为高电平；在某一像素行的行选择信号和重置信号为高电平，另一像素行的重置信号和转移信号为高电平。

可选的，所述冗余像素行的行数等于共享光电二极管的晶体管的数目。

与现有技术相比，上述技术方案通过在某一行非冗余像素行的曝光重置没有与其他非冗余像素行的采样同步时，控制冗余像素行进行采样；在某一非冗余像素行的采样没有与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置，因此，可以使得任一行非冗余像素行曝光重置时的电压环境一致，从而可以避免图像明暗不均的情况出现，提高图像质量。

附图说明

图1为现有技术中4个晶体管构成的像素电路图；

图2为图1所示电路的工作时序图；

图3为图1所示电路的曝光时序图；

图4为本发明实施例中CMOS图像传感器结构示意图；

图5为本发明实施例中感光区增加冗余像素行示意图；

图6为图4所示的曝光时序控制电路的实施例的结构示意图；

图7为本发明实施例中曝光控制方法流程图；

图8为本发明实施例中第一曝光时序图；

图9为本发明实施例中第二曝光时序图。

具体实施方式

现有的CMOS图像传感器采用逐行曝光方式，在每帧图像处理的过程中，为了节省时间，当前一行启动曝光后，后一行等待行间隔时间后启动曝光过程，一行接一行地重复下去；某一行曝光的起点和采样的起点之间间隔的时间为曝光时间。

本发明的发明人在对现有技术进行研究和实践过程中发现：在CMOS图像传感器的工作过程中，会发生如下现象：某一行在进行曝光前的复位时，另一像素行在进行电压采样。参照图3所示的曝光时序图，nm行的重置时间与n0行的采样时间重叠。如图3中两条竖虚线之间的信号所示，n0行的行选择信号X_n0、重置信号R_n0和nm行的重置信号R_nm和转移信号T_nm同时为高电平。

需要注意的是，n0行曝光时，没有任何一行的行选择信号X为高电平。

发明人在实践中观察到n0行进行曝光前的重置信号R_n0的电平和nm行进行曝光前的重置信号R_nm的电平不一致。

发明人经过研究后认为，这是由于：像素阵列的供电使用网状金属提供，电源只能从像素阵列的四边输入。当有较大电流流过网状金属时，金属上的电阻会产生电压降。并且，当行选择信号X为高电平时，会有较大电流产生。因此，n0行曝光时没有任何一行的行选择信号X信号为高电平，感光区电压下降并不多；nm行进行曝光时，n0行开始采样，行选择信号X_n0为高电平，感光区电压下降较多。

总之，对于某一行在曝光前的重置信号而言，在没有与其他行的采样过程重叠或者与其他行的采样过程重叠的两种情形下，其电平是不同的，进而会导致图像出现亮度不均的情况。

本发明实施方式为解决上述问题，在像素阵列电路中增加冗余像素行，并且对曝光控制时序电路加以改进，使得任一像素行的曝光重置过程均与另一像素行的采样过程保持同步。

具体地，在某一行非冗余像素行的曝光重置过程和另一非冗余像素行的采样过程同步时，控制冗余像素行处于空闲状态。

在某一行非冗余像素行的曝光重置过程无法和其他非冗余像素行的采样过程同步时，控制冗余像素行进行采样；

在某一行非冗余像素行的采样过程无法和其他非冗余像素行的曝光重置过程同步时，控制冗余像素行进行曝光重置。

下面即结合附图和实施例对本发明的具体实施方式做详细的说明。

参照图4，为本发明实施例中CMOS图像传感器结构示意图。该图像传感器包括：像素阵列电路41和曝光时序控制电路42。其中：

像素阵列电路41，用于感知光信息，将图像中包含的光信号转换为电信号。

通常，像素阵列电路包含多个像素；每一个像素均可以感知其对应的一个点区域的光信息。所述多个像素成行列式排列，且工作时通常逐行进行曝光。

如图5所示，在本发明实施例的像素阵列电路41中，包含感光区100的非冗余像素行110，并且进一步包括冗余像素行210，以及全黑像素行220。冗余像素行可以设在全黑像素行位置区，也可以设在感光区内。

曝光时序控制电路42，用于对像素阵列电路41的曝光和采样过程进行控制，其中，任一行的曝光重置过程均与另一行的采样过程保持同步。

本发明的实施例中，所有的像素行在曝光重置时的电压环境均保持一致，进而可以提高图像的明暗均匀度。

为便于本领域技术人员对本发明的进一步理解，下面对发明人的创造性劳动过程和本发明实施例的原理进行阐述。

本发明的发明人发现，现有技术的像素阵列电路中，所有像素行均为实现图像传感所必需的，也就是说，各像素行所感知的光信息均是构成图像所必需的。按照现有技术的曝光控制时序，在图像传感器的工作过程中，不可能发生的情况有：1)某两行同时采样的情况，这是由于读出电路中的模数转换器无法同时处理两行数据，因此所有行的行选择信号X信号都是分开为高电平的；2)某两行同时曝光重置的情况，这是因为，任一帧图像的处理过程中，是采用逐行曝光的方式进行的，也就是说，在前一行开始曝光且经过行间隔时间后，相邻的后一行才开始曝光。

本发明的发明人进一步发现，在图像传感器的工作程中，有可能发生的两种情况为：1)前面某一行的采样与后面某一行的曝光重置同时进行；2)某一行的曝光和采样都没有和任何行重叠。

如前所述，在情况1)下进行曝光重置的像素行和在情况2)下进行曝光重置的像素行所面临的电压环境是不一致的，这正是导致出现图像传感器的图像明暗不均匀现象的原因所在。因此，为克服图像明暗不均匀的缺陷，一种可行的途径是使得所有像素行在曝光重置时的电压环境一致，或者说，所有像素行在采样时的电压环境一致。

为了使得所有像素行不管是在曝光重置时还是在采样时的电压环境一致，本发明的实施例增加冗余像素行，并且对曝光时序控制电路加以改进。

具体地说，本发明实施例的图像传感器的工作过程包括：

在某一行非冗余像素行的曝光重置过程和另一非冗余像素行的采样过程同步时，控制冗余像素行处于空闲状态；

在某一行非冗余像素行的曝光重置过程无法和其他非冗余像素行的采样过程同步时，控制冗余像素行进行采样；

在某一行非冗余像素行的采样过程无法和其他非冗余像素行的曝光重置过程同步时，控制冗余像素行进行曝光重置。

图6是图4中所示的曝光时序控制电路的实施例的结构示意图。如图6所示，曝光时序控制电路包括：

重置信号产生电路411，用于为像素阵列电路提供重置信号；

行选择信号产生电路412，用于为像素阵列电路提供行选择信号；

转移信号产生电路413，用于为像素阵列电路提供转移信号；

其中，在某一像素行的重置信号和转移信号为高电平时，另一像素行的行选择信号和重置信号为高电平；

在某一像素行的行选择信号和重置信号为高电平；另一像素行的重置信号和转移信号为高电平。

图7为本发明实施例中曝光控制方法的流程图。

本发明的发明人考虑到现有技术中，在图像传感器的工作过程中有可能发生的两种情况为：1)前面某一行的采样与后面某一行的曝光重置同时进行；2)某一行的曝光和采样都没有和任何行重叠。为此，对曝光控制方法进行改进，如图7所示，使得任一行的曝光重置过程均与另一行的采样过程保持同步。

具体地说，在像素阵列电路中设置冗余像素行的基础上，当非冗余像素行面临所述的第2)种情况时，通过对冗余像素行施加控制信号来使得非冗余像素行所处的电压环境发生改变；当非冗余像素行面临所述的第1)种情况时，使得所述冗余像素行保持非工作状态，维持非冗余像素行所处的电压环境不发生变化。从而使得第1)种情况和第2)种情况下，非冗余像素行工作时的电压环境保持一致。

因此，采用本发明曝光控制方法的实施例的流程，所有的像素行在曝光重置时的电压环境均保持一致，进而可以提高图像的明暗均匀度。

如图7所示，本发明曝光控制方法的实施例的具体步骤如下：

S701、判断某一行非冗余像素行的曝光重置是否与其他非冗余像素行的采样同步，如果是，则结束流程；如果否，则执行S702；

具体地，判断过程为：在某一行非冗余像素行的重置信号和转移信号为高电平时，监测是否存在行选择信号和重置信号为高电平的其他非冗余像素行。

S702、控制冗余像素行进行采样；

具体地，使得所述冗余像素行的行选择信号和重置信号为高电平。

也就是说，当某一行非冗余像素行进行曝光重置时，如果没有其他任意一行非冗余像素行的采样同时发生，则曝光时序控制电路输出行选择信号和重置信号，使得像素阵列中的冗余像素行进行假采样，从而使得该非冗余像素行的曝光环境发生变化，与两行非冗余像素行的采样和曝光重置同时进行的电压环境一致。

参照图8，为本发明实施例中第一曝光时序图。

其中，X_dummy、R_dummy与T_dummy分别表示冗余像素行的行选择信号、重置信号和转移信号。在虚线框80范围内，n0行的重置信号R_n0与转移信号T_n0同时为高电平，控制冗余像素行进行采样，即使得行选择信号X_dummy与转移信号T_dummy同时为高电平。此时，对于感光区来说，同时有1个行选择信号X，2个重置信号R以及1个转移信号T信号为高电平。

S703、判断某一行非冗余像素行的采样是否与其他非冗余像素行的曝光重置同步，如果是，则结束流程，如果否，则执行S704；

具体地，判断过程为：在某一行非冗余像素行的行选择信号和重置信号为高电平时，监测是否存在重置信号和转移信号为高电平的其他非冗余像素行。

S704、控制冗余像素行进行曝光重置。

具体地，使得所述冗余像素行的重置信号和转移信号为高电平。

也就是说，当某一行非冗余像素行进行采样时，如果没有其他任意一行非冗余像素行的曝光重置同时发生，则曝光时序控制电路输出重置信号和转移信号，使得像素阵列冗余像素行进行假重置，从而使得该非冗余像素行的曝光环境发生变化，与两行非冗余像素行的采样和曝光重置同时进行的电压环境一致。

参照图9，为本发明实施例中第二曝光时序图。

其中，X_dummy、R_dummy与T_dummy分别表示冗余像素行的行选择信号、重置信号和转移信号。在虚线框90范围内，n0行的采样信号R_n0与和行选择信号X_n0同时为高电平，控制冗余像素行进行曝光重置，即使得重置信号R_dummy与转移信号T_dummy同时为高电平。此时，对于感光区来说，同时有1个行选择信号X，2个重置信号R以及1个转移信号T为高电平。

综上可知，本实施例的曝光控制方法通过增设冗余像素行，并通过控制冗余像素行的采样或曝光重置，可以使任意两个像素行的重置和采样同步，从而可以使所有行曝光重置时的电压环境一致，因此可以避免出现图像明暗不均的情况，提高图像质量。

可以理解的是，S701～S702与S703～S704并没有一定的先后顺序。

在具体实施中，可以根据不同的像素设置不同的冗余像素行行数，例如，对于上述使用4个晶体管的4T型CMOS图像传感器，设置1行冗余像素行就可以；对于一个光电二极管和一个晶体管共享像素的4T2S型图像传感器，至少需要设置2行冗余像素行；对于一个光电二极管和四个晶体管共享像素的4T4S型图像传感器，至少需要设置4行冗余像素行。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种曝光控制方法，其特征在于，包括：

当某一行非冗余像素行的曝光重置没有与其他非冗余像素行的采样同步时，控制冗余像素行进行采样；

当某一行非冗余像素行的采样没有与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置。

2.根据权利要求1所述的曝光控制方法，其特征在于，所述某一行非冗余像素行的曝光重置是否与其他非冗余像素行的采样同步，具体为：

判断所述某一行非冗余像素行的重置信号和转移信号为高电平时，是否存在行选择信号和重置信号为高电平的其他非冗余像素行；

所述当某一行非冗余像素行的曝光重置没有与其他非冗余像素行的采样同步时，控制冗余像素行进行采样，具体为：

控制冗余像素行的行选择信号和重置信号为高电平。

3.根据权利要求1所述的曝光控制方法，其特征在于，所述某一行非冗余像素行的采样是否与其他非冗余像素行的曝光重置同步，具体为：

判断所述某一行非冗余像素行的行选择信号和重置信号为高电平时，是否存在重置信号和转移信号为高电平的其他非冗余像素行；

所述当某一行非冗余像素行的采样没有与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置，具体为：

控制冗余像素行的重置信号和转移信号为高电平。

4.根据权利要求1至3任一项所述的曝光控制方法，其特征在于，所述冗余像素行的行数等于共享光电二极管的晶体管的数目。

5.一种CMOS图像传感器，其特征在于，包括：像素阵列电路和曝光时序控制电路，其中：

像素阵列电路，包括非冗余像素行和冗余像素行；

曝光时序控制电路，用于对像素阵列电路的曝光和采样过程进行控制，包括：在任一非冗余像素行的曝光重置没有与其他非冗余像素行的采样同步时，控制冗余像素行进行采样；在任一非冗余像素行的采样没有与其他非冗余像素行的曝光重置同步时，控制冗余像素行进行曝光重置。

6.根据权利要求5所述的CMOS图像传感器，其特征在于，所述曝光时序控制电路包括：

重置信号产生电路，用于为像素阵列电路提供重置信号；

行选择信号产生电路，用于为像素阵列提供行选择信号；

转移信号产生电路，用于为像素阵列提供转移信号；

其中，在某一像素行的重置信号和转移信号为高电平时，另一像素行的行选择信号和重置信号为高电平；

在某一像素行的行选择信号和重置信号为高电平时，另一像素行的重置信号和转移信号为高电平。

7.根据权利要求5或6所述的CMOS图像传感器，其特征在于，所述冗余像素行的行数等于共享光电二极管的晶体管的数目。

Images