CN101472179A - 多个视频标准下的运动补偿的二维内插结构 - Google Patents

多个视频标准下的运动补偿的二维内插结构 Download PDF

Info

Publication number
CN101472179A
CN101472179A CN200710308372.0A CN200710308372A CN101472179A CN 101472179 A CN101472179 A CN 101472179A CN 200710308372 A CN200710308372 A CN 200710308372A CN 101472179 A CN101472179 A CN 101472179A
Authority
CN
China
Prior art keywords
output
buffer
unit
interpolation unit
interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200710308372.0A
Other languages
English (en)
Inventor
彭勇
蒋正伟
弗兰斯·西亚斯特曼斯
斯特凡·埃卡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Priority to CN200710308372.0A priority Critical patent/CN101472179A/zh
Priority to US12/143,551 priority patent/US8588305B2/en
Publication of CN101472179A publication Critical patent/CN101472179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明提供一种用于内插的设备，其能够在不牺牲芯片面积的情况下，以多个视频标准来处理输入数据。所述内插单元包括：第一内插单元，用于内插输入数据；第二内插单元，用于内插输入数据；滤波器指示器，用于向所述第一内插单元和所述第二内插单元提供信息；以及输出单元，用于对来自所述第一内插单元和所述第二内插单元的输出进行多路复用和平均。本发明还提供一种运动补偿单元和一种用于处理多个视频标准的解码器。

Description

多个视频标准下的运动补偿的二维内插结构
技术领域
本发明涉及多个视频标准的运动补偿，且更具体地说，涉及一种遵照多个视频标准的运动补偿的二维内插结构。
背景技术
通常使用许多不同编码标准中的一者来对数字视频流进行编码。目前有大量的视频编码标准，且新的标准频繁地出现。当前视频编码标准的实例包含JPEG(JointPhotographic Experts Group，联合图像专家组)、MPEG(Moving Pictures Experts Group，运动图片专家组)、MPEG-2、MPEG-3、MPEG-4、H.263、H.263+、H.264以及专有标准(例如，Real Video和Windows Media)。为了全面实现数字视频的益处，用户需要存取能够处理所有常见编码标准的编码器和/或解码器。
目前，每个视频标准的视频编码/解码过程中的运动补偿需要不同管线，使得较大芯片面积被占用，以便实现多个视频标准的运动补偿。然而，芯片面积是有限的，且需要一种能够处理不同的视频标准且还满足芯片面积要求的运动补偿设备。
发明内容
为了解决上述问题，本发明的一实施例提供一种用于内插的设备。所述用于内插的设备包括：第一内插单元，用于内插输入数据；第二内插单元，用于内插输入数据；滤波器指示器，用于向所述第一内插单元和所述第二内插单元提供信息；以及输出单元，用于对来自第一内插单元和第二内插单元的输出进行多路复用和平均。
本发明的另一实施例提供一种用于运动补偿的设备。所述用于运动补偿的设备包括：内插单元，用于将参考数据内插到输入数据中；离散余弦变换(DCT)单元，用于执行所述内插单元的输出的离散余弦变换；量化单元，用于执行所述DCT单元的输出的量化；以及反馈单元。所述内插单元中进一步包括：第一内插单元，用于内插输入数据；第二内插单元，用于内插输入数据；滤波器指示器，用于向第一内插单元和第二内插单元提供信息；以及输出单元，用于对来自第一内插单元和第二内插单元的输出进行多路复用和平均。
本发明的另一实施例提供一种具有运动补偿的视频解码器。所述视频解码器包括：反向DCT单元，用于执行输入数据的反向DCT；反向量化单元，用于执行所述反向DCT单元的输出的反向量化；帧存储器，用于存储反向量化单元的帧输出；以及运动补偿单元，用于执行存储在帧存储器中的数据的运动补偿，且将输出馈送到加法器中，所述加法器将反向量化单元的输出与运动补偿的输出相加。运动补偿单元中包括内插单元，用于将参考数据内插到输入数据中，所述内插单元进一步包括：第一内插单元，用于内插输入数据；第二内插单元，用于内插输入数据；滤波器指示器，用于向第一内插单元和第二内插单元提供信息；以及输出单元，用于对来自第一内插单元和第二内插单元的输出进行多路复用和平均。
附图说明
图1说明根据本发明一实施例的内插单元的简化框图。
图2说明根据本发明另一实施例的内插单元的简化框图。
图3说明根据本发明又一实施例的内插单元的简化框图。
图4说明根据本发明一实施例的垂直滤波器的示范性结构。
图5说明根据本发明一实施例的水平滤波器的示范性结构。
图6说明根据本发明另一实施例的运动补偿单元的简化框图。
图7说明根据本发明另一实施例的解码器的简化框图。
图8说明根据本发明一实施例的内插的示范图。
具体实施方式
现将具体参考本发明的优选实施例，其实例在附图中说明。虽然将结合优选实施例来描述本发明，但将了解，不希望优选实施例限制本发明。相反，希望本发明涵盖可包含在如由所附权利要求书界定的本发明的精神和范围内的替代形式、修改和均等物。此外，在本发明实施例的以下具体实施方式中，陈述大量具特定细节，以便提供对本发明的全面理解。然而，所属领域的一般技术人员将认识到，可在没有这些特定细节的情况下实践本发明。在其它情况下，未详细描述众所周知的方法、程序、组件和电路，以免不必要地混淆本发明实施例的各个方面。
用程序、步骤、逻辑区块、处理和对计算机存储器内的数据位进行的操作的其它符号表示形式来呈现以下具体实施方式的一些部分。这些实施方式和表示形式是由数据处理领域的技术人员使用以最有效地将其工作的本质传达给所属领域的其他技术人员的手段。本文论述程序、计算机执行的步骤、逻辑区块、过程等，且通常将其构想成导致所需结果的步骤或指令的自相容序列。所述步骤是需要对物理量的物理操纵的那些步骤。通常(但不一定)，这些量采取能够被存储、转移、组合、比较和以其它方式在计算机或其它处理系统中操纵的电信号的形式。主要出于常见用途的原因，将这些信号称为位、值、元素、符号、字符、项、编号等时常被证明是便利的。
下文揭示能够在不牺牲速度的情况下，有利于各种视频标准的反向离散余弦变换(IDCT)的统一IDCT微码处理器引擎的优选实施例。视频标准包含(不限于)ISO/IEC13253(也称为MPEG-2)、ISO/IEC 14496(也称为MPEG-4)、ISO/IEC 14496-10(也称为H.264/AVC)以及SMPTE421M(也称为VC-1)。
图1说明根据本发明一实施例的内插单元100的简化框图。内插单元100包括滤波器指示器110、垂直滤波器120、缓冲器130、水平140、FIFO缓冲器150、缓冲器160、水平滤波器170以及输出单元180。如图1中所示，滤波器指示器110接收滤波器参数，并提供垂直滤波器120、缓冲器130和140、FIF O150、水平滤波器140和170以及输出单元180所需的信息。垂直滤波器120对输入数据执行垂直滤波，且接着将经滤波的输入数据存储在缓冲器130中。水平滤波器140对存储在缓冲器130中的数据执行水平滤波140。FIFO 150将输入数据操纵成先入先出次序，并将其存储在缓冲器160中。随后，水平滤波器170对存储在滤波器160中的数据执行水平滤波。输出单元180对来自水平缓冲器140和170的输出进行多路复用和平均。
内插单元100能够有利于VC1、H264和MPEG-2标准的视频内插。对于MPEG-4标准，在将输入数据馈送到两个管线中之前，需要转置所述输入数据，因为需要对MPEG-4输入数据的内插进行水平滤波。图2说明根据本发明另一实施例的内插单元200的简化框图。如图2中所示，内插单元200进一步包括转置缓冲器290和多路复用器295，其两者经配置以有利于MPEG-4标准的输入数据。因此，内插单元200能够内插VC1、H264、MPEG-2和MPEG-4标准的输入数据。
图3说明根据本发明又一实施例的内插单元300的简化框图。内插单元300还能够有利于VC1、H264、MPEG-2和MPEG-4标准。H264、MPEG-2和MPEG-4标准的输入数据在馈送到两个管线中之前不转置，这意味着H264、MPEG-2和MPEG-4标准的输入数据在不进行转置的情况下被馈送到水平滤波器320和FIFO 350。VC1标准的输入数据在馈送到两个管线中之前由转置缓冲器390转置。
为了建立用于多个视频标准的垂直滤波器，通过合并多个滤波等式来形成共用垂直滤波等式。视频标准的垂直滤波等式是2抽头(双线性)、4抽头(双三次)、6抽头和8抽头。下文显示所述垂直滤波等式中的每一者。
2抽头(双线性)
V_0a＝(8*x[0]).>>3
V_0b＝(6*x[0]+2*x[1]).>>3
V_0c＝(4*x[0]+4*x[1]).>>3
V_0d＝(2*x[0]+6*x[1]).>>3
4抽头(双三次)
v1a＝(                     x[1]<<6+    rnd_out(shift))>>s
v1b＝((S16(-4*x[0]+53*x[1]+18*x[2]-3*x[3]))+rnd_out(shift)))>>3
v1c＝((S14(-(x[0]+x[3])+9*(x[1]+x[2])))<<2+rnd_out(shift)))>>5
v1d＝((S16(-3*x[0]+18*x[1]+53*x[2]-4*x[3]))+rnd_out(shift)))>>6
6抽头
v2＝(S15((x[0]+x[5])-5*(x[1]+x[4])+20*(x[2]+x[3]))
8抽头
V3＝(20(x[3]+x[4])-6(x[2]+x[5])+3(x[1]+x[6])-(x[0]+x[5])+frnd())>>5
对于上述等式，
rnd_out(shift)＝(shift＝＝0)？(！rnd？4:3):((shift＝＝2)？(！rnd？16:15)：(！rnd？32:31))；
s＝mux(shift)＝(shift＝＝0)？3:((shift＝＝2)？5:6)。
如以下等式中所示重新布置4抽头、6抽头和8抽头等式。
v3＝(2*(8+2)*(x[3]+x[4])-(4+2)*(x[2]+x[5])+2*(x[1]+x[6])-(x[0]+x[7])+(x[1]+x[6])+frnd())>>5
v2＝(2*(8+2)*(x[3]+x[2])-(4+1)*(x[1]+x[4])+x[0]+x[5]+frnd())>>0；
v1a＝(4*(16*x[1]+0)+frnd())>>s；
v1b＝(2*(8+1)*(x[1]+x[2])-(4+0)*(x[0]+x[3])+2*(16*x[1]+x[1])+x[3]+x[1]+frnd())>>3；
v1c＝(4*(8+1)*(x[1]+x[2])-(4+0)*(x[0]+x[3])+frnd())>>5；
v1d＝(2*(8+1)*(x[1]+x[2])-(4+0)*(x[0]+x[3])+2*(16*x[2]+x[2])+x[0]+x[2]+frnd())>>6；
v0a＝(2*(1+1)*(x[0]+x[0])).>>3
v0b＝(2*(x[1]+x[0])+2*(x[0]+x[0])+(x[0]+x[0])).>>3
v0c＝(2*(1+1)*(x[1]+x[0])).>>3
v0d＝(2*(x[1]+x[0])+2*(x[1]+x[1])+(x[1]+x[1])).>>3
针对4抽头、6抽头和8抽头等式，形成如下文所示的共用垂直滤波等式。
V＝(r*(h+t)*(a[0]+a[1])-(q+u)*(a[2]+a[3])+v*(p*a[4]+w*a[5])+a[6]+a[7]+frnd())>>s；
其中frnd()＝6-tap？0:rnd_out(shift)；
s＝(shift＝＝0)？3:((shift＝＝2)？5:6)；
r是mux(0，2，4)；
h是mux(0，1，2，4)；
t是mux(0，1，2)；
q是mux(0，4)；
u是mux(0，1，2)；
v是mux(2，4)；
v是mux(2，4)；
w是mux(0，1)；
s是mux(3，5，6，0)；
a[0]是mux(x[0]，x[1]，x[3])；
a[1]是mux(x[0]x[2]，x[4])；
a[2]是mux(x[0]，x[1]，x[2])；
a[3]是mux(x[3]，x[4]，x[5])；
a[4]是mux(16*x[1]，16*x[2]，0，x[6])；
a[5]是mux(x[1]，x[2]，0)；
a[6]是mux(x[0]，x[3]，0)；
a[7]是mux(x[1]，x[2]，x[5]，0，x[7])
所获得的共用垂直滤波等式可由移位器、加法器、减法器和多路复用器实现。图4说明垂直滤波器120，220，340和370的示范性结构，其是共用垂直滤波等式的一种实现形式。
类似地，通过合并多个视频标准的水平滤波等式来获得共用水平滤波等式。下文展示所述滤波等式。
2抽头(双线性)
h0a＝Clip1((8*x[0]).+)+rnd_out()>>3)
h0b＝Clip1((6*x[0]+2*x[1]))+rnd_out()>>3)
h0c＝Clip1((4*x[0]+4*x[1]))+rnd_out()>>3)
h0d＝Clip1((2*x[0]+6*x[1]))+rnd_out()>>3)
4抽头(双三次)
h1a＝Clip1((                              x[1]<<7+rnd_out())>>7)
h1b＝Clip1(((S16(-4*x[0]+53*x[1]+18*x[2]-3*x[3]))+rnd_out()))>>7)
h1c＝Clip1(((S14(-(x[0]+x[3])+9*(x[1]+x[2]))     +rnd_out()))>>7)
h1d＝Clip1(((S16(-3*x[0]+18*x[1]+53*x[2]-4*x[3]))+rnd_out()))>>7)
6抽头
h2＝Clip1((S20((x[0]+x[5])-5*(x[1]+x[4])+20*(x[2]+x[3]))+512)>>10)
8抽头
h3＝(2*(8+2)*(x[3]+x[4])-(4+2)*(x[2]+x[5])+2*(x[1]+x[6])-(x[0]+x[7])+(x[1]+x[6])+frnd())>>5
针对以上等式，rnd_out(移位)是
4抽头：rnd_out()＝(！rnd？64:63)
2抽头：rnd_out()＝(！rnd？32:31)
通过合并水平滤波等式，如下文所示获得共用水平滤波等式。
H＝Clip1((r*(h+t)*(a[0]+a[1])-(w+u)*(a[2]+a[3])+v*(p*a[4]+w*a[5])+a[6]+a[7]+frnd())>>s)
所述共用水平滤波等式也可由移位器、加法器、减法器和多路复用器实现。图5说明水平滤波器140、170、240、270和320的示范性结构，其是共用水平滤波等式的一种实现形式。
水平滤波器170和270仅可用于H264标准。因此，这种情况下的结构仅需要实现6抽头水平滤波等式，以限制所使用的逻辑和所占用的面积。
在每个管线级期间，滤波器指示器110、210和310提供垂直滤波器120、220、340和370；水平滤波器140、170、240、270和320；以及输出单元180、280和380所需的信息。滤波器指示器110、210和310具有相同级编号，使得相应的信息被馈送到每个滤波器或输出单元的每个级中。还将所述信息转移到下一个级(如管线)。
图6说明根据本发明另一实施例的运动补偿单元600的简化框图。运动补偿单元600包括内插单元610、离散余弦变换(DCT)单元620、量化单元630、反向量化单元640和反向DCT单元650。将输入数据和参考数据馈送到内插单元610中。内插之后的数据接着在馈送到量化单元630中以供量化之前，由DCT单元620变换。输出经量化的数据，以供进一步处理。运动向量也由内插单元610输出，也供进一步处理。反向量化单元640和反向DCT单元650形成反馈路径，使得输出数据在被反馈以变成参考数据之前，经历反向量化和反向DCT。运动补偿单元600能够通过将内插单元610与上文所述的内插单元100，200和300一起应用而有利于多个视频标准。因此，在不牺牲芯片面积要求的情况下，实现多视频标准运动补偿单元。
图7说明根据本发明另一实施例的解码器700的简化框图。解码器700包括反向DCT单元710、反向量化单元720、帧存储器730和运动补偿单元740。输入数据(即，经压缩的数据)由反向DCT单元710进行反向变换，且随后由反向量化单元720进行反向量化。在反向量化之后，添加从运动补偿单元740输出的运动补偿因数。通过帧存储器730将输出数据馈送到运动补偿单元740中，且运动补偿单元740输出待添加到下一个帧的运动补偿因数。解码器700能够通过将运动补偿单元740与上文所述的运动补偿单元600一起应用而有助于多个视频标准。因此，在不牺牲芯片面积要求的情况下，实现多视频标准解码器。
实例
H.264中的色度分量的预测值始终通过双线性内插获得，如图8中所示，以A、B、C和D标记的位置表示给定二维色度样本阵列内的全样本位置处的色度样本，且标记为P的子样本位置处的样本值如下导出：
P＝(8-xFrac)*((8-yFrac)*A+yFrac*C)+xFrac*((8-yFrac)*B+yFrac*D)+32)>>6
在所提出的结构中，垂直滤波器将计算
((8-yFrac)*A+yFrac*C)以及((8-yFrac)*B+yFrac*D)，
且接着水平滤波器将完成P的下一计算。
滤波器参数沿管线传递，且连同管线结尾处的选择器一起，用于控制垂直/水平滤波器中的参数，所述选择器含有多路复用器和平均器。
上述结构在一种用于多标准运动补偿的统一方法中实现2D内插。在消耗较小面积的同时，此简单且统一的2D内插结构可实现与分离式设计相同的性能，且因此满足视频标准的性能要求。鉴于原始算法的硬件实现形式，所述改进是有意义的。

Claims (20)

1.一种用于内插的设备，其包括：
第一内插单元，用于内插输入数据；
第二内插单元，用于内插输入数据；
滤波器指示器，用于向所述第一内插单元和所述第二内插单元提供信息；以及
输出单元，用于对来自所述第一内插单元和所述第二内插单元的输出进行多路复用和平均。
2.根据权利要求1所述的设备，其进一步包括：
输入转置缓冲器，用于转置输入数据；以及
多路复用器，用于对输入数据和所述输入转置缓冲器的输出进行多路复用。
3.根据权利要求1所述的设备，其中所述第一内插单元包括：
垂直滤波器，用于执行所述输入数据的垂直滤波；
第一缓冲器，用于存储所述垂直滤波器的输出；以及
水平滤波器，用于执行所述第一缓冲器的输出的水平滤波。
4.根据权利要求1所述的设备，其中所述第一内插单元包括：
水平滤波器，用于执行所述输入数据的水平滤波；
第一缓冲器，用于存储所述水平滤波器的输出；以及
垂直滤波器，用于执行所述第一缓冲器的输出的垂直滤波。
5.根据权利要求1所述的设备，其中所述第二内插单元包括：
FIFO缓冲器，用于存储中间数据；
第二缓冲器，用于存储所述FIFO缓冲器的输出；以及
水平滤波器，用于执行所述第二缓冲器的输出的水平滤波。
6.根据权利要求1所述的设备，其中所述第二内插单元包括：
FIFO缓冲器，用于存储中间数据；
第二缓冲器，用于存储所述FIFO缓冲器的输出；以及
垂直滤波器，用于执行所述第二缓冲器的输出的垂直滤波。
7.一种用于运动补偿的设备，其包括：
内插单元，用于将参考数据内插到输入数据中，所述内插单元包括：
第一内插单元，用于内插输入数据；
第二内插单元，用于内插输入数据；
滤波器指示器，用于向所述第一内插单元和所述第二内插单元提供信息；以及
输出单元，用于对来自所述第一内插单元和所述第二内插单元的输出进行多路复用和平均；
离散余弦变换(DCT)单元，用于执行所述内插单元的输出的离散余弦变换；
量化单元，用于执行所述DCT单元的输出的量化；以及
反馈单元。
8.根据权利要求7所述的设备，其中所述内插单元进一步包括：
输入转置缓冲器，用于转置输入数据；以及
多路复用器，用于对输入数据和所述输入转置缓冲器的输出进行多路复用。
9.根据权利要求8所述的设备，其中所述第一内插单元包括：
垂直滤波器，用于执行所述输入数据的垂直滤波；
第一缓冲器，用于存储所述垂直滤波器的输出；以及
水平滤波器，用于执行所述第一缓冲器的输出的水平滤波。
10.根据权利要求8所述的设备，其中所述第一内插单元包括：
水平滤波器，用于执行所述输入数据的水平滤波；
第一缓冲器，用于存储所述水平滤波器的输出；以及
垂直滤波器，用于执行所述第一缓冲器的输出的垂直滤波。
11.根据权利要求8所述的设备，其中所述第二内插单元包括：
FIFO缓冲器，用于存储中间数据；
第二缓冲器，用于存储所述FIFO缓冲器的输出；以及
水平滤波器，用于执行所述第二缓冲器的输出的水平滤波。
12.根据权利要求8所述的设备，其中所述第二内插单元包括：
FIFO缓冲器，用于存储中间数据；
第二缓冲器，用于存储所述FIFO缓冲器的输出；以及
垂直滤波器，用于执行所述第二缓冲器的输出的垂直滤波。
13.根据权利要求7所述的设备，其中所述反馈单元包括：
反向量化单元，用于执行所述量化单元的输出的反向量化；以及
反向DCT单元，用于执行所述反向量化单元的输出的反向DCT，并将输出馈送回到所述内插单元，作为所述参考数据。
14.一种具有运动补偿的视频解码器，其包括：
反向DCT单元，用于执行输入数据的反向DCT；
反向量化单元，用于执行所述反向DCT单元的输出的反向量化；
帧存储器，用于存储所述反向量化单元的帧输出；以及
运动补偿单元，用于执行存储在所述帧存储器中的数据的运动补偿，并将输出馈送到加法器中，所述加法器将所述反向量化单元的输出与所述运动补偿的输出相加；
其中所述运动补偿单元包括：
内插单元，用于以参考数据对输入数据进行内插，所述内插单元包括：
第一内插单元，用于内插输入数据；
第二内插单元，用于内插输入数据；
滤波器指示器，用于向所述第一内插单元和所述第二内插单元提供信息；以及
输出单元，用于对来自所述第一内插单元和所述第二内插单元的输出进行多路复用和平均。
15.根据权利要求14所述的视频解码器，其中所述内插单元进一步包括：
输入转置缓冲器，用于转置输入数据；以及
多路复用器，用于对输入数据和所述输入转置缓冲器的输出进行多路复用。
16.根据权利要求14所述的视频解码器，其中所述第一内插单元包括：
垂直滤波器，用于执行所述输入数据的垂直滤波；
第一缓冲器，用于存储所述垂直滤波器的输出；以及
水平滤波器，用于执行所述第一缓冲器的输出的水平滤波。
17.根据权利要求14所述的视频解码器，其中所述第一内插单元包括：
水平滤波器，用于执行所述输入数据的水平滤波；
第一缓冲器，用于存储所述水平滤波器的输出；以及
垂直滤波器，用于执行所述第一缓冲器的输出的垂直滤波。
18.根据权利要求14所述的视频解码器，其中所述第二内插单元包括：
FIFO缓冲器，用于存储中间数据；
第二缓冲器，用于存储所述FIFO缓冲器的输出；以及
水平滤波器，用于执行所述第二缓冲器的输出的水平滤波。
19.根据权利要求14所述的视频解码器，其中所述第二内插单元包括：
FIFO缓冲器，用于存储中间数据；
第二缓冲器，用于存储所述FIFO缓冲器的输出；以及
垂直滤波器，用于执行所述第二缓冲器的输出的垂直滤波。
20.根据权利要求14所述的视频解码器，其中所述运动补偿单元进一步包括：
离散余弦变换(DCT)单元，用于执行所述内插单元的输出的离散余弦变换；
量化单元，用于执行所述DCT单元的输出的量化；以及
反馈单元，其中所述反馈单元包括：
反向量化单元，用于执行所述量化单元的输出的反向量化；以及
反向DCT单元，用于执行所述反向量化单元的输出的反向DCT，并将输出馈送回到所述内插单元，作为所述参考数据。
CN200710308372.0A 2007-12-29 2007-12-29 多个视频标准下的运动补偿的二维内插结构 Pending CN101472179A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200710308372.0A CN101472179A (zh) 2007-12-29 2007-12-29 多个视频标准下的运动补偿的二维内插结构
US12/143,551 US8588305B2 (en) 2007-12-29 2008-06-20 Two-dimensional interpolation architecture for motion compensation in multiple video standards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710308372.0A CN101472179A (zh) 2007-12-29 2007-12-29 多个视频标准下的运动补偿的二维内插结构

Publications (1)

Publication Number Publication Date
CN101472179A true CN101472179A (zh) 2009-07-01

Family

ID=40798408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710308372.0A Pending CN101472179A (zh) 2007-12-29 2007-12-29 多个视频标准下的运动补偿的二维内插结构

Country Status (2)

Country Link
US (1) US8588305B2 (zh)
CN (1) CN101472179A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272744A (zh) * 2012-05-14 2015-01-07 高通股份有限公司 多个视频标准上的统一分数搜索和运动补偿架构
CN105430410B (zh) * 2014-09-17 2019-01-11 联发科技股份有限公司 运动补偿装置及运动补偿方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010081024A (ja) * 2008-09-24 2010-04-08 Oki Semiconductor Co Ltd 画像補間処理装置
JP2017215629A (ja) * 2016-05-30 2017-12-07 ソニー株式会社 画像処理装置、画像処理方法、および、プログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268594A (ja) * 1992-03-18 1993-10-15 Sony Corp 動画像の動き検出装置
US5420891A (en) * 1993-03-18 1995-05-30 New Jersey Institute Of Technology Multiplierless 2-band perfect reconstruction quadrature mirror filter (PR-QMF) banks
US5550765A (en) * 1994-05-13 1996-08-27 Lucent Technologies Inc. Method and apparatus for transforming a multi-dimensional matrix of coefficents representative of a signal
KR100240770B1 (ko) * 1997-07-11 2000-01-15 이형도 에너지보상/역보상기능을개선한스케러블부호화기및그방법
US6665344B1 (en) * 1998-06-29 2003-12-16 Zenith Electronics Corporation Downconverting decoder for interlaced pictures
US6927783B1 (en) * 1998-11-09 2005-08-09 Broadcom Corporation Graphics display system with anti-aliased text and graphics feature
KR100370076B1 (ko) * 2000-07-27 2003-01-30 엘지전자 주식회사 다운 컨버젼 기능을 갖는 비디오 디코더 및 비디오 신호를디코딩 하는 방법
KR100472476B1 (ko) * 2002-08-31 2005-03-10 삼성전자주식회사 움직임 보상을 위한 보간 방법 및 그 장치
CN100380944C (zh) * 2002-10-08 2008-04-09 索尼株式会社 图像转换设备、图像转换方法和图像投影设备
US7551806B2 (en) * 2005-07-28 2009-06-23 Etron Technology, Inc. Two stage interpolation apparatus and method for up-scaling an image on display device
US7477323B2 (en) * 2005-11-07 2009-01-13 Kolorific, Inc. Method and system for digital image magnification and reduction
US8253856B1 (en) * 2006-12-11 2012-08-28 Maxim Integrated Products, Inc. Method and/or architecture for interlaced video resampling and color format conversion using combined vertical-temporal resolution extensions
US7907789B2 (en) * 2007-01-05 2011-03-15 Freescale Semiconductor, Inc. Reduction of block effects in spatially re-sampled image information for block-based image coding

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272744A (zh) * 2012-05-14 2015-01-07 高通股份有限公司 多个视频标准上的统一分数搜索和运动补偿架构
CN104272744B (zh) * 2012-05-14 2018-01-09 高通股份有限公司 多个视频标准上的统一分数搜索和运动补偿架构
CN105430410B (zh) * 2014-09-17 2019-01-11 联发科技股份有限公司 运动补偿装置及运动补偿方法

Also Published As

Publication number Publication date
US8588305B2 (en) 2013-11-19
US20090168885A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
CN1934866B (zh) 视频解码设备
EP2001239B1 (en) Picture coding apparatus and picture decoding apparatus
KR100370076B1 (ko) 다운 컨버젼 기능을 갖는 비디오 디코더 및 비디오 신호를디코딩 하는 방법
JP7332703B2 (ja) クロマサブブロックのアフィンベースのインター予測のための方法及び装置
JP6921873B2 (ja) ディスプレイストリーム圧縮のためのサブストリーム多重化
US20130343648A1 (en) Image processing device and image processing method
AU2011312795B2 (en) Optimized deblocking filters
CN102396228A (zh) 图像处理设备和方法
JP2011505781A (ja) 高解像度デジタル静止画像をビデオと並行して符号化するためのａｖｃ規格の拡張
CN102100071B (zh) 图像处理设备和方法
CN104956679A (zh) 图像处理装置和图像处理方法
CN103907353A (zh) 图像处理设备和方法
CN104104967A (zh) 图像处理设备及图像处理方法
WO2022173539A1 (en) Upsampling reference pixels for intra-prediction in video coding
CN103190148A (zh) 图像处理装置和图像处理方法
JP7508621B2 (ja) イントラ予測のためのクロスコンポーネント線形モデリングの方法、装置、デコーダ、エンコーダおよびプログラム
CN101472179A (zh) 多个视频标准下的运动补偿的二维内插结构
WO2013073328A1 (ja) 画像処理装置及び画像処理方法
KR100683380B1 (ko) 영상 압축 부호화를 위한 변환 및 역변환 방법 및 장치
CN102224735A (zh) 图像处理设备和方法
WO2012043166A1 (ja) 画像処理装置及び画像処理方法
US20130083858A1 (en) Video image delivery system, video image transmission device, video image delivery method, and video image delivery program
US6507673B1 (en) Method and apparatus for video encoding decision
KR20210072093A (ko) 인터 예측에 관한 인코더, 디코더 및 해당 방법
US8494057B2 (en) Video encoding apparatus and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090701