CN101467259A - 包括掺杂剂阻挡超晶格的半导体器件及相关方法 - Google Patents

Abstract

一种半导体器件，可以包括至少一个金属氧化物场效应晶体管(MOSFET)。该至少一个MOSFET可以包括本体、邻近本体的沟道层、以及在本体和沟道层之间的掺杂剂阻挡超晶格。该掺杂剂阻挡超晶格可以包括多个层叠的层组。掺杂剂阻挡超晶格的每个层组可以包括限定基本半导体部分的多个层叠的基本半导体单层，以及被约束在相邻的基本半导体部分的晶格内的至少一个非半导体单层。

Description

包括掺杂剂阻挡超晶格的半导体器件及相关方法

技术领域

本发明涉及半导体领域，更具体地说，涉及具有增强的性能如基于能带工程的半导体及相关方法。

背景技术

已经提出了多种结构和技术来增强半导体器件性能，诸如通过提高电荷载流子的迁移率。例如，Currie等人的美国专利申请2003/0057416公开了硅、硅-锗以及松弛硅(relaxed silicon)的应变材料层，以及还包括可能额外引起性能下降的无杂质区。在上部硅层中所得到的双轴应变改变了载流子迁移率，使得能够实现较高速度和/或较低功率的器件。Fitzgerald等人的公开的美国专利申请2003/0034529公开了也基于类似应变硅技术的CMOS反相器。

Takagi的美国专利6,472,685B2公开了一种半导体器件，其包括夹在硅层之间的硅和碳层，以使得第二硅层的导带和价带接收张应变(tensile strain)。具有较小的有效质量并由施加到栅电极的电场引起的电子被限制在第二硅层中，因此，n-沟道MOSFET被断言具有更高的迁移率。

Ishibashi等人的美国专利4,937,204公开了交替地和外延地生长其中有多个层(少于八个单层(monolayer))并包含一部分或二元化合物半导体层的超晶格。主电流流动的方向垂直于该超晶格的层。

Wang等人的美国专利5,357,119公开了一种Si-Ge短周期超晶格，具有通过减小超晶格中的合金散射而获得的较高迁移率。按此方式，Candelaria的美国专利5,683,934公开了一种增强了迁移率的MOSFET，其包括沟道层，该沟道层包括硅的合金，和以使得沟道层处于张应力下的百分比替代地存在于硅晶格中的第二材料。

Tsu的美国专利5,216,262公开了包括两个势垒区和夹在该势垒之间的薄的外延生长的半导体层的量子阱结构。每个势垒区由SiO₂/Si的交替层构成，具有通常在两个至六个单层范围内的厚度。在势垒之间夹入厚得多的硅的部分。

同样是Tsu的，于2000年9月6日，由Applied Physics andMaterials Science & Processing，第391-402页，在线公开的标题为“Phenomena in silicon nanostructure devices”的文章，公开了硅和氧的半导体-原子超晶格(SAS)。该Si/O超晶格被公开为用于硅量子和发光器件中。特别的，构造和测试了绿色电致发光二极管结构。该二极管结构中的电流流动是垂直的，亦即，垂直于SAS的层。所公开的SAS可以包括被吸附的物质如氧原子和CO分子分开的半导体层。超出氧的吸附的单层的硅生长被描述为具有相当低的缺陷密度的外延。一种SAS结构包括1.1nm厚的硅部分，约为八个硅原子层，以及另一结构具有该硅厚度的两倍。刊登于Physical Review Letters，Vol.89，No.7(2002年8月12日)的Luo等人的标题为“ChemicalDesign of Direct-Gap Light-Emitting Silicon”的文章进一步论述了Tsu的发光SAS结构。

Wang、Tsu和Lofgren的公布的国际申请WO02/103,767A1公开了一种薄硅和氧、碳、氮、磷、锑、砷或氢的势垒(barrier)结构单元，由此将垂直流过晶格的电流减小超过四个数量级。绝缘层/势垒层允许紧接着绝缘层淀积低缺陷外延硅。

Mears等人的公布的英国专利申请2,347,520公开了：非周期性光子带隙(APBG)结构的原理可以适用于电子带隙工程。特别，该申请公开了：可以定制材料参数，例如，能带最小值的位置、有效质量等，以得到具有所希望能带结构特征的新的非周期性材料。其他参数，如导电性、导热性和介电常数或磁导率被公开为也可以被设计到该材料中。

尽管在材料工程方面做了相当多的工作以增加半导体器件中的电荷载流子的迁移率，但是还需要更大的改进。更大的迁移率可以增加器件速度和/或降低器件功耗。利用更大的迁移率，尽管延续向较小器件特征的改变也仍维持器件性能。此外，随着器件尺寸减小，器件内的区域变得更靠近在一起，这些区域之间的掺杂剂扩散可能成为问题。例如，在MOSFET器件中，来自于体注入等的掺杂剂可能扩散到器件的沟道中并使器件性能退化。

发明内容

鉴于上述背景，因此本发明的目的是提供一种具有掺杂剂阻挡层的半导体器件，以减小由掺杂剂扩散引起的沟道退化。

通过一种可以包括至少一个金属氧化物场效应晶体管(MOSFET)的半导体器件来提供根据本发明的这些及其它目的、特点以及优点。更具体地，该至少一个MOSFET可以包括本体、邻近本体的沟道层、以及在本体和沟道层之间的掺杂剂阻挡超晶格。掺杂剂阻挡超晶格可以包括多个层叠的层组。掺杂剂阻挡超晶格的每个层组可以包括：限定基本半导体部分的多个层叠的基本半导体单层，以及被约束在相邻基本半导体部分的晶格内的至少一个非半导体单层。

由于超晶格的分层结构和受约束的非半导体单层，该超晶格有利地阻挡本体和沟道层之间的掺杂剂的不希望的扩散。此外，掺杂剂阻挡超晶格可以具有相对小的厚度。此外，超晶格还享有增强的迁移率特性，在一些应用中除其掺杂剂阻挡能力之外还可以利用这一点，例如，在掺杂剂阻挡超晶格中形成部分MOSFET沟道的情况。

此外，该本体在其中可以具有至少一个掺杂区。例如，该本体可以具有约大于1×10¹⁸cm^-3的掺杂剂浓度。此外，该沟道层可以是基本不掺杂的，即，例如，具有约小于1×10¹⁵cm^-3的掺杂剂浓度。掺杂剂阻挡超晶格的至少一个层组也可以是基本不掺杂的。

该基本半导体可以包括硅，以及该至少一个非半导体单层可以包括例如氧。特别的，该至少一个非半导体单层可以包括选自主要由氧、氮、氟和碳-氧组成的组的非半导体。

该至少一个MOSFET还可以包括位于沟道层上的栅极，该栅极包括邻近沟道层的栅绝缘层、和邻近栅绝缘层并与沟道层相反的栅电极。另外，源区和漏区可以横向邻近沟道层。

该至少一个非半导体单层可以具有单个单层的厚度，以及该基本半导体部分可以具有小于八个单层的厚度。所有的基本半导体部分可以具有例如相同数目的单层的厚度。替换的，至少一些基本半导体部分可以具有不同数目的单层的厚度。此外，超晶格的相邻层组中相对的基本半导体单层可以被化学地键合在一起。

本发明的另一方面涉及一种制造半导体器件的方法。该方法可以包括：通过形成本体、形成邻近本体的掺杂剂阻挡超晶格、以及形成邻近掺杂剂阻挡超晶格并与本体相反的沟道层，来形成至少一个金属氧化物场效应晶体管(MOSFET)。更具体地，该掺杂剂阻挡超晶格可以包括多个层叠的层组。掺杂剂阻挡超晶格的每个层组可以包括：多个层叠的基本半导体单层，其限定基本半导体部分；以及被约束在相邻基本半导体部分的晶格内的至少一个非半导体单层。

因为超晶格的分层结构和被约束的非半导体单层，该超晶格有利地阻挡本体和沟道层之间的掺杂剂的不希望的扩散。此外，该掺杂剂阻挡超晶格可以具有相对小的厚度。此外，该超晶格也享有增强的迁移率特性，除其掺杂剂阻挡能力之外这也可以用于一些应用中，例如，在掺杂剂阻挡超晶格中形成部分MOSFET沟道的情况。

附图说明

图1是根据本发明包括掺杂剂阻挡超晶格的半导体器件的示例性剖面图。

图2是图1所示的超晶格的极大地放大了的示例性剖面图。

图3是图1所示的超晶格的一部分的透视示例性原子视图。

图4是可以用在图1的器件中的超晶格的另一实施例的极大地放大了的示例性剖面图。

图5A是根据对于作为现有技术的体硅和对于如图1-3所示的4/1Si/O超晶格的伽马点(gamma point)(G)计算出的能带结构的曲线图。

图5B是根据对于作为现有技术的体硅和对于图1-3所示的4/1Si/O超晶格的Z点计算出的能带结构的曲线图。

图5C是根据对于作为现有技术的体硅和对于图4所示的5/1/3/1Si/O超晶格的伽马点和Z点两者计算出的能带结构的曲线图。

图6A-6D是一系列示例性剖面图，图示了用于制造图1的半导体器件的方法。

具体实施方式

下面将参考附图更全面地描述本发明，在图中示出本发明的优选实施例。但是，本发明可以以多种不同的形式实施，并且不应该认为本发明局限于在此阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完全，并将本发明的范围完全传递给所属领域的技术人员。相同数字始终表示相同的元件，以及主标号用来表示替换实施例中的类似元件。

本发明涉及在原子或分子级控制半导体材料的性质，以在半导体器件内获得提高的性能。此外，本发明涉及对用于半导体器件的导电路径中的改进了的材料的识别、产生和使用。

申请人提出如下的理论，但不希望受限于此：在这里描述的某些超晶格降低了电荷载流子的有效质量，由此这导致更高的电荷载流子迁移率。在文献中用各种定义描述有效质量。作为对有效质量的改善的一种量度，申请人使用“传导倒数有效质量张量(conductivityreciprocal effective mass tensor)”，对于电子和空穴分别为

和

，对于电子定义为

$M_{e,\mathrm{ij}}^{-1}(E_F,T)=\frac{\underset{E>E_F}{\mathrm{\Σ}}\underset{B.Z.}{\∫}{\left({\▿}_{k}E(k,n)\right)}_i{\left({\▿}_{k}E(k,n)\right)}_j\frac{\∂f(E(k,n),E_F,T)}{\∂E}{d}^{3}k}{\underset{E>E_F}{\mathrm{\Σ}}\underset{B.Z.}{\∫}f(E(k,n),E_F,T)d^{3}k}$

以及对于空穴定义为：

$M_{h,\mathrm{ij}}^{-1}(E_F,T)=\frac{-\underset{E<E_F}{\mathrm{\&Sigma;}}\underset{B.Z.}{\&Integral;}{\left({\&dtri;}_{k}E(k,n)\right)}_i{\left({\&dtri;}_{k}E(k,n)\right)}_j\frac{\&PartialD;f(E(k,n),E_F,T)}{\&PartialD;E}{d}^{3}k}{\underset{E<E_F}{\mathrm{\&Sigma;}}\underset{B.Z.}{\&Integral;}(1-f(E(k,n),E_F,T))d^{3}k}$

其中f是费米-狄拉克分布，E_F是费米能量，T是温度，E(k，n)是处于与波矢k和第n个能带对应的状态中的电子的能量，指数i和j指笛卡儿坐标x，y和z，在布里渊区(B.Z.)上取积分，以及在能量分别超过和低于电子和空穴的费米能量的能带上取和。

申请人对传导倒数有效质量张量的定义使得，对于越大的传导倒数有效质量张量的相应分量的值，材料的传导性的张量分量越大。申请人再次提出如下理论，但不希望被限制于此：在这里描述的超晶格设置传导倒数有效质量张量的值，以便，例如典型地，对于电荷载流子传输的优选方向，增强材料的传导性质。合适的张量元的逆(inverse)被称为传导有效质量。换句话说，为了表征半导体材料结构，使用如上所述的并在想要的载流子传输方向上计算的用于电子/空穴的传导有效质量来区分改进的材料。

利用上述量度，对于特定目的可以选择具有改进的能带结构的材料。一个这种例子将是用作半导体器件中的掺杂剂阻挡层的超晶格25材料。首先参考图1描述根据本发明的包括超晶格25的平面MOSFET20。但是，所属领域的技术人员将认识到，在这里标识的材料可被用于许多不同类型的半导体器件，如分立器件和/或集成电路。作为示例，其中可以使用超晶格25作为电介质界面层的另一应用是FINFET。

所示的MOSFET20包括其中具有一个或多个体注入29的衬底21。在衬底21中还注入轻掺杂的源/漏延伸区22、23和更重掺杂的源区/漏区26、27。沟道层24示例性地延伸在轻掺杂的源/漏延伸区22、23之间。超晶格25被有利地放置在体注入29和沟道层24之间，作为掺杂剂阻挡层，以阻挡掺杂剂扩散到沟道中。

更具体地，一个或多个体注入29可以用于设定MOSFET 20的电压阈值(V_T)，和/或用于减小穿通(punch through)效应，如所属领域的技术人员将理解的。作为示例，这种体注入可以具有约大于1×10¹⁸cm^-3的掺杂剂浓度。然而，在许多应用中，期望具有基本上不掺杂的沟道。通过“基本上不掺杂”，来表示没有有意地添加掺杂剂，但所属领域的技术人员将理解，仍可能由于半导体工艺而存在杂质。如此，基本上未掺杂的沟道层24中的掺杂剂浓度可以优选小于约1×10¹⁵cm^-3，以及更优选的，例如，小于约5×10¹⁴cm^-3。

在其中沟道直接位于体注入上的典型的现有技术MOSFET器件中，可能难以防止掺杂剂扩散到沟道中。如下面将进一步论述的，由于其结构，超晶格25有利地阻挡本体和沟道层24之间掺杂剂的不期望的扩散。

栅介质层37(在图1中，为了图示清楚，用点刻法示出)在沟道层24上，而栅电极层36在栅介质层上并与沟道层相反。在所示的MOSFET 20中还提供了侧壁隔片40、41，以及在轻掺杂的源区和漏区22、23上的硅化物层30、31以及各源/漏接触32、33。硅化物层34也在栅电极层36上。

申请人已确定了用于MOSFET 20的超晶格25的改进的材料或结构。更具体地，申请人已确定了具有这样的能带结构的材料或结构，即，对于该能带结构，电子和/或空穴的适当的传导有效质量基本上小于硅的对应值。

现在另外参考图2和3，所述材料或结构处于超晶格25的形式，在原子或分子级控制该超晶格25的结构，以及可以使用已知的原子或分子层淀积技术来形成该超晶格25的结构。超晶格25包括以层叠关系布置的多个层组45a-45n，特别是参考图2的示例性剖面图也许最好理解。

超晶格25的每一组层45a-45n示例性地包括多个层叠的基本半导体单层46和其上的能带改变层50，该基本半导体单层46限定各基本半导体部分46a-46n。为了图示清楚，在图2中以点刻法表示能带改变层50。

能带改变层50示例性地包括被约束在相邻基本半导体部分的晶格内的一个非半导体单层。亦即，相邻层组45a-45n中的相对的基本半导体单层46被化学地键合在一起。例如，在硅单层46的情况下，单层的组46a的上部或顶部半导体单层中的一些硅原子将与组46b的下部或底部单层中的硅原子共价地键合。这允许晶格延续通过层组，尽管存在非半导体单层(例如，氧单层或多个氧单层)。当然，在相邻组45a-45n的相对硅层46之间将不存在完全的或纯粹的共价键，如所属领域的技术人员将理解的，这是因为这些层的每个层中的一些硅原子将键合到非半导体原子(即，本例子中的氧原子)。

在其他实施例中，可以是不止一个非半导体层单层。作为示例，能带改变层50中的非半导体单层的数目可以优选小于约五个单层，由此提供希望的能带改变特性。

应当注意，在这里所指的非半导体或半导体单层意味着：如果用体(bulk)形成，则用于单层的材料将是非半导体或半导体。亦即，如所属领域的技术人员将理解的，材料(诸如半导体)的单个单层，可以不必显示出与用体形成或用相对厚的层形成所表现的相同特性。

申请人提出如下理论，但不希望限于此：与其它情况下的相比，对于平行层方向中的电荷载流子，能带改变层50和相邻的基本半导体部分46a-46n导致超晶格25具有较低的合适的传导有效质量。考虑另一方法，该平行方向垂直于层叠方向。能带改变层50也可以使超晶格25具有公共能带结构，同时还有利地用作垂直地在超晶格上面和下面的层或区域之间的绝缘体。此外，如上所述，该结构还有利地提供对垂直地在超晶格25上面和下面的层之间掺杂剂和/或材料的流出或扩散的阻挡层。

还提出如下理论：半导体器件(诸如所示的MOSFET 20)，与其它情况相比，基于较低的传导有效质量将享有较高的电荷载流子迁移率。在某些实施例中，由于本发明所实现的能带工程，超晶格25可以具有基本上直接的能带隙，如下面进一步详细描述的，该基本上直接的能带隙对于例如光电器件可以是特别有用的。当然，不必在每个应用中利用超晶格25的所有上述特性。例如，在某些应用中，超晶格25可以仅仅利用其掺杂剂阻挡/隔绝特性或其增强的迁移率，或者在其他应用中可以利用这两者，这对于所属领域的技术人员将是很好理解的。

此外，由于上述的对于平行层方向上的电荷载流子的较低的合适的传导有效质量，在某些实施例中，超晶格25还可以有利地用来提供沟道层24。更具体地，在所示的实施例中，MOSFET 20的沟道层24是超晶格25的帽盖层52。然而，在某些实施例中，超晶格25可以被制得充分厚，以使得部分沟道被限定在超晶格的上部层组45中。在其他实施例中，例如，可以在掺杂剂阻挡超晶格25上生长第二沟道超晶格层。例如，在转让给本受让人的序列号为10/647,069的美国申请中，提供了关于使用这种超晶格作为半导体器件中的沟道的更多细节，因此将其内容全部引入供参考。

帽盖层52在超晶格25的上部层组45n上。帽盖层52可以包括多个基本半导体单层46。帽盖层52可以具有2至100个之间的基本半导体的单层，更优选的，10至50个之间的单层。也可以使用其他厚度。

每个基本半导体部分46a-46n可以包括选自由IV族半导体、III-V族半导体以及II-VI族半导体构成的组的基本半导体。当然，如所属领域的技术人员将理解的，术语IV族半导体也包括IV-IV族半导体。更具体地，基本半导体可以包括例如硅和锗的至少一种。

每个能带改变层50可以包括，例如，选自由氧、氮、氟和碳-氧构成的组的非半导体。非半导体也希望是在下一层的淀积中热稳定的，从而便于制造。在其他实施例中，非半导体可以是与给定的半导体工艺兼容的另一无机或有机元素或化合物，如所属领域的技术人员将理解的。

应当注意，术语“单层”意指包括单个原子层，并且也指包括单个分子层。还应注意，由单个单层提供的能带改变层50也意味着包括其中不是所有可能的位点都被占据的单层。例如，特别参考图3的原子视图，图示了硅作为基本半导体材料、氧作为能带改变材料的4/1重复结构。对于氧，仅仅一半的可能位点被占据。

如所属领域的技术人员将理解的，在其他实施例中，和/或对于不同的材料，将不一定是占据一半这样的情况。实际上，甚至在该示意图中也可以看出，给定的单层中的氧的单个原子并没有沿平坦平面精确地对准，如原子淀积领域的技术人员将理解的。作为示例，优选的占据范围从可能的氧位点的约八分之一至一半，在某些实施例中也可以使用其他数量。

在常规半导体工艺中，当前硅和氧被广泛地使用，因此制造商将能容易地使用在这里描述的这些材料。原子或单层淀积现在也被广泛地使用。由此，如所属领域的技术人员将理解的，可以容易地采用和实现结合了根据本发明的超晶格25的半导体器件。

申请人提出了以下理论，但不希望限制于此：对于超晶格，如Si/O超晶格，硅单层的数目应该希望是七个或更少，以便超晶格的能带始终是公共的或是比较均匀的，以实现期望的优点。在图2和3中示出的对于Si/O的4/1重复结构，已经被建模以指示在X方向上对于电子和空穴的增强的迁移率。例如，对于电子计算的传导有效质量(对于体硅是各向同性的)是0.26，以及对于X方向上的4/1SiO超晶格，它是0.12，导致0.46的比率。类似地，对于体硅，对空穴的计算得到0.36的值，以及对于4/1Si/O超晶格，得到0.16的值，导致0.44的比率。

尽管在特定半导体器件中可能希望这种方向性优选的特点，但是其他器件可能受益于在平行于层组的任意方向中迁移率的更均匀的增加。如所属领域的技术人员将理解的，对于电子和空穴，或仅仅这些类型的电荷载流子中的一种，具有增强的迁移率也可以是有益的。

用于超晶格25的4/1 Si/O实施例的较低的传导有效质量可以小于其它情况下产生的传导有效质量三分之二，并且对于电子和空穴都是如此。当然，如所属领域的技术人员也将理解的，超晶格25在其中还可以包括至少一种类型导电性的掺杂剂。例如，如果超晶格将提供部分沟道，那么掺杂超晶格25的某些部分将可能是特别适合的。在其他实施例中，优选使超晶格25的一个或多个组层45基本上未被掺杂。

现在另外参考图4，描述根据本发明具有不同特性的超晶格25’的另一实施例。在该实施例中，示出了3/1/5/1的重复样式。更具体地，最低的基本半导体部分46a’具有三个单层，第二最低的基本半导体部分46b’具有五个单层。该样式重复贯穿超晶格25’始终。能带改变层50’每个可以包括一个单层。对于这种包括Si/O的超晶格25’，电荷载流子迁移率的增强与各层的平面中的取向无关。没有特别提及的图4中的其他元件类似于上面参考图2论述的那些元件，在这里不再进一步论述。

在某些器件实施例中，超晶格25的所有的基本半导体部分46a-46n可以具有相同数目的单层的厚度。在其他实施例中，至少一些基本半导体部分46a-46n可以具有不同数目的单层的厚度。在其他实施例中，所有的基本半导体部分46a-46n可以具有不同数目的单层的厚度。

在图5A-5C中，给出了使用密度泛函理论(DFT)计算的能带结构。DFT会低估带隙的绝对值是本领域众所周知的。因此，可以通过合适的“截取纠正”偏移间隙上面的所有能带。但是，已知能带的形状是更加可靠的。垂直能量轴应该按此解释。

图5A示出了从对于体硅(由连续线表示)和对于图1-3所示的4/1Si/O超晶格25(由虚线表示)的伽马点(G)计算出的能带结构。这些方向表示4/1 Si/O结构的单位晶胞(unit cell)，并不表示Si的常规单位晶胞，尽管图中的(001)方向确实对应于Si的常规单位晶胞的(001)方向，因此，示出了Si导带最小值的预期位置。图中的(100)和(010)方向对应于常规Si单位晶胞的(110)和(-110)方向。所属领域的技术人员将理解，图上的Si的能带被折叠，以在用于4/1Si/O结构的合适的倒晶格(reciprocal lattice)方向上表示它们。

能够看出，4/1 Si/O结构的导带最小值位于伽马点处，与体硅(Si)相反，而在(001)方向中的布里渊区的边缘处(我们称之为Z点)出现价带最小值。还可以注意到，由于由附加的氧层引入的微扰引起的能带分裂，4/1Si/O结构的导带最小值的曲率与用于Si的导带最小值的曲率相比更大。

图5B示出了从对于体硅(连续线)和对于4/1 Si/O超晶格25(虚线)的Z点计算出的能带结构。该图图示了在(100)方向中价带的增加的曲率。

图5C示出了从对于体硅(连续线)和对于图4的超晶格25’的5/1/3/1 Si/O结构(虚线)的伽马和Z点计算出的能带结构。由于5/1/3/1Si/O结构的对称性，在(100)和(010)方向中计算的能带结构是等效的。因此，预期传导有效质量和迁移率在平行于层的平面中，即，垂直于(001)层叠方向，是各向同性的。注意，在5/1/3/1Si/O例子中，导带最小值和价带最大值两者都在Z点或接近Z点。

尽管增加的曲率是降低了的有效质量的表示，但是通过传导倒数有效质量张量计算可以进行适当的比较和判定。这使申请人进一步提出一下理论：5/1/3/1超晶格25’应该是基本上直接带隙。如所属领域的技术人员将理解的，用于光跃迁的合适的矩阵元是直接和间接带隙行为之间的区别的另一种指示。

现在将另外参考图6A-6E，描述用于制造MOSFET 20的方法。该方法从提供硅衬底21开始。作为示例，该衬底可以是具有<100>取向的轻掺杂的P-型或N-型单晶硅的八英寸晶片21，但也可以使用其他适合的衬底。根据本例子，在衬底中形成沟槽60，以及在沟槽中形成体注入或多个体注入29。当然，应当理解，在其他实施例中，可以在形成沟槽60之前执行体注入。

接下来，在沟槽60中形成超晶格25材料层。更具体地，利用原子层淀积，在沟槽60中淀积超晶格25材料，并如上所述的在其上形成外延硅帽盖层52，以提供MOSFET 20的沟道层24，以及将表面平坦化。

应当注意，在某些实施例中，如所属领域的技术人员将理解的，可以有选择地在希望的区域中淀积超晶格25材料，而不是跨整个衬底21淀积。亦即，在某些实施例中，可以在衬底21的上表面上形成超晶格，而无需沟槽60，并且可以与其横向邻近地外延形成源区/漏区22、26和23、27。此外，在所有实施例中可以不需要平坦化。

外延硅帽盖层52可以具有优选能够防止在栅氧化物生长或任何其他后续氧化过程中的沟道消耗的厚度。如所属领域的技术人员所知的，根据众所周知的对于给定的氧化物生长消耗约45％的下面的硅的关系，可以由此调整硅帽盖层尺寸。

一旦超晶格25的形成完成，形成栅介质层37和栅电极层36。更具体地，淀积介质材料，执行多晶淀积、构图和刻蚀的步骤，以提供图6B所示的栅叠层。多晶淀积指在氧化物上硅的低压化学气相淀积(LPCVD)(因此它形成多晶材料)。该步骤包括用P+或As-掺杂，以使之导电，以及该层可以为例如约250nm厚。

此外，该构图步骤可以包括执行旋涂光致抗蚀剂、烘焙、曝光(即，光刻步骤)以及显影该抗蚀剂。通常，然后该图形被转移到另一层(氧化物或氮化物)，在刻蚀步骤过程中其充当蚀刻掩模。刻蚀步骤典型地是等离子刻蚀(各向异性、干法刻蚀)，等离子刻蚀是材料选择性的(例如，与氧化物相比刻蚀硅快十倍)并将光刻图形转移到所关心的材料。

尽管在所示的实施例中不需要超晶格25的刻蚀，但是在如上所述的在衬底21的上表面上形成掺杂剂阻挡超晶格的那些实施例中，可以使用巳知的半导体工艺技术刻蚀超晶格25材料。但是，应当注意，在超晶格25中存在非半导体，例如，氧，使用被制定用于氧化物而不是硅的蚀刻剂可以更容易刻蚀超晶格。当然，如所属领域的技术人员将理解的，对于给出的实施方式合适的刻蚀将基于用于超晶格25和衬底21的结构和材料而变。

在图6C中，形成轻掺杂的源和漏(“LDD”)延伸22。使用n-型或p-型LDD注入、退火和清洗形成这些区域。在LDD注入之后可以使用退火步骤，但是取决于特定的工艺，它可以被省略。清洗步骤是一种化学刻蚀，以在淀积氧化物层之前去除金属和有机物。

图6D示出了侧壁隔片40、41和源区和漏区26、27注入的形成。为此目的，可以淀积SiO₂掩模并回刻。n-型或p-型离子注入用来形成源区和漏区26，27，这取决于给出的实施方式。然后该结构被退火和清洗。然后可以执行自对准硅化物形成，以形成硅化物层30、31和34，以及形成源/漏接触32，33，以提供图1所示的最终半导体器件20。该硅化物形成亦称为硅化。硅化工艺包括金属淀积(例如，Ti)、氮退火、金属刻蚀以及二次退火。

当然，上文不过是其中可以使用本发明的工艺和器件的一个例子，所属领域技术人员将理解其在许多其他工艺和器件中的应用和使用。在其他工艺和器件中，可以在部分晶片上或基本上跨全部晶片形成本发明的结构。此外，在某些实施例中对于形成超晶格25，也可以不需要使用原子层淀积工具。例如，如所属领域的技术人员将理解的，可以使用CVD工具形成单层，工艺条件与单层的控制相容。例如，在上述美国申请10/467,069中可以发现与根据本发明的半导体器件的制造有关的更多细节。

受益于上述说明和相关附图中给出教导，所属领域的技术人员将想到本发明的许多改进及其他实施例。因此，应理解，本发明不限于公开的特定实施例，并且许多的修改和实施例都被包括在所附权利要求的范围内。

Claims (34)

1.一种半导体器件，包括：

至少一个金属氧化物场效应晶体管(MOSFET)，其包括，

本体，

邻近所述本体的沟道层，以及

掺杂剂阻挡超晶格，其在所述本体和所述沟道层之间并包括多个层叠的层组，所述掺杂剂阻挡超晶格的每个层组包括限定基本半导体部分的多个层叠的基本半导体单层、和被约束在相邻基本半导体部分的晶格内的至少一个非半导体单层。

2.如权利要求1的半导体器件，其中所述本体在其中具有至少一个掺杂区。

3.如权利要求1的半导体器件，其中所述本体具有大于约1×10¹⁸cm^-3的掺杂剂浓度。

4.如权利要求1的半导体器件，其中所述沟道层基本上不被掺杂。

5.如权利要求1的半导体器件，其中所述沟道层具有小于约1×10¹⁵cm^-3的掺杂剂浓度。

6.如权利要求1的半导体器件，其中所述掺杂剂阻挡超晶格的至少一个层组基本上不被掺杂。

7.如权利要求1的半导体器件，其中所述基本半导体包括硅。

8.如权利要求7的半导体器件，其中所述至少一个非半导体单层包括氧。

9.如权利要求1的半导体器件，其中所述至少一个非半导体单层包括从主要由氧、氮、氟和碳-氧组成的组中选择的非半导体。

10.如权利要求1的半导体器件，还包括位于所述沟道层上的栅极。

11.如权利要求10的半导体器件，还包括与所述沟道层横向邻近的源区和漏区。

12.如权利要求10的半导体器件，其中所述栅极包括邻近所述半导体沟道层的栅绝缘层以及邻近所述栅绝缘层的栅电极。

13.如权利要求1的半导体器件，其中所述至少一个非半导体单层具有单个单层的厚度。

14.如权利要求1的半导体器件，其中所述基本半导体部分具有小于八个单层的厚度。

15.如权利要求1的半导体器件，其中所有所述基本半导体部分具有相同数目的单层的厚度。

16.如权利要求1的半导体器件，其中至少一些所述基本半导体部分具有不同数目的单层的厚度。

17.如权利要求1的半导体器件，其中所述超晶格的相邻层组中的相对的基本半导体单层被化学地键合在一起。

18.一种用于制造半导体器件的方法，包括：

通过以下步骤形成至少一个金属氧化物场效应晶体管(MOSFET)：

形成本体，

形成邻近本体的掺杂剂阻挡超晶格，该掺杂剂阻挡超晶格包括多个层叠的层组，所述掺杂剂阻挡超晶格的每个层组包括限定基本半导体部分的多个层叠的基本半导体单层、和被约束在相邻基本半导体部分的晶格内的至少一个非半导体单层，以及形成邻近该掺杂剂阻挡超晶格并与本体相反的沟道层。

19.如权利要求18的方法，其中该本体在其中具有至少一个掺杂区。

20.如权利要求18的方法，其中该本体具有大于约1×10¹⁸cm^-3的掺杂剂浓度。

21.如权利要求18的方法，其中该沟道层基本上不被掺杂。

22.如权利要求18的方法，其中该沟道层具有小于约1×10¹⁵cm^-3的掺杂剂浓度。

23.如权利要求18的方法，其中该掺杂剂阻挡超晶格的至少一个层组基本上不被掺杂。

24.如权利要求18的方法，其中该基本半导体包括硅。

25.如权利要求24的方法，其中该至少一个非半导体单层包括氧。

26.如权利要求18的方法，其中该至少一个非半导体单层包括从主要由氧、氮、氟和碳-氧组成的组中选择的非半导体。

27.如权利要求18的方法，还包括形成位于该沟道层上的栅极。

28.如权利要求27的方法，还包括形成横向邻近该沟道层的源区和漏区。

29.如权利要求27的方法，其中形成栅极包括：形成邻近半导体沟道层的栅绝缘层，以及邻近该栅绝缘层并与沟道层相反的栅电极。

30.如权利要求18的方法，其中该至少一个非半导体单层具有单个单层的厚度。

31.如权利要求18的方法，其中该基本半导体部分具有小于八个单层的厚度。

32.如权利要求18的方法，其中所有的所述基本半导体部分具有相同数目的单层的厚度。

33.如权利要求18的方法，其中至少一些所述基本半导体部分具有不同数目的单层的厚度。

34.如权利要求18的方法，其中该超晶格的相邻层组中的相对的基本半导体单层被化学地键合在一起。

Images