CN101371363A - 含前侧应变超晶格层和背侧应力层的半导体器件和方法 - Google Patents

Abstract

一种半导体器件，该半导体器件可以包括：半导体衬底，其具有前后表面；与所述半导体衬底的前表面相邻并且包括多个堆叠的层组的应变超晶格层；以及，应力层，在所述衬底的后表面上，并且包括与半导体衬底不同的材料。所述应变超晶格层的每个层组可以包括：限定基本半导体部分的多个堆叠的基本半导体单层；以及至少一个非半导体单层，其被限制在相邻的基本半导体部分的晶格内。

Description

含前侧应变超晶格层和背侧应力层的半导体器件和方法

技术领域

本发明涉及半导体领域，具体地涉及具有基于能带工程的增强性能的半导体和相关联的方法。

背景技术

已经提出了诸如通过增强电荷载流子的迁移率而增强半导体器件的性能的结构和技术。例如，Currie等人的美国专利申请2003/0057416公开了硅、硅锗和松驰硅的应变材料层，其也包括无杂质区域，没有所述无杂质区域将引起性能变差。在上硅层中的结果产生的双轴应变改变了载流子迁移率，使得能实现高速和/或低功率器件。Fitzgerald等人的公布的美国专利申请2003/0034529公开了一种也基于类似的应变硅技术的CMOS反相器。

Takagi的美国专利6,472,685B2公开了一种半导体器件，其包括硅层和夹在硅层之间的碳层，以便第二硅层的导带和价带承受拉伸应变。在第二硅层中限制了具有较小的有效质量并且通过被施加到栅极的电场而诱发的电子，因此，n沟道MOSFET被认为具有较高的迁移率。

Ishibashi等的美国专利4,937,204公开了超晶格，其中，少于8个单层并且包含分数(fraction)或者二元化合物半导体层的多个层交错地和外延地生长。主电流的方向与超晶格的层垂直。

Wang等的美国专利5,357,119公开了具有较高的迁移率的Si-Ge短周期超晶格，所述较高的迁移率是通过减少散布在超晶格中的合金而实现的。按照如此方法，Candelaria的美国专利5,683,934公开了一种增强迁移率的MOSFET，其包括沟道层，所述沟道层包括硅和第二材料的合金，所述第二材料以使沟道层处于拉伸应力下的百分比置换地存在于硅晶格中。

Tsu的美国专利5,216,262公开了一种量子势阱结构，其包括两个阻挡层区和夹在阻挡层之间的薄外延生长的半导体层。每个阻挡层区由具有一般在2-6单层的厚度的SiO₂/Si的交错层构成。在阻挡层之间夹着厚得多的硅部分。

Tsu的由Applied Physics and Materials Science & Processing的第391-402页在2000年9月6日在线公开的、题目为“(Phenomena insilicon nanostructure devices)硅纳米结构中的现象”的文章公开了一种硅和氧的半导体原子超晶格(SAS)。Si/O超晶格被公开为有益于硅量子和发光器件中。具体地，绿色电致发光二极管结构被构造和测试。在所述二极管结构中的电流是垂直的，即与SAS的层正交。所公开的SAS可以包括半导体层，其由诸如氧原子和CO分子的吸收物质被分隔。在氧的吸收单层之外的硅生长被描述为以相当低的缺陷密度外延。一种SAS结构包括大约为8个硅原子层的1.1nm厚度的硅部分，另一个结构具有硅的这个厚度的两倍。Luo等在Physical ReviewLetters，Vol.89。No.7(2002年8月12日)中公布的、题目为“ChemicalDesign of Direct-Gap Light-Emitting Silicon”的文章还讨论了Tsu的发光SAS结构。

Wang、Tsu和Lofgren的公布的国际申请WO 02/103,767A1公开了薄硅和氧、碳、氮、磷、锑、砷或者氢的阻挡层构造块，由此将垂直地流过晶格的电流减少大于4个数量级。绝缘层/阻挡阻挡层允许低缺陷的外延硅沉积在绝缘层旁边。

Mears等的公布的英国专利申请2,347,520公开了非周期光子带隙(APBG)结构的原理可以被用于电子带隙工程。具体地，所述申请公开了：材料参数——例如最小能带的位置、有效质量等——可以被定制以产生具有期望的能带结构特性的新的非周期材料。诸如电导率、导热率和介电常数或者磁导率的其他参数被公开为也可被设计到材料中。

虽然有用于提高在半导体器件中的电荷载流子的迁移率的材料设计上的相当大的努力，但仍然需要更大的改进。更大的迁移率可以提高器件速度和/或减少器件功耗。使用更大的迁移率，也可以保持器件性能，虽然有向较小器件和新的器件结构的连续的转换。而且，也可以期望在能带设计(band-engineered)的半导体材料中的优先应变，以进一步增强其性能特性。

发明内容

鉴于上述背景，因此本发明的目的是提供一种半导体器件，其具有期望的迁移率和应变特性。

通过半导体器件来提供这个和其他目的、特征和优点，所述半导体器件可以包括：半导体衬底，其具有前后表面；与所述半导体衬底的前表面相邻并且包括多个堆叠的层组的应变超晶格层；以及，应力层，在所述半导体衬底的后表面上，并且包括与半导体衬底不同的材料。更具体而言，所述应变超晶格层的每个层组可以包括：限定基本半导体部分的多个堆叠的基本半导体单层；以及至少一个非半导体单层，所述至少一个非半导体单层被限制在相邻的基本半导体部分的晶格内。

举例而言，所述应力层可以是氧化物、氮化物、另一个超晶格等。所述半导体器件可以还包括用于使得在相对于所述堆叠的层组的平行方向通过应变超晶格层而传送电荷载流子的区域。所述应变超晶格层可以具有压缩应变以及拉伸应变。

另外，每个基本半导体部分可以包括硅，并且每个非半导体单层可以包括氧。更一般而言，每个基本半导体部分可以包括选自由IV组半导体、III-V组半导体和II-VI组半导体构成的组的基本半导体，并且每个半导体单层可以包括选自由氧、氮、氟和碳氧。而且，超晶格的相邻的基本半导体部分可以被化学结合在一起。而且，每个非半导体单层可以是单个单层厚度。另外，应变超晶格层可以还包括在最上层组上的基本半导体保护层。

所述半导体衬底可以包括例如单晶硅衬底。而且通过举例，所述半导体衬底可以具有小于约700微米的厚度。

附图说明

图1是包括应变的超晶格和应力层的、按照本发明的半导体器件的示意截面视图。

图2是如图1中所示的超晶格的放大的示意截面视图。

图3是在图1中所示的超晶格的一部分的透视示意原子图。

图4是可以在图1的器件中使用的超晶格的另一个实施例的放大的示意截面视图。

图5A是现有技术的块硅和图1-3中所示的4/1 Si/O超晶格的、来自伽马点(G)的所计算的能带结构的图。

图5B是现有技术的块硅和图1-3中所示的4/1 Si/O超晶格的、来自Z点的所计算的能带结构的图。

图5C是现有技术的块硅和图4中所示的5/1/3/1 Si/O超晶格的、来自伽马点和Z点的所计算的能带结构的图。

图6和图7是用于形成图1的器件的应力层和应变超晶格的步骤的示意截面视图。

具体实施方式

以下参见附图来更全面地说明本发明，在附图中示出了本发明的优选实施例。但是，本发明可以以许多不同的形式被实现，而不应当被理解为限于在此给出的实施例。这些实施例被提供使得本说明书公开是充分和完整的，并且将向本领域内的技术人员全面地传送本发明的范围。在全部附图中，相同的附图标号表示相同的元件，并且使用撇符号来指示在替代实施例中的类似元件。

本发明涉及在原子或者分子水平上控制半导体材料的性能，以在半导体器件内实现改进的性能。而且，本发明涉及用于半导体器件的导电路径中的改进的材料的识别、建立和使用。

申请人推论——而不是希望被约束到此——在此所述的特定超晶格减少了电荷载流子的有效质量，并且这由此导致较高的载流子迁移率。在本文献中以各种定义来描述了有效质量。作为在有效质量的改进的量度，申请人使用分别用于电子和空穴的“电导率有效质量倒数张量”

和被定义为用于电子的

$M_{e,\mathrm{ij}}^{-1}(E_F,T)=\frac{\underset{E>E_F}{\mathrm{\Σ}}\underset{B.Z.}{\∫}{\left({\▿}_{k}E(k,n)\right)}_i{\left({\▿}_{k}E(k,n)\right)}_j\frac{\∂f(E(k,n),E_F,T)}{\∂E}{d}^{3}k}{\underset{E>E_F}{\mathrm{\Σ}}\underset{B.Z.}{\∫}f(E(k,n),E_F,T)d^{3}k}$

以及用于空穴的

$M_{h,\mathrm{ij}}^{-1}(E_F,T)=\frac{-\underset{E<E_F}{\mathrm{\&Sigma;}}\underset{B.Z.}{\&Integral;}{\left({\&dtri;}_{k}E(k,n)\right)}_i{\left({\&dtri;}_{k}E(k,n)\right)}_j\frac{\&PartialD;f(E(k,n),E_F,T)}{\&PartialD;E}{d}^{3}k}{\underset{E<E_F}{\mathrm{\&Sigma;}}\underset{B.Z.}{\&Integral;}\left(1-f(E(k,n),E_F,T)\right)d^{3}k}$

其中，f是费米-狄拉克分布，E_F是费米能量，T是温度，E(k，n)是在对应于波矢量k和第n能带的状态下的电子能量，索引i和j表示笛卡儿坐标x、y和z，在布里渊区(B.Z.)上取整数，并且分别在具有大于和小于电子和空穴的费米能量的能量的能带上获得总和。

申请人的电导率有效质量倒数张量的定义使得材料的电导率的张量分量大于电导率有效质量倒数张量的对应分量的各个较大值。再一次，申请人推论——而不是希望被约束到此——在此所述的超晶格设置电导率有效质量倒数张量的值，以便增强所述材料的导电性能，诸如通常用于电荷载流子传送的优选方向的导电性能。适当的张量元素的倒数被称为电导率有效质量。换句话说，为了表征半导体材料结构，如上所述并且在意欲的电荷载流子传送的方向上计算的电子/空穴的电导率有效质量用于区别改善的材料。

使用上述的措施，可以选择具有用于特定目的的改善的能带结构的材料。一种这样的示例是用于在MOSFET器件中的沟道区的应变超晶格25材料。现在说明参见图1来说明包括按照本发明的应变超晶格25的平面式MOSFET 20。但是，本领域技术人员可以明白在此所述的材料可以用于许多不同类型的半导体器件中，诸如离散器件和/或集成电路。举例而言，其中可以使用应变超晶格25的另一个应用在FINFET中，如在美国申请11/426,969中进一步所述，这个申请被转让给本受让人，并且在此通过引用被整体包含在此。

所示的MOSFET 20包括半导体衬底21、在衬底的后表面(即在图1中的衬底之下)的应力层26、源极和漏极区域22、23和在所述源极区域和漏极区域之间的衬底的前表面上(即在图1中的衬底之上)的应变超晶格层25。更具体地，本领域技术人员明白，衬底21可以被注入一种或多种适当的掺杂剂，以提供源极和漏极区域22、23。应当注意：虽然在图示的示例中超晶格25与半导体衬底的前表面接触，但是，不必在所有的实施例中都是这样。例如，本领域技术人员明白，在绝缘体上半导体(SOI)器件中，可以将绝缘层放置在半导体衬底21和超晶格25之间。

本领域技术人员明白，应力层26可以包括与衬底21不同的材料，由此在衬底上施加择优(preferential)应变，所述衬底继而在超晶格25上施加期望的应变。举例而言，衬底21可以是单晶硅衬底，应力层26可以是氧化物(例如氧化硅)、氮化物(例如氮化硅)、另一个半导体，或者其可以是另一个超晶格。因此，可以明白，当在此引用包括与衬底21不同的材料的应力层26时，意味着：(a)应力层可以包括在衬底中不大量存在的至少一个材料(氧、氮等)，虽然衬底和应力层都可以包括诸如硅等的共同材料，或者(b)衬底和应力层可以是不同的材料(例如硅衬底和锗应力层)。

具体地，本领域技术人员可以明白，根据衬底21和应力层26的具体构成，可以在超晶格25中引发拉伸或者压缩应变。在拉伸应变的情况下，这可以有益地用于在例如N沟道FET中提供进一步的迁移率增强。或者，可以选择衬底21和应力层26的构成以在超晶格层25中引发压缩应变，其可以有益地增强例如在P沟道FET器件中的超晶格的迁移率。

现在参见图6和7来说明应力层26和超晶格25的形成。低压化学气相沉积(LPCVD)或者等离子体增强CVD(PECVD)膜或者层30——其在所图示的实施例中为超晶格膜——在衬底21(例如单晶硅晶片)的后表面上以给定材料在适当的条件(温度、压力、厚度)下被沉积，以有益地在半导体器件20(图6)的制造期间在晶片中引起期望的应变。举例而言，晶片或者衬底21可以具有小于大约700微米的厚度。根据给定的材料和沉积条件，由应力层26施加的应变可以是压缩的或者拉伸的，如上所述。此外，以这种方式来引发期望的应变允许晶片21的前(即与膜30相对的顶侧)表面上的硅晶格适当地膨胀或者收缩。

通过在应力层26沉积期间控制沉积条件，这个晶格参数改变可能被调整期望的数量以允许诸如下述的那些的半导体超晶格25在衬底21的前表面上外延地生长，并且在超晶格和底层的硅表面之间具有改善的晶格参数匹配(图7)。申请人推论——而不是希望被约束到此——应力层30的使用可以有益地提高由于底层的硅表面的预先设计的晶格参数而导致的外延生长的临界厚度。由此，与直接地在块硅晶片上生长的超晶格相比较，这也可以允许具有减少的结晶缺陷的发生率以及原子地更平滑的表面的较厚的超晶格25。

本领域技术人员可以明白，源极/漏极硅层30、31和源极/漏极区域32、33说明性地覆盖源极/漏极区域22、23，栅极35说明性地包括与由应变的超晶格层25提供的沟道相邻的栅极绝缘层37和在栅极层上的栅极电极层36。在所示的MOSFET 20中也提供了侧壁隔离物40、41。

也推论：诸如所图示的MOSFET 20的半导体器件享有比其他情况下更高的、基于较低的电导率有效质量的载流子迁移率。在一些实施例中，并且作为能带设计的结果，超晶格25可以还具有基本上直接的能量带隙，其可以特别有益于光电器件，诸如在下述共同待决的申请中给出的那些：题目为“INTERGRATED CIRCUITCOMPRISING AN ACTIVE OPTICAL DEVIE HAVING ANENERGY BAND ENGINEERED SUPERLATTICE(包括具有能带设计超晶格的有效光学器件的集成电路)”的美国专利申请10/936,903，其被转让给本受让人，并且在此通过引用被整体包含在此。

本领域技术人员可以明白，MOSFET 20的源极/漏极区域22、23和栅极35可以被当作用于引起在相对于堆叠的层组45a-45n——如下进一步所述——平行的方向上通过应变的超晶格层25传送电荷载流子的区域。即，在超晶格25内限定了器件的沟道。本发明也考虑其他这样的区域。

在特定实施例中，超晶格25可以有益地作为栅极电介质层37的界面。例如，可以在应变的超晶格25的下部限定沟道区(虽然也可以在超晶格之下的半导体材料中限定所述沟道的一些部分)，而其上部将沟道与电介质层37绝缘。在另一个实施例中，可以在衬底21中唯一地限定所述沟道，并且应变的超晶格层25可以仅仅作为例如绝缘/界面层而被包括。

作为电介质界面层的超晶格25的使用可能是特别适当的，其中使用较高K栅极电介质材料。相对于通常用于高K电介质界面的现有技术绝缘层(例如氧化硅)，超晶格25可以有益地减少散射，因此增强迁移率。而且，作为对于高K电介质的应用的绝缘体的超晶格25的使用可能导致较小的整体厚度，因此改善器件电容。这是因为超晶格25可以以较小的厚度被形成，但是仍然提供期望的绝缘性能，如在共同待决的美国申请11/136,881中进一步所述，这个申请被转让给本受让人，并且在此通过引用被整体被并入在此。

申请人已经识别了用于MOSFET 20的沟道区的改善的材料或者结构。具体地，申请人已经识别了具有能带结构的材料或者结构，对于其，电子和/或空穴的适当电导率有效质量实质上小于硅的对应值。

现在另外参见图2和图3，材料和结构具有下述超晶格25的形式，所述超晶格25的结构被控制在原子或者分子水平上，并且可以使用已知的原子或者分子层沉积技术而被形成。超晶格25包括以堆叠关系排列的多个层组45a-45n，可能具体参见图2的示意截面视图而最佳地明白这一点。而且，在共同待决的美国申请11/136,834中描述的中间退火处理也可以用于在制造期间有益地减少缺陷，并且提供更平滑的层表面，所述申请被转让给本受让人，并且在此通过引用被整体被并入在此。

超晶格25的45a-45n的每个层组说明性地包括多个堆叠的基本半导体单层46和在其上的能带改性层50，所述多个堆叠的基本半导体单层46限定相应的基本半导体部分46a-46n。为了清楚说明，在图2中通过点画，指示了能带改性层50。

能带改性层50说明性地包括在相邻的基本半导体部分的晶格内约束的一个非半导体单层。即，在层45a-45n的相邻的组中的相对的基本半导体单层46化学结合在一起。例如，在硅单层46的情况下，在单层组46a中的上或者顶半导体单层中的一些硅原子将与在组46b的下或者底单层中的硅原子共价地结合，如图3中所示。这允许在虽然存在一个或多个非半导体单层(例如一个或多个氧单层)的情况下，晶格通过层的组而继续。当然，本领域技术人员可以明白，在相邻的组45a-45n的相对的硅层46之间没有完整的或者纯的共价键，因为在这些层的每个中的硅原子的一些将结合到非半导体原子(即在本示例中的氧)。

在其他实施例中，有可能有多个这样的单层。应当注意，在此对于非半导体或者半导体单层的引用表示用于单层的材料如果以块形成则是非半导体或者半导体。即，本领域技术人员可以明白，诸如半导体的材料的单个单层不必然显示与如果被形成在块中或者在较厚的层中时相同的性能。

申请人推论——而不是希望被约束到此——能带改性层50和相邻的基本半导体部分46a-46n使得超晶格25在平行方向上比在其他方向上具有电荷载流子的更低的适当电导率有效质量。考虑另一种方式，这个平行方向与堆叠方向垂直。能带改性层50也可以使得超晶格25具有普通的能带结构。

也推论：诸如所图示的MOSFET 20的半导体器件拥有基于比其他情况更低的电导率有效质量的更高的载流子迁移率。在一些实施例中，并且作为本发明实现的能带设计的结果，超晶格25可以还包括大致直接的能量带隙，其可能特别有益于例如如下进一步所述的光电器件。当然不必在每个应用中使用超晶格25的所有上述的性能。例如，本领域技术人员明白，在一些应用中，超晶格25可以仅仅用于其掺杂剂阻止/绝缘性能或者增强的迁移率，或者在其他应用中，超晶格25可以用于两者。

在一些实施例中，在能带改性层50中可以存在多个非半导体单层。举例而言，在能带改性层50中的非半导体单层的数量最好小于大约5个单层，以由此提供期望的能带改性性能。

超晶格25还说明性地包括在上层组45n上的保护层52。保护层52可以包括多个基本半导体单层46。所述保护层52可以具有基本半导体的2-100个单层，优选的是10-50个单层。

每个基本半导体部分46a-46n可以包括选自由IV组半导体、III-V组半导体和II-VI组半导体构成的组中的基本半导体。当然，本领域技术人员可以理解，术语IV组半导体也包括IV-IV组半导体。更具体地，基本半导体可以包括例如硅和锗中的至少一个。

每个能带改性层50可以包括选自例如由氧、氮、氟和碳氧构成的组中的非半导体。所述非半导体也期望通过沉积下一层而热稳定，由此便利制造。在其他实施例中，本领域技术人员可以明白，所述非半导体可以是另一个无机或者有机元素或者化合物，其与给定的半导体处理兼容。

应当注意，术语单层表示包括单个原子层，并且也包括单个分子层。也应注意，由单个单层提供的能带改性层50也表示包括其中不是所有的可能位置被占据的单层，如上所述。例如，具体参见图3的原子图，其图解了用于作为基本半导体材料的硅和作为能带改性材料的氧的4/1重复结构。氧的仅仅一半的可能位置被占据。

本领域技术人员可以明白，在其他实施例和/或使用不同的材料的情况下，这个一半的占据不必然如此。事实上，可以看出，甚至在这个示意图中，在给定的单层中的氧的独立原子没有沿着平面精确地对齐，原子沉积领域内的技术人员可以明白这一点。举例而言，优选的占据范围是从全部可能的氧位置的大约八分之一到一半，虽然可以在某些实施例中使用其他的数量。

硅和氧当前广泛地用于传统的半导体处理中，因此，制造商容易能够使用在此所述的这些材料。原子或者单层沉积现在也被广泛使用。因此，本领域技术人员可以明白，包含超晶格25的半导体器件可以容易地被采用和实现。

申请人推论——而不是希望被约束到此——对于诸如Si/O超晶格的超晶格，例如，硅单层的数量应当期望是7或者更小，以便超晶格的能带是公共的和较为均匀的，以实现期望的优点。当然，可以在一些实施例中使用大于7个的硅层。对于Si/O的、在图2和3中所示的4/1重复结构已经被模型化以指示在X方向上的电子和空穴的增强的迁移率。例如，所计算的电子的电导率有效质量(对于块硅为各向同性)是0.26，并且对于在X方向上的4/1SiO超晶格，其是0.12，产生比率0.46。类似地，空穴的计算产生对于块硅的值0.36和对于4/1Si/O超晶格的0.16，结果产生比率0.44。

虽然在某些半导体器件中期望这样的定向择优的特征，但是其他器件可能受益于在与层组平行的任何方向上的迁移率的更均匀的提高。本领域技术人员可以明白，这也可能有益于使得电子或者空穴或者仅仅这两种类型的电荷载流子之一具有提高的迁移率。

超晶格25的4/1 Si/O实施例的电导率有效质量可以是小于其它情况下的电导率有效质量的2/3，并且这适用于电子和空穴。本领域内的技术人员可以明白，当然，超晶格25可以在其中还包括至少一种类型的电导率掺杂剂。如果超晶格提供沟道的一部分或者全部，则其可能特别适合来对于超晶格25的至少一部分掺杂。但是，超晶格25或者其多个部分也可以在一些实施例中保持基本上未掺杂，如在美国申请11/136,757中进一步所述，所述申请被转让给本受让人，并且在此通过引用被包含在此。

现在另外参见图4，现在说明具有不同性能的、按照本发明的超晶格25’的另一个实施例。在这个实施例中，图解了3/1/5/1的重复模式。具体地，最低的基本半导体部分46a’具有3个单层，并且第二低的基本半导体部分46b’具有5个单层。这个模式在超晶格25’中重复。每个能带改性层50’可以包括单个单层。对于包括Si/O的这样的超晶格25’，载流子迁移率的增强与所述层的平面中的取向无关。未具体描述的图4的那些其他元件类似于参见图2上述的那些元件，并且不必在此进一步讨论。

在一些器件实施例中，超晶格的所有的基本半导体部分在厚度上可以具有相同数量的单层。在其他实施例中，基本半导体部分中的至少一些在厚度上可以具有不同数量的单层。在其他实施例中，所有的基本半导体部分在厚度上可以具有不同数量的单层。

在图5A-5C中，提供了使用密度泛函理论(DFT)计算的能带结构。在本领域中公知，DFT低估了带隙的绝对值。因此，可以通过适当的“剪刀校正”而转换在所述带隙之上的所有能带。但是，能带的形状已知非常可靠。应当按此来解释垂直能量轴。

图5A示出了用于块硅(以实线表示)和用于在图1-3中所示的4/1 Si/O超晶格25(以虚线表示)的、来自伽马点(G)的所计算能带结构。方向表示4/1 Si/O结构的单位单元，而不表示Si的传统单位单元，虽然在所述附图中的(001)方向对应于传统的Si的单位单元的(001)方向，因此，所述方向示出了最小Si导带的预期位置。附图中的(100)和(010)方向对应于传统的Si单位单元的(110)和(-110)方向。本领域技术人员可以明白，在所述附图中的Si的能带被折叠以在4/1 Si/O结构的适当的倒易晶格方向上表示它们。

可以看出，4/1 Si/O结构的最小导带位于伽马点，这与块硅(Si)不同，而最小价带出现在(001)方向上的布里渊区的边缘，我们将其称为Z点。也可以注意到与Si的最小导带的曲率相比较，4/1 Si/O结构的最小导带具有更大的曲率，这是由附加的氧层引入的扰动导致的能带分裂而造成的。

图5B示出了用于块硅(实线)和用于4/1 Si/O超晶格25(虚线)的、来自Z点的所计算的带结构。这个附图图示了在(100)方向上的价带的增强的曲率。

图5C示出了用于块硅(实线)和用于图4的超晶格25’的5/1/3/1Si/O结构(虚线)的、来自伽马和Z点的所计算的能带结构。由于所述5/1/3/1 Si/O结构的对称，在(100)和(010)方向上的所计算的带结构是等同的。因此，电导率有效质量和迁移率预期在与层平行的平面上(即，垂直于(001)层叠方向)各向同性。注意，在所述5/1/3/1Si/O示例中，最小导带和最大价带都在Z点或者接近Z点。

虽然提高的曲率是减少的有效质量的指示，但是可以经由电导率有效质量倒数张量计算而进行适当的比较和区别。这引导申请人进一步推论：5/1/3/1超晶格25’应当是实质上的直接带隙。本领域技术人员可以明白，用于光学转换的适当矩阵单元是区分直接和间接带隙行为的另一个指示。

在上述的共同待决的美国专利申请第11/457,256中提供了关于用于在超晶格和示例配置中施加择优应变的应力层的使用的进一步细节。

受益于在上述的说明书和相关联的附图中提供的教导，本领域技术人员可以想到本发明的许多修改和其他实施例。因此，可以明白，本发明不限于所公开的具体实施例，并且意欲包括上述修改和其它实施例。

Claims (28)

1.一种半导体器件，包括：

半导体衬底，其具有前后表面；

应变超晶格层，该应变超晶格层与所述半导体衬底的前表面相邻，并且包括多个堆叠的层组；以及，

应力层，在所述半导体衬底的后表面上，并且包括与所述半导体衬底不同的材料；

所述应变超晶格层的每个层组包括：限定基本半导体部分的多个堆叠的基本半导体单层；以及至少一个非半导体单层，所述至少一个非半导体单层被限制在相邻的基本半导体部分的晶格内。

2.按照权利要求1的半导体器件，其中，所述应力层包括氧化物。

3.按照权利要求1的半导体器件，其中，所述应力层包括氮化物。

4.按照权利要求1的半导体器件，其中，所述应力层还包括超晶格。

5.按照权利要求1的半导体器件，还包括用于使得在相对于所述堆叠的层组的平行方向通过所述应变超晶格层而传输电荷载流子的区域。

6.按照权利要求1的半导体器件，其中，所述应变超晶格层具有压缩应变。

7.按照权利要求1的半导体器件，其中，所述应变超晶格层具有拉伸应变。

8.按照权利要求1的半导体器件，其中，每个基本半导体部分包括硅。

9.按照权利要求1的半导体器件，其中，每个非半导体单层包括氧。

10.按照权利要求1的半导体器件，其中，相邻的基本半导体部分被化学结合在一起。

11.按照权利要求1的半导体器件，其中，所述应变超晶格层还包括在最上层组上的基本半导体保护层。

12.按照权利要求1的半导体器件，还包括在所述半导体衬底和所述超晶格之间的绝缘层。

13.按照权利要求1的半导体器件，其中，所述半导体衬底包括单晶硅衬底。

14.按照权利要求1的半导体器件，其中，所述半导体衬底具有小于约700微米的厚度。

15.一种用于制造半导体器件的方法，包括：

在半导体衬底的后表面上形成应力层，该应力层包括与所述半导体衬底不同的材料；并且形成应变超晶格层，该应变超晶格层与所述半导体衬底的前表面相邻，并且包括多个堆叠的层组；

所述应变超晶格层的每个层组包括：限定基本半导体部分的多个堆叠的基本半导体单层；以及至少一个非半导体单层，所述至少一个非半导体单层被限制在相邻的基本半导体部分的晶格内。

16.按照权利要求15的方法，其中，所述应力层包括氧化物。

17.按照权利要求15的方法，其中，所述应力层包括氮化物。

18.按照权利要求15的方法，其中，所述应力层还包括超晶格。

19.按照权利要求15的方法，还包括：形成用于使得在相对于所述堆叠的层组的平行方向通过所述应变超晶格层而传输电荷载流子的区域。

20.按照权利要求15的方法，其中，所述应变超晶格层具有压缩应变。

21.按照权利要求15的方法，其中，所述应变超晶格层具有拉伸应变。

22.按照权利要求15的方法，其中，每个基本半导体部分包括硅。

23.按照权利要求15的方法，其中，每个非半导体单层包括氧。

24.按照权利要求15的方法，其中，相邻的基本半导体部分被化学结合在一起。

25.按照权利要求15的方法，其中，所述应变超晶格层还包括在最上层组上的基本半导体保护层。

26.按照权利要求15的方法，还包括在所述半导体衬底和所述超晶格之间的绝缘层。

27.按照权利要求15的方法，其中，所述半导体衬底包括单晶硅衬底。

28.按照权利要求15的方法，其中，所述半导体衬底具有小于约700微米的厚度。

Images