CN101465985B

CN101465985B - 电视机双hdmi信号接收端的处理电路

Info

Publication number: CN101465985B
Application number: CN2008102182386A
Authority: CN
Inventors: 丁国民; 徐遥令
Original assignee: Shenzhen Skyworth RGB Electronics Co Ltd
Current assignee: Shenzhen Skyworth RGB Electronics Co Ltd
Priority date: 2008-12-05
Filing date: 2008-12-05
Publication date: 2011-02-16
Anticipated expiration: 2028-12-05
Also published as: CN101465985A

Abstract

本发明公开一种具有双HDMI信号接收端的电视机，包括有电视机微控制器、第一、第二HDMI接口HDMI1与HDMI2、分别连接于第一、第二HDMI接口与微控制器MCU之间，用于检测是否有信号源通过HDMI连接到电视机的第一、第二HDMI检测电路、用于处理热拔插信号并返回给信号源的第一、第二HDMI热插拔信号处理电路、分别存储HDMI1、HDMI2的EDID数据的第一、第二存储器、以及用于实现第一、第二存储器数据的读和写，并使信号源通过HDMI接口与MCU进行I2C总线通讯以实现HDCP认证的存储器与I2C处理电路。从而保证具有双HDMI接口的电视机能够通过HDMI稳定可靠的与信号源进行数据传输通讯。

Description

电视机双HDMI信号接收端的处理电路

【技术领域】

本发明涉及电视机技术领域，特别涉及电视机双HDMI信号接收端的处理电路。

【背景技术】

随着高清晰数字电视(HDTV)的发展及电视机技术的突飞猛进，各种宽带视频以及多媒体接口被开发出来，HDMI(高清多媒体接口)作为一种接口，因为其独有的优势使得其在电视机领域得到广泛应用。为保证电视机稳定可靠地接收信号源发送的HDMI音频和视频信号，电视机和信号源需要进行必要的通讯，主要是信号源读取电视机的EDID(外部显示设备标志数据)以及双方之间的HDCP(高清内容保护)认证。而热拔插信号HPD是双方进行通讯的前提，根据HDMI协议，信号源与电视机相连时，HPD信号必须符合以下规定：1)电视机EDID未可读时，HPD信号不能为高电平；2)EDID数据可读时，HPD信号必须为高电平。HPD信号为高电平后，信号源通过DDC(显示数据通道)读取EDID并进行HDCP认证。因此，信号源与电视机稳定可靠通讯之前，必须先使HPD信号为低电平，并维持一段时间后为高电平。

目前主要有如下方法处理HPD信号：1)在信号源端设置处理电路，使信号源未接入电视机时，强制将其HPD信号置为低电平，而接入电视机时延时一段时间后置为高电平。然而，此种方法是针对信号源发送端的，无法保证每个HDMI信号源发送端都采用该技术；2)在接收端对HPD信号进行处理，但其必须通过人为操作才能检测到HDMI信号插入以及给出正确的HPD信号，操作麻烦；同时信号源确认HPD信号后，当电视机待机后再开机或电视机信号通道变换后，HPD信号状态一直不变，信号源检测到的HPD信号不能根据电视机状态的变化而变化，不能保证信号源与电视机之间稳定的通讯。而具有双HDMI的电视机等接收装置，通常是将双HDMI作为两个独立的HDMI进行单独控制和处理，其HPD信号及DDC通道都是独立的，所以HPD信号处理存在上述不足，而单独的DDC通道需要两路I2C总线来进行HDCP认证，需要更多的电视机系统资源。

【发明内容】

为解决上述问题，本发明的主要目的在于提供一种电视机双HDMI信号接收端的处理电路。

为实现上述目的，本发明的技术方案为：

电视机双HDMI信号接收端的处理电路，包括有电视机微控制器、第一、第二HDMI接口HDMI1与HDMI2、分别连接于第一、第二HDMI接口与微控制器MCU之间，用于检测是否有信号源通过HDMI连接到电视机的第一、第二HDMI检测电路、用于处理热拔插信号并返回给信号源的第一、第二HDMI热插拔信号处理电路、分别存储HDMI1、HDMI2的EDID数据的第一、第二存储器、以及用于实现第一、第二存储器数据的读和写，并使信号源通过HDMI接口与MCU进行I2C总线通讯以实现HDCP认证的存储器与I2C处理电路。

相较于现有技术，本发明电视机双HDMI信号接收端的处理电路包括有HDMI检测电路、HDMI热拔插信号处理电路以及双HDMI存储器及I2C处理电路，保证具有双HDMI接口的电视机能够通过HDMI稳定可靠的与信号源进行数据传输通讯。

【附图说明】

图1为本发明为本发明的原理框图。

图2为本发明的第一HDMI检测电路与热拔插信号处理电路的电路图。

图3为本发明的第二HDMI检测电路与热拔插信号处理电路的电路图。

图4为本发明的存储器及I2C处理电路的电路原理图。

【具体实施方式】

请参阅图1所示，本发明电视机双HDMI信号接收端的处理电路，包括有电视机微控制器MCU、第一、第二HDMI接口HDMI1与HDMI2、分别连接于第一、第二HDMI接口与MCU之间用于检测是否有信号源通过HDMI连接到电视机的第一、第二HDMI检测电路、用于处理热拔插信号并返回给信号源的第一、第二HDMI热插拔信号处理电路、分别存储HDMI1、HDMI2的EDID数据的第一、第二存储器、以及用于实现第一、第二存储器数据的读和写，并使信号源通过HDMI接口与MCU进行I2C总线通讯以实现HDCP认证的存储器与I2C处理电路。

第一、二存储器相互独立，分别用于存储HDMI1、HDMI2的EDID数据，连接到HDMI1接口的信号源通过I2C总线只能读取第一存储器中的EDID数据，连接到HDMI2接口的信号源通过I2C总线只能读取第二存储器中的EDID数据，避免了两个信号源同时连接到HDMI1、HDMI2时产生读取EDID数据的冲突。输入第一、第二HDMI热插拔信号处理电路的信号S1、S2是电视机通道选择信号，其中，S1为“1”(高电平)、S2为“0”(低电平)，即S1S2＝“10”时选择当前通道为HDMI1；S1为“0”、S2为“1”，即S1S2＝“01”时选择当前通道为HDMI2。而S1、S2为其它值时则当前通道不是HDMI通道。当信号源通过HDMI线缆连接到电视机上时，会给出5V电压，同时检测HPD的状态以决定是否读取EDID数据等操作。

请参阅图2所示，第一MDMI检测电路包括有连接HDMI1第18引脚的电阻R13、与电阻R13连接的三极管Q11以及与三极管Q11连接的电阻R14。其中电阻R13连接三极管Q11的基极，三极管Q11的集电极连接至微控制器MCU的P3口，而三极管Q11的发射极接地。信号源插入HDMI1时，信号源通过HDMI1接口提供HDMI_5V供电，使三极管Q11饱和导通，5V_DET1变低，微控制器MCU的P3口被拉低为“0”(低电平)；无信号源接入时Q11截至，使5V_DET1为高，微控制器MCU的P3口为“1”(高电平)。微控制器MCU通过监视P3口的状态，从而检测是否有信号源插入电视机的HDMI1接口。

第一HDMI热拔插信号处理电路包括有连接HDMI1第19引脚的三极管Q13、与三极管Q13连接的二极管D15、D14、连接微控制器MCU的P5口的三极管Q17、以及分别连接微控制器MCU的P1、P2口的二极管D12和二极管D11。其中，三极管Q13的发射极接地，集电极连接至HDMI1第19引脚，而基极通过一电阻连接至二极管D15的负极，二极管D15的正极与二极管D14的负极相连。二极管D14在M节点处分出两支路，其一支路通过电阻R18连接MCU5V电源，另一支路连接至二极管D11、二极管D12和二极管D13的负极。二极管D13的负极连接三极管Q17的集电极，三极管Q17的发射极接地。微控制器MCU I/O口P2、P1口同时输出高电平“1”、P5口输出低电平“0”时，S1为高电平、A11为高电平、S2为低电平(即S1S2A11＝“101”)时，三极管Q17截至，使得M节点为高电平“1”，三极管Q13饱和导通，HPD1输出低电平。而当P2口、P1口、P5口不同时输出“1”、“1”、“0”，即S1S2A11≠“101”时，M节点为“0”，三极管Q13截止，HPD1输出高电平。二极管D14、D15主要作用是保证三极管Q13可靠截止，即S1S2A11≠“101”时，M节点最大电压可能为1.4V左右，而二极管D14、D15压降总为1.4V，可保证Q13可靠截止。

微控制器MCU工作时，使A11输出为“0”；而在信号源刚刚插入，或者通道切换，或者电视机待机刚启动开机后，以防止待机期间HDMI一直有信号源插入，P3口一直为“0”，而没有给出合理的HPD信号的情况下，将使A11输出为“1”并延时一段时间T(略大于100ms，以保证电视机EDID数据准备好被读)后输出为“0”。A11输出“1”的时间为其延时时间T(略大于100ms)。当S1S2＝“10”时，S1S2A11＝“101”状态只能维持T时间，即HPD1输出低电平的时间为T，在这段时间内电视机将EDID数据准备好以供信号源读取。

图3所示为第二HDMI的检测电路与热拔插信号处理电路。其中，第二HDMI检测电路的微控制器MCU是通过监视P4口的状态，从而检测第二HDMI是否有信号源接入。该电路与第一HDMI的检测电路与热拔插信号处理电路原理相同，不再赘述。

图4所述为双HDMI的存储器及I2C处理电路图示，存储器包括有EEPROM存储器U1、EEPROM存储器U2，第一、第二HDMI接口HDMI1、HDMI2的I2C数据总线DDC_DATA分别与存储器U1、存储器U2的SDA引脚相连，然后通过电阻R50、电阻R51(100欧姆左右)分别与微控制器MCU的I2C数据总线MCU_DATA1、MCU_DATA2相连。第一、第二HDMI接口HDMI1、HDMI2的时钟总线DDC_CLK分别与存储器U1、存储器U2的SCL引脚相连；DDC_CLK1通过电阻R45、三极管Q42后与微控制器MCU的I2C时钟总线MCU_CLK相连，DDC_CLK2通过电阻R52、三极管Q44与微控制器MCU的I2C时钟总线MCU_CLK相连。信号S1、S2控制三极管Q42和三极管Q44的状态。其中，当S1S2＝“10”，即当前通道为HDMI1时，Y点为“1”，使三极管Q42饱和导通；而此时Z节点为“0”电平，三极管Q44截止；当S1S2＝“01”，即当前通道为HDMI2时，Z节点为“1”电平，使三极管Q44饱和导通，此时Y节点为“0”，三极管Q42截止；而当S1S2不为“10”也不为“01”，即当前通道不是HDMI1也不是HDMI2时，Y、Z节点为“0”，三极管Q42、三极管Q44截止。

由于HDMI1、HDMI2的I2C总线分别与对应的EDID数据存储器U1、U2的I2C接口直接相连，信号源可以通过HDMI1直接读取U1的EDID数据，通过HDMI2直接读取U2的EDID数据；且HDMI1与HDMI2的I2C总线没有连在一起，虽然U1、U2的物理地址都为“000”，信号源读取存储器U1、U2中数据是互不影响的。

三极管Q42饱和导通时，DDC_CLK1为“1”时，则MCU_CLK为“1”；DDC_CLK1为“0”时，则MCU_CLK为“0”。此时三极管Q44截止，DDC_CLK2为“1”或“0”时，MCU_CLK都为“1”。相当于HDMI1的I2C时钟总线与MCU的I2C时钟总线相连在一起，而HDMI2的I2C时钟总线与MCU的I2C时钟总线是断开的。此时做为主机的信号源能够通过HDMI1与作为从设备的电视机、存储器U1进行通讯，读取HDMI1的EDIE数据及进行HDCP认证。同理三极管Q44饱和导通、三极管Q42截止时，做为主机的信号源能够通过HDMI2与作为从机的电视机、存储器U2进行通讯，读取HDMI2的EDIE数据及进行HDCP认证。

本实施例中，EDID数据存储器的“写保护”连接到微控制器MCU5V，存储器在电视开机或待机状态时不能在线进行写操作，必须电视机关机后才能通过HDMI写数据，能够很好防止存储器中的EDID数据被改写。另外，MCU_CLK在S1S2不为“01”、“10”时，还可以做为其它I2C总线的时钟线，能够节省微控制器MCU的I/O口。

本创作通过检测到5V_DET为低电平时，表示有信号源插入HDMI。只有HDMI1为当前通道(S1S2＝“10”)，且A11为高电平时，通过HDMI1给出HPD1(低电平)信号通知信号源准备读取EDID数据；只有HDMI2为当前通道(S1S2＝“01”)，且A22为高电平时，通过HDMI2给出HPD2(低电平)信号通知信号源准备读取EDID数据。另外，只有HDMI1为当前通道(S1S2＝“10”)，HDMI1才能与MCU建立通讯通道，进行HDCP认证；只有HDMI2为当前通道(S1S2＝“01”)，HDMI2才能与MCU建立通讯通道，进行HDCP认证。本欻创作必须在电视机关机状态时，才能将EDID数据通过HDMI在线写入EDID数据存储器；双HDMI的EDID数据存储器物理地址一样，但EDID数据的读写不相互影响。

以上所描述的最佳实施例仅是对本发明进行阐述和说明，但并不局限于所公开的任何具体形式，进行许多修改和变化是可能的。

Claims

1.一种电视机双HDMI信号接收端的处理电路，包括有电视机微控制器、第一、第二HDMI接口HDMI1与HDMI2，其特征在于：还包括有分别连接于第一、第二HDMI接口与微控制器MCU之间，用于检测是否有信号源通过HDMI1或HDMI2接口并连接到电视机的第一、第二HDMI检测电路、用于处理热拔插信号并返回给信号源的第一、第二HDMI热插拔信号处理电路、分别存储HDMI1、HDMI2的EDID数据的第一、第二存储器、以及用于实现第一、第二存储器数据的读和写，并使信号源通过HDMI1或HDMI2接口与MCU进行I2C总线通讯以实现HDCP认证的存储器与I2C处理电路；所述第一HDMI检测电路包括有连接第一HDMI检测电路的HDMI1的第18引脚的电阻R13、与电阻R13连接的三极管Q11以及与三极管Q11集电极连接的电阻R15，其中电阻R13连接三极管Q11的基极，三极管Q11的集电极连接至微控制器MCU的P3口，而三极管Q11的发射极接地。

2.如权利要求1所述的电视机双HDMI信号接收端的处理电路，其特征在于：第一HDMI热拔插信号处理电路包括有连接HDMI1第19引脚的三极管Q13、与三极管Q13连接的二极管D15、D14、微控制器MCU的P5口通过电阻R14与三极管Q17的基极相连、以及分别连接微控制器MCU的P1、P2口的二极管D12和二极管D11；所述三极管Q13的发射极接地，集电极连接至HDMI1第19引脚，而基极通过一电阻连接至二极管D15的负极，二极管D15的正极与二极管D14的负极相连。

3.如权利要求2所述的电视机双HDMI信号接收端的处理电路，其特征在于：所述第二HDMI检测电路的微控制器通过监视MCU的P4口的状态，以检测第二HDMI接口是否有信号源接入。

4.如权利要求3所述的电视机双HDMI信号接收端的处理电路，其特征在于：所述第一、第二存储器分别为EEPROM存储器U1、EEPROM存储器U2，其中第一、第二HDMI接口HDMI1、HDMI2的I2C数据总线DDC_DATA分别与存储器U1、存储器U2的SDA引脚相连，然后通过电阻R50、电阻R51分别与微控制器MCU的I2C数据总线MCU_DATA1、MCU_DATA2相连。

5.如权利要求4所述的电视机双HDMI信号接收端的处理电路，其特征在于：所述第一、第二HDMI接口HDMI1、HDMI2的时钟总线DDC_CLK1、DDC_CLK2分别与存储器U1、存储器U2的SCL引脚相连；其中DDC_CLK1通过电阻R45连接三极管Q42发射极后，通过三极管Q42集电极与微控制器MCU的I2C时钟总线MCU_CLK相连，而DDC_CLK2通过电阻R52连接三极管Q44发射极后，通过三极管Q44集电极与微控制器MCU的I2C时钟总线MCU_CLK相连。